cadence封装学习笔记(含实例)

candence学习笔记主要学习以下内容：（1）利用OrCAD Capture CIS 进行原理图设计（2）利用Cadence PCB Editor 进行PCB布局布线（3）光绘文件（Artwork）制作，如何生成Gerber文件。

1. 工具介绍PCB Edtor 绘制PCB的工具PCB Librarian 制作PCB原件库的工具PCB Router自动布线的工具PCB SI 和SigXplorar 电路板信号完整性仿真的工具2 . OrCAD Capture CIS启动改工具后，会打开如下界面，通常选择OrCAD Capture CISOrCAD Capture CIS 与OrCAD Capture相比的优势是，在画原理图时对原理图中所有元件的管理会很方便。

3.DSN文件，是建立工程的数据库文件，包含了工程的所有数据。

Design Cache，每在原理图中放置一个元件，就会在该文件下将该元件保存下来，当下次再放置同一个文件时，就可以很方便的从这里来选取相关元件。

Library，包含元理图用到的库4. OrCAD Capture 的菜单是上下文相关的，对不同的窗口操作，菜单是不同的。

5. 原理图文件的创建(1) 选原理图文件夹，Design---->New Schematic Page----->.........(2) 选原理图文件夹，右键单击------>New Page--------->...........6. 原理图文件的删除(1) 选中要删除的原理图文件，Design---->Delete----->.........(2) 选中要删除的原理图文件，按Delete键7. 原理图文件的重命名(1) 选中要得命名的原理图文件，Design---->Rename----->.........(2) 选中要得命名的原理图文件，右键单击------>Rename--------->...........8. 原理图文件的放大和缩小(1) i：放大o：缩小都是以鼠标所在位置为中心(2) 通过菜单操作(3) Ctrl + 鼠标滚轮选中某元件后，就会以该元件为中心来进行放大或者缩小1. 打开Orcad capture CIS 后，在创建原理图前，需要做一些设置：（1）Options------>Design T emplate2.修改原理图的背景色：Options---->Preferences------>Background3.对单个原理图页面设置Options-------Schematic Page Properties4.元件库的建立在OrCAD Capture CIS中，选择File------New-----Library 。

Cadence学习笔记3__封装IPC软件计算后导出下面是STM32F103RCT6（64脚QFP封装）数据手册的封装尺寸：STM32F103xC, STM32F103xD, STM32F103xE Package characteristicsFigure 71. LQFP64 – 10 x 10 mm 64 pin low-profile Figure 72. Recommended footprintTable 72. LQFP64 – 10 x 10 mm 64 pin low-profile quad flat package mechanical data然后打开IPC，在Calculate中打开SMD Calculator，选择QFP封装，双击或者点击ok，出现计算界面，如下图：此时在左侧窗口填上相应的数据，然后光标停在任意一个数据中回车，就可以计算出其余的尺寸了。

注意到这里的单位是毫米Millimeters，所以应该对应数据手册中的毫米而不是英尺。

Pitch(P)在图中是引脚中心的间距，对应于数据手册中的e，值为0.5。

A和B分别是两个方向上的引脚数量，都是16，下面给出了提示，如果是矩形芯片的话，A应该小于B。

Pin Count(for search)是引脚总数，填64。

L1和L2表示包括引脚的芯片宽度和长度，对应芯片手册的D和E，最小值是11.8，最大值是12.2。

T是引脚长度，对应于数据手册中的L，最小值为0.45，最大值为0.75。

W表示焊盘的宽度，对应于数据手册中的b，最小值为0.17，最大值为0.27。

A和B表示不包括引脚的芯片宽度和长度，对应芯片手册的D1和E1，最小值为9.8，最大值为10.2。

H表示芯片的高度，对应于芯片手册中的A，最大值为1.6，不用填最小值。

K表示芯片离PCB板的高度，对应于芯片手册中的A1，最小值为0.05，不用填最大值。

填完之后光标放在任意一个框中回车，就可以计算出其余的数据了。

Cadence⾃学笔记笔记Cadence SPB15.7 快速⼊门视频教程⽬录Capture CIS 原理图及元件库部分第1-15讲第1讲课程介绍，学习⽅法，了解CADENCE软件Cadence下⼏个程序说明Design Entry CIS 系统级原理图设计Design Entry HDL 芯⽚设计Layout plus orcad ⾃带的pcb板布局布线⼯具，功能不是很强⼤，不推荐使⽤Pcb Editor Pcb librarian Cadence带的PCB布局布线封装设计PCB Router pcb⾃动布线Pcb SI SigXplorer Pcb电路板信号完整性仿真OrCAD Capture CIS 对元件管理更⽅便相对于OrCAD CaptureI 放⼤O 缩⼩页⾯属性设置options Design Templateoptions Schematic Page Propertie s第2讲创建⼯程，创建元件库原理图元件库，某元件分成⼏个部分，各部分间浏览ctrl+N ctrl+B元件创建完后修改footprint封装，options Package Properties第3讲分裂元件的制作⽅法1、homogeneous 和heterogeneous 区别homogeneous,芯⽚包含⼏个完全相同的部分选择该模式，画好第⼀个part后，后⾯的part会⾃动⽣成，因为完全⼀样。

但是引脚编号留空了，要⾃⼰再设置引脚编号。

heterogeneous芯⽚包含⼏个功能部分，可按照功能部分分成⼏个部分。

ctrl+N ctrl+B切换分裂元件的各个部分原理图画完之后，要对各元件⾃动编号，在项⽬管理窗⼝选择项⽬，点击tools annotate,在Action下⾯选择相应的动作。

2、创建homogeneous类型元件3、创建heterogeneous类型元件第4讲正确使⽤heterogeneous类型的元件1、可能出现的错误Cannot perform annotation of heterogeneous part J?A(Value RCA_Octal_stack ) part has not been uniquely group(using a common User Property with differing Values) or the device designation has not been chosen2、出现错误的原因分裂元件分成⼏个part,并且⽤了多⽚这样的分裂元件。

Cadence学习笔记Cadence学习笔记1__焊盘一、焊盘前期准备在Allegro系统中，建立一个零件（Symbol）之前，必须先建立零件的管脚（Pin）。

元件封装大体上分两种，表贴和直插。

针对不同的封装，需要制作不同的Padstack。

名词解释不同层的名词解释：Begin Layer：最上面的铜Default Internal：中间层End Layer：最下面的铜Solder Mask：阻焊层、绿油层。

是反显，有就是没有。

等于是开了个小孔不涂绿油，是为了把焊盘或是过孔露出来，不涂绿油就是亮晶晶的铜，也就是在板子上看到的焊盘，或者是一个个的孔，其它的部分都上阻焊剂，也就是绿油，其实不光是绿色的，还有红色的、黑色的、蓝色的等等。

Paste Mask：助焊层、钢网层、锡膏防护层、锡膏层，也叫胶贴、钢网、钢板。

是正显，有就是有。

等于是钢网开了个窗，过波峰焊时机器就在此窗口内喷上焊锡了。

这一层是针对表面贴装（SMD）元件的，其实不光是表贴，通孔也要用到，因为通孔的表面上也有个焊盘，该层用来制作钢板﹐而钢板上的孔就对应着电路板上的SMD器件的焊点。

在表面贴装（SMD）器件焊接时﹐先将钢板盖在电路板上（与实际焊盘对应）﹐然后将锡膏涂上﹐用刮片将多余的锡膏刮去﹐移除钢板﹐这样SMD器件的焊盘就加上了锡膏，之后将SMD器件贴附到锡膏上面去（手工或贴片机）﹐最后通过回流焊机完成SMD器件的焊接。

通常钢板上孔径的大小会比电路板上实际的焊盘小一些。

Film Mask：预留层，用于添加用户自定义信息，根据需要使用。

不同焊盘的名词解释：Regular Pad：实际焊盘、规则焊盘，正片中使用，也是通孔焊盘的基本焊盘。

可以是：Null、Circle 圆型、Square 方型、Oblong 拉长圆型、Rectangle 矩型、Octagon 八边型、Shape形状（可以是任意形状）。

Thermal Relief：热焊盘、热风焊盘、花焊盘、防散热焊盘。

Cadence学习笔记Cadence软件简介：DeignEntryCIS（主要用OrCADCaptureCIS）原理图的绘制，PCBEditorPCB布局布线，PCBLibrarion元件封装库制作，PCBRouter自动布线工具，PCBSI和Sig某plorer电路完整性信号仿真。

原理图的创建：选中SCHEMATIC文件夹右键选择NewPage，或者选中原理图，在Deign选项卡下的NewSchematicPage;原理图的删除：选中原理图，按住键盘上Del键，或者选中原理图，在Deign选项卡下的Delete;栅格点的设置：Option菜单栏下Preference选项卡下的GridDiplay 设置；在每个原理图子页里也能设计每个原理图子页界面的一些属性Option->SchematcPagePropertie和Preference；PlacePinArray放置Pin组，矩阵管脚的放置；元件原理图的分割创建可以通过右键单击元件库NewPart或者NewPartFromSpreadheet；选中元件，按住Ctrl拖拽能直接复制元件；元件放置导线后默认娃儿连接的，选中元件后按住Alt可以拖动单独元件；快捷放置元件P；放置网络标号N；放置总线管脚(BuEntry)E;放置地或电源G或F;快速查询本地元件和网上获取元件原理图Z；放置导线W；按住Ctrl键后可以进行多选，单击选择的元件可以取消已经选择的；Ctrl+I选择滤波器SelectionFilter；H左右镜像或翻转，V上下镜像翻转；注：选中元件同样在Edit菜单下都有相应的操作，例Rotate(R)、Mirror(M)的，但对于文本这一类的是无法镜像选择的；放置文本框输入文字时Ctrl+E换行；总线放置BaeName不能以数字结尾；其中F4可以连续放置BuEntry，总线与导线连接必须要BuEntry，总线与总线可以梯形连接或者Junction；画任意角度的连线在放置连线前按住hift；Junction接头或交叉点；如果想在交叉点上去除一个Junction，只需要重复添加一个就行，电气上也就失去了连接；或者先按住键盘上的S 键，选中Junction然后Del；放置总线时，总线的名字和信号线的标号(BaeName)必须一致，开始和结尾的数字必须与总线的定义一致,并且只能通过Netlab连接；不同页面的电气连接要用off-PageConnecter；按住Alt拖动元件可以实现单个拖动，Cadence中默认的是一起；Cadence在处理电气链接关系时利用的就是Netlab网络标志；对原理图元件属性的编辑，在选中所需修改的元件后右键选择EditPropertie可以统一修改属性，快捷键Ctrl+E；选中Piovt可以更改元件属性表格排列方式；元件封装信息的添加：对于单个元件，在原理图中可以在右键编辑元件属性时在PCBFootprint属性栏添加，也可以在元件库中把元件的PCBFootprint添加上，然后通过ReplaceCache添加；对于批量元件，选中一组所需要修改的元件，单击右键选择EditPropertie出现批量修改属性表格，选中PCBFootprint属性栏，全选，右键单击Edit出现EditPropertyValue对话框，就可以进行对选中元件统一修改，也可以选中某个原理图页面右键选择EditObjectPropertie进行元件封装的修改；在选择Browe选项之后可以选择浏览表格的所有元件信息然后使用EditPropertie来更改元件属性，选中第一个，然后按住hift选中最后一个可以全选；使用Find查找，选中所需更改元件也可以更改元件属性，快捷键ctrl+hift+E；在元件属性中可用于元件属性的修改；DeignCache文件夹选项，左键单击DeignCache的元件名，其中ReplaceCache全局替换元件（可以改变元件库的一种连接关系），会弹出一个替换元件对话框，可以更具自己的需要更改，有Preervechematicpartpropertie（但是选择这种方式无法替换封装）和Replacechematicpartpropertie分别是保留与更新原理图也面下该元件的属性；UpdateCache全局更新元件；右键单击DeignCache文件夹，选择CleanupCache全局清除已经不存在的元件历史文件；这对于全局浏览所用的元件非常有效。

CADENCE学习笔记10PCB杂项8thru pin：过孔10零件分类1）package symbol:有封装的零件2）mechanical symbol:机械类型的零件，比如外框、安装孔3）format symbol：板子的logo，assembly等的注释4）shape symbol：定义特殊形状的PAD5）flash symbol：thermal relief焊盘10查找元件选择MOVE，find by name选择symbol or pin，输入元件标号即可选择highlight，find by name选择symbol or pin，输入元件标号即可，高亮显示11PCB锁定：file-properties-lock/unlock没有锁定却总是报locked，到工程目录下找到.lck文件，删除即可。

14mark点15pcb走线电阻估算1oz覆铜板铜箔的厚度是0.035mm，加工后只有0.03mm。

设走线宽度为W，则PCB走线的电阻R=ρL/S=ρL/(0.03W)，ρ为铜的电阻率，ρ=0.0175Ωmm^2/m，L为走线长度，W为走线宽度。

如果走线宽度为1mm，则10mm长的走线电阻是0.0175*0.01/(0.03*1)=0.0058Ω=5.8mΩ，10cm长的走线电阻是0.0175*0.1/(0.03*1)=0.058Ω=58mΩ。

16封装dra文件中重新设置原点至第一引脚1）display-element，单击第1引脚，查看1脚坐标（a，b）2）setup-change drawing origin，在command中输入1脚原来的坐标值x a y b17封装SMA--DO-214AC,SMB--DO-214AA,SMC:DO-214AC18单独修改一个pin（不能是via）的网络:设置。

setup/User preferences editor-logic-选中logic edit enabledlogic/NET logic,options-选择GND,然后点焊盘，则此焊盘就有接地属性，对pin有用8fix/unfix:先选择命令工具，然后再点击元件，注意不可以先选择元件，再点击命令工具9关闭布线，方便查看元件布局：在visibility栏中关闭所有的Etch即可16重新设置图纸原点Setup-change drawing origin,右键选择snap pick to-pin，点击焊盘，则焊盘中心为图纸原点原点在color-drawing format-drawing origin显示17allegro不支持中文输入,不支持中文目录17有时候会出现原理图和PCB被锁定不能修改的情况，删除目录下的.lck和.DSNlck文件。

begin layer 正常焊盘regulapadpastemasktop 一样大小加焊层soldermask 阻焊层大0.1Mm通孔焊盘0.7Mm 通孔1mm就好1.先做花焊盘内径外经开口钻孔1mm的话内径比钻孔大6-8mil 1.5mm2.begin layer end 一样3.内层DEFAULT INTERNAL THERMAL 要用Flash焊盘4.sold-- 和pastmask 大点pastmask 和表层一样画好焊盘后，1.place-boud-top add-rectagule courtyad2.silkscreen add-line 和封装一样大3.画角标4. assembly top 直接画5 索引编号标示layout label refdel assembly top 中间qapl963silkscreenshape 矩形etch画圆第一次圆心第二次X半径Y不变错误相容shape merge shapeschret smbortsetup 最后一个设置路径通孔的封装焊盘制作。

通孔比焊盘大10-12mil1.flash 焊盘add-flsh 内圆1.5 外圆1.8 开口0.72做焊盘holetype 圆形plating 孔壁上锡plateddrill diameter 直径drill/slot光会文件时候，形状character 字母with 大小3 geometry-suare 方形圆孔的（第一个脚用的）thermalrelief 一样anti pad 大0.1mm做好后表层拷贝到END layer 表层制作完成4 default internal 花焊盘5pastemask top bottm 和表层一致。

SOLDERMASK 两层和表层大0.1mm之后做外面圆的。

1.添加线创建边框，2.倒角，，manufacture-draft-fillet3.准许布线区域，比边框小点，setup-areas-routekeepin 注意选择shapefill-unfilled不填充4.package-keepin edit-z-kopy 小点5.加固定孔6.setup-cross-section板子层7.铺通，内点层。

CADENCE学习笔记2allegro界面介绍2.1option介绍可以完成所有属性的显示隐藏；1pin引脚2package geometry（封装外形）：assembly：装配外框，分为top/bottompin number：引脚号place bound：元件重叠限制区域，分为top/bottomsilkscreen：封装丝印，分为top/bottom，常用2package keepin/keepout,route keepin/keepout：布局布线限制局域，常用3board geometry板图形，常用outline：板外框silkscreen：一些板图形，比如公司标志，一些line线等，分为top/bottom dimension：尺寸，制版说明，技术要求等5REF DES元件号assembly：装配元件号silkscreen：丝印元件号，常用6etch：布线，覆铜等,选择ETCH-top层，将top层显示为当前层，同样可以设置其他层为当前层；7device type：器件型号，封装型号8component value：元件值assembly：装配用元件值silkscreen：丝印元件值9via classFilmmasktop光绘掩膜10via keepout–各层layer禁止放置过孔的区域2.2visiblity控制面板可以控制每层的ETCH-布线覆铜（覆铜属于shape），via-过孔，pin-引脚，DRC的显示隐藏；这些属性在option控制面板中也有。

还有很多属性visiblity控制面板无法控制；Conductors：针对所有布线层开关；planes：内电层；etch：布线；PLAN：GRE开关。

View-color view save：将当前显示的图层保存，可以visibility面板的-views下拉框中可找到。

2.3FIND filter介绍Groups：群组；comps：带有元件序号的Allegro元件；function：一组元件中的一个元件；symbols：元件；Nets：一个网络pin；引脚，包括pad，固定孔（plated或no plated）Vias：过孔或贯穿孔clines：布线，具有电气特性的线段；cline segs：cline中没有拐弯的导线，即线段；line：没有电气特性的线段；other segs：lines中没有拐弯的线，即线段；shape：形状；void：任意多边形的挖空部分；figure：图形符号；DRC errors（违反设计规则的位置及相关信息）text：文本，包括元件标号ratsnests：飞线；rat TS：T形飞线；Find by name中devtype：器件类型；symtype：符号类型；property：属性；group：2.4修改工具栏View-customize toolbar-command中选中一些按钮，拖到工具栏（可以不同工具栏）上即可2.5application mode在placement edit模式下，系统会自动将未摆放的元件列在右侧的options下。

cadence学习笔记1. Allegro中我设置了highlight的颜⾊为⽩⾊，但选中后颜⾊是⽩蓝相间的，很不⽅便查看。

是什么地⽅需要设置，哪位⼤虾告诉哈我？答：setup/user preferences/display/display_nohilitefont 这个选项打勾就⾏了。

2. 不⼩⼼按了Highlight Sov后部分线⾼亮成⽩⾊，怎样取消？答：这个是⽤来检查跨分割的，取消的办法是：如果是4层板的话，在电源层跟地层都铺上地⽹络，然后再按Highlight Sov刷新即可。

3. 如何更改Highlight⾼亮默认颜⾊？答：可以在Display->Color/Visibility->Display->Temporary Highlight⾥修改即可，临时修改颜⾊可以点Display->Assign Color 来实现。

4. 如实现Highlight⾼亮部分⽹络，⽽背景变暗，就像Altium Designer那样？答：可以在Display->Color/Visibility->Display->Shadow Mode打开该模式，并且选中Dim active layer 即可。

5. 快速切换层快捷键答：可以按数字区⾥的“-”或“+”来换层。

6. OrCAD跟Allegro交互时，出现WARNING [CAP0072] Could not find component to highlight 错误等？答：OrCAD输出⽹表，Allegro导⼊⽹表，确保两者对的上号，然后在Orcad选中元件，再右键Editor Select，即可在Allegro中选中该元件；反过来，在Allegro中要先Highlight某元件，在Orcad中变会选中该元件。

1.ORcad :⾸先打开orcad和allegro分别占1/2的窗⼝界⾯。

然后orcad中Tools/creatnetlist/PCB Editor中Create PCB Editor Netlist下的Options中设置导出⽹表的路径。

CADENCE学习笔记11后仿真布线完成后的仿真。

1在元件厂家网站所搜IBIS模型文件2打开Model Integrity,选择File-Open打开IBIS文件,经常出现如下非单调的错误，一般忽略。

Pulldown Minimum data is non-monotonic3在physical view，单击最顶部的元件-右键，选择IBIS to DML，实现IBIS到DML的转化，将.dml文件拷贝到PCB工程目录下4打开PCB SI，打开PCB文件，Analyze-PDN Analysis，一次执行以下四项：1）Identify DC Nets：给电源网络赋予电压值。

设置好之后点击Apply，再点击OK2）Cross section，设置板层结构3）DML manage Library：管理dml模型库，其中devices.dml和interconn.iml是默认的。

将新的模型库放在工程目录下，默认能够识别到。

4）model assignment仅设置用到的元件即可，用不到的不用指定模型。

Create model适用于阻容类，find model为元件指定dml模型，auto setup自动为元件添加系统默认的模型；单击REFDESPINS：不仅可以为元件指定模型，还可以对元件的每个引脚指定模型。

使用find model为元件或引脚指定dml模型5在约束管理器中选中一个net-右键-sigxplorer1）Analyze-preferences，设置switching frequency，Measurement Cycle指的是仿真几个信号周期；Switching Frequency指的是仿真方波的周期；Duty Cycle指的是占空比；Offset指的是偏移时间。

2）在sigxplorer窗口，可以看到NET的网络拓扑，其中的TL是微带线，阻值是特征阻抗，T1是T型连接点，该拓扑可以修改，单击走线可以删除走线，从元件引脚可以直接拖拉添加走线，可以添加元件等。