TEC-8 运算器组成实验(北邮)

10.1　TEC—8实验系统平台一、TEC一8实验系统技术特点1．模型计算机采用8位字长，简单而实用,有利于学生掌握模型计算机整机的工作原理。

通过8位数据开关用手动方式输入二进制测试程序，有利于学生从最底层开始了解计算机工作原理。

2．指令系统采用4位操作码，可容纳l6条指令。

已实现加、减、与、加l、存数、取数、条件转移、无条件转移、输出、中断返回、开中断、关中断和停机等14条指令，指令功能非常典型。

3．采用双端口存储器作为主存，实现数据总线和指令总线双总线体制，实现指令流水功能，体现出现代CPU设计理念。

4．控制器采用微程序控制器和硬连线控制器2种类型，体现了当代计算机控制器技术的完备性。

5．微程序控制器和硬连线控制器之间的转换采用独创的一次全切换方式，切换不用关电源，切换简单、安全可靠。

6．制存储器中的微代码可用PC下载，省去了E2PROM器件的专用编辑器和对器件的插、拔。

7．运算器中ALU采用2片74181实现，包含4个8位寄存器组使用1片EPM7064实现，设计新颖。

8．一条机器指令的时序采用不定长机器周期方式，符合现代计算机设计思想。

9．在TEC-8上进行计算机组成原理或计算机组成与系统结构课程时实验接线较少，让学生把精力集中在实验现象的观察、思考和实验原理的理解上。

二、TEC-8实验系统组成TEC-8实验系统由下列部分构成：1．电源安装在实验箱的下部，输出+5V，最大电流为3A。

220V交流电源开关安装在实验箱的右侧。

220V交流电源插座安装在实验箱的背面。

实验台上有一个+SV电源指示灯。

2．实验台实验台安装在实验箱的上部，由一块印制电路板构成。

TEC-8模型计算机安装在这块印制电路板上。

学生在实验台上进行实验。

3．下载电缆用于将新设计的硬连线控制器或者其他电路下载到EPM7128器件中。

下载前必须将下载电缆的一端和PC机的并行口连接，另一端和实验台上的下载插座连接。

4．USB通信线USB通信线用于在PC机上在线修改控制存储器中的微代码。

本文部分内容来自网络整理，本司不为其真实性负责，如有异议或侵权请及时联系，本司将立即删除！== 本文为word格式，下载后可方便编辑和修改！ ==tec-8实验指导书篇一：TEC-XP实验指导书nTEC-XP计算机组成原理与系统结构实验系统清华大学科教仪器厂清华大学计算机系201X年8月目录第一章 TEC-XP计算机组成原理实验系统概述---------------------11．11．2 TEC-XP教学机系统的技术指标与系统配置-----------------------------------1 教学机系统支持的实验项目----------------------------------- ------------------------21.2.1 基本实验项目---------------------------------------------------------------------21.2.2 其他实验项目---------------------------------------------------------------------3第二章2.12.22.32.42.5 I/O2.62.72.7.1附录实验指导------------------------------------------------------------5 基础汇编语言程序设计-------------------------------------------------------------5 脱机运算器实验---------------------------------------------------------------------12 组合逻辑控制器部件教学实验---------------------------------------------------21 存储器部件教学实验---------------------------------------------------------------30 口扩展实验----------------------------------------------------------------------34 中断实验------------------------------------------------------------------------------36 微程序控制器部件教学实验------------------------------------------------------50 技术资料汇总------------------------------------------------------------50 2.7.2 微程序控制器实验------------------------------------------------------57 实验注意事项-------------------------------------------------------------------------72 I第一章 TEC-XP计算机组成原理与系统结构实验系统概述1.1TEC-XP教学计算机系统概述1.1.1 TEC-XP教学计算机系统系列和总体组成概述TEC-XP是由清华大学计算机系和清华大学科教仪器厂联合研制并通过了教育部主持的成果鉴定的适用于计算机组成原理与系统结构的实验系统，主要用于计算机组成原理和计算机系统结构等课程的硬件教学实验，同时还支持监控程序、汇编语言程序设计、BASIC高级语言程序设计等软件方面的教学实验。

运算器组成实验报告运算器组成实验报告引言运算器是计算机系统中的一个重要组成部分，它负责进行各种数学和逻辑运算。

本实验旨在通过实践，深入了解运算器的组成原理和工作方式。

在实验过程中，我们将通过搭建一个简单的运算器电路，来探索它的内部结构和运行机制。

一、实验目的本实验的主要目的是通过实际操作，加深对运算器的理解。

具体目标包括：1. 学习运算器的基本组成部分和功能；2. 掌握运算器的工作原理和运行机制；3. 熟悉运算器的电路搭建和调试过程；4. 分析和解决运算器电路中可能出现的问题。

二、实验原理1. 运算器的基本组成运算器通常由算术逻辑单元（ALU）、寄存器、控制器和数据通路等部分组成。

其中，ALU是运算器的核心部件，负责执行各种算术和逻辑运算；寄存器用于存储运算器的中间结果和操作数；控制器负责协调各个部件的工作；数据通路则用于传输数据和控制信号。

2. 运算器的工作原理运算器的工作原理可以简单概括为以下几个步骤：（1）从寄存器中读取操作数；（2）根据控制信号选择相应的运算方式；（3）执行运算操作，将结果存储到寄存器中；（4）根据需要，将结果输出到其他部件或存储器中。

三、实验步骤1. 设计运算器电路根据实验要求，我们设计了一个简单的四位二进制加法器电路。

该电路由四个半加器和一个全加器组成，能够实现两个四位二进制数的加法运算。

2. 搭建电路根据电路设计图纸，我们使用逻辑门和触发器等元器件，搭建了运算器电路。

在搭建过程中，我们注意到电路的连接方式和元器件的正确使用，以确保电路能够正常工作。

3. 调试电路搭建完成后，我们对电路进行了调试。

首先，我们检查了电路连接是否正确，是否存在短路或接触不良的问题。

然后，我们逐步输入测试数据，观察电路的输出情况，并与预期结果进行比对。

如果发现输出结果与预期不符，我们会仔细检查电路的各个部分，寻找可能的问题并进行修复。

四、实验结果与分析在实验过程中，我们成功搭建了一个四位二进制加法器电路，并进行了多组测试。

安阳师范学院计算机学院
综合性、设计性实验报告书
实验课程：计算机组成原理
实验指导教师：
实验时间：
实验题目：运算器实验
实验类型：□综合性 设计性
一、实验目的：
1、了解74181ALU芯片的工作特性及其使用方法；
2、了解TEC-8中运算器的实现；
3、熟悉TEC-8模型计算机中运算器部分的数据通路及操作。

二、实验仪器设备及实验环境：
1、TEC-8实验系统
2、逻辑测试笔
3、实验环境：组成原理实验室
四、实验步骤设计：
（1）打开试验箱电源，检查电源指示灯是否亮起。

（2）进行设置及线路连接。

把“控制转换”开关拨到中间，即“独立”方式。

把“操作模式”开关拨为“1100”，（含义为单步、写寄存器）
在8位数据开关上拨出数据（向上为1，向下为0）SD7~SD0=“XXX”
按压一次“QD”按钮，观察A7~A0灯显示也为数据开关所拨数据，代表数据已被写入R0寄存器中。

写寄存器操作完成后可直接查看写入的数据，通过RD1RD0开关选寄存器，其值在灯A7~A0上显示；通过RS1RS0开关选寄存器，其值在灯B7~B0上显示。

（6）不关闭电源，切换操作模式开关为“1101”（含义为单步，运算器实验）
（7）连接电平开关和控制信号
（11）在前面所写入的各寄存器值的基础上，仿照第（8）、（9）、（10）步骤，按74LS181运算功能表，给出控制信号验证其它运算功能。

所需控制信号情况及值的观测与分析记录在实验结果部分。

五、实验结果及分析：（可加附页）
六、自我评价与总结：。

计算机组成运算器实验报告计算机组成运算器实验报告引言：计算机是当今社会不可或缺的工具，而计算机的核心部件之一就是运算器。

运算器是计算机中负责执行算术和逻辑运算的部件，它的设计和实现对计算机的整体性能起着至关重要的作用。

本实验旨在通过设计和搭建一个简单的运算器，深入理解和掌握计算机组成原理。

一、实验目的本次实验的主要目的是通过搭建一个基于逻辑门的8位运算器，了解和掌握运算器的基本原理和设计方法。

具体目标如下：1. 学习和理解运算器的基本功能和工作原理；2. 掌握逻辑门的基本知识和使用方法；3. 设计和实现一个具有加法、减法、乘法和除法功能的8位运算器；4. 验证运算器的正确性和可靠性。

二、实验原理1. 运算器的功能运算器是计算机中执行算术和逻辑运算的核心部件，其主要功能包括加法、减法、乘法和除法等。

通过逻辑门的组合和控制信号的输入，可以实现各种不同的运算操作。

2. 逻辑门的基本原理逻辑门是运算器中最基本的构建单元，它根据输入信号的不同，产生相应的输出信号。

常见的逻辑门包括与门、或门、非门等。

通过逻辑门的组合和级联，可以构建出更复杂的逻辑电路，实现各种逻辑运算。

3. 运算器的设计方法运算器的设计方法主要包括两种：组合逻辑设计和时序逻辑设计。

组合逻辑设计是指根据输入信号的组合，直接输出相应的结果。

时序逻辑设计是指根据输入信号的变化过程，按照一定的时序规则输出结果。

三、实验过程1. 运算器的整体设计根据实验要求，我们需要设计一个具有加法、减法、乘法和除法功能的8位运算器。

首先，我们需要确定运算器的输入和输出信号的格式和位数。

然后，根据运算操作的特点，选择合适的逻辑门进行组合和级联，实现各种运算操作。

2. 逻辑门的选择和连接在设计运算器时，我们需要根据实际需求选择适当的逻辑门。

例如，对于加法操作，我们可以选择全加器进行设计；对于减法操作，可以选择加法器和取反器进行设计；对于乘法和除法操作，可以选择移位寄存器和与门进行设计。

第二节运算器组成‎实验一、实验目的（1）掌握算术逻‎辑运算加、减、乘、与的工作原‎理。

（2）熟悉简单运‎算器的数据‎传送通路。

（3）验证实验台‎运算器的8‎位加、减、与、直通功能。

（4）验证实验台‎的4位乘4‎位功能。

（5）按给定数据‎，完成几种指‎定的算术和‎逻辑运算。

二、实验电路图6示出了‎本实验所用‎的运算器数‎据通路图。

ALU由1‎片ispL‎S I102‎4构成。

四片４位的‎二选一输入‎寄存器74‎H C298‎构成两个操‎作数寄存器‎D R1和D‎R2，保存参与运‎算的数据。

DR1接A‎L U的B数‎据输入端口‎，D R2接A‎L U的A数‎据输入端口‎，A LU的输‎出在isp‎L SI10‎24内通过‎三态门发送‎到数据总线‎DBUS7‎—DBUS0‎上，进位信号C‎保存在is‎p LSI1‎024内的‎一个Ｄ寄存‎器中。

当实验台下‎部的IR/DBUS开‎关拨到DB‎U S位置时‎，8个红色发‎光二极管指‎示灯接在数‎据总线DB‎U S上，可显示运算‎结果或输入‎数据。

另有一个指‎示灯C显示‎运算器进位‎信号状态。

由ispL‎S I102‎4构成的8‎位运算器的‎运算类型由‎选择端S2‎、S1、S0选择，功能如表3‎所示：表3 运算器运算‎类型选择表‎进位C只在‎加法运算和‎减法运算时‎产生，与、乘、直通操作不‎影响进位C‎的状态，即进位C保‎持不变。

减法运算采‎用加减数的‎反码再加以‎1实现。

在加法运算‎中，C代表进位‎；在减法运算‎中，C代表借位‎。

运算产生的‎进位在T4‎的上升沿送‎入i spL‎S I102‎4内的C寄‎存器保存。

在SW_B‎U S#信号为0时‎,参与运算的‎数据通过一‎个三态门7‎4HC24‎4（SW_BU‎S）送到DBU‎S总线上，进而送至D‎R1或DR‎2操作数寄‎存器。

输入数据可‎由实验台上‎的8个二进‎制数据开关‎S W0—SW7来设‎置，其中SW0‎是最低位，SW7是最‎高位。

软件学院综合性、设计性实验报告书实验课程：计算机组成原理实验指导教师：实验时间：实验题目：运算器组成实验实验类型：□综合性 设计性一、实验目的：1、熟悉TEC-8模型计算机的运算器结构2、熟悉该运算器中双端口寄存器组的读写操作3、熟悉运算器的数据传送通路4、熟悉74ls181的功能，能完成给定数据的各种运算二、实验仪器设备及实验环境：1、TEC-8实验系统2、逻辑测试笔3、实验环境：组成原理实验室三、总的设计思想、实验原理等1、TEC-8实验系统中使用两片74LS181构成了8位的ALU部分，同时使用一片可编程芯片EPM7064设计出4个8位的通用寄存器供使用。

同时还有1片74LS74、1片74LS244、1片74LS245和1片74LS30构成整个运算器部分。

2、在EPM7064芯片内，包含了4个8位寄存器R0、R1、R2、R3以及两个4选1的多路选择器和1个2-4译码器。

其寄存器组为双端口读出、单端口写入模式。

3、由数据总线DBUS连接了运算器部分，总线操作及寄存器读写需要相应的控制信号及寄存器地址，选择74LS181的运算功能也需要相应控制信号。

4、手动提供数据，通过系统中编写好的运算器实验部分微程序控制完成一个确定的运算操作序列。

5、独立方式下，通过手动拨电平开关实现4的功能。

四、实验步骤设计：4.1 微程序控制方式实验步骤1、微程序控制方式下，由控制器发出控制命令控制运算器的操作，所需控制命令由微程序、微指令代码表示，并且微程序代码在控制存储器的存放已是固定的，所以其有固定的操作流程步骤。

2、将控制转换开关拨到下面“微程序”位置，打开电源，按一次复位按钮CLR，使实验系统复位。

3、指示灯µA5~µA0显示“000000”，将操作模式开关设为“1101”，准备进入运算器控制实验。

4、按一次QD按钮，进入实验过程，此时指示灯µA5~µA0显示“001011”，当前微指令要求设置数A进入R0，观测记录此时相应控制指示灯的值为：在数据开关SD7~SD0上设置数据“11110000”，在灯D7~D0上可看到所设置数据“11110000”。

《组成原理》实验报告姓名：***____________专业：网络工程________学号：**********______日期：2014年11月25日实验一：8位运算器的设计1，设计目的：1）学习并练习verilog语言2）了解8位加法器实现原理2，设计目标：1）使用verilog语言编写8为运算器并进行仿真模拟3，模块设计规格及输入输出端变量说明1）3模块设计规格及输入输出端变量说明：输入：[2:0]s(操作指令)， LDA,LDB(输入控制), [7:0]IN(输入数)；输出：[7:0]A,B(操作数)， ALU(结果寄存器)，FZ(判零)， FC(进位)；2）操作指令表：4，程序原理连接图5，程序代码Module test (T4,s,A,B,LDA,LDB,FZ,FC,IN,ALU);input [2:0] s;input LDA,LDB,T4;input [7:0] IN;output [7:0] A,B,ALU;output FZ,FC;reg [7:0] A,B,ALU;reg FZ,FC;/** 输入模块，当clk上升沿时，如果LDA为1，则把IN的值给A，否则赋给B */always @ (posedge CLK)beginif(LDA==1'b1)beginA<=IN;endelse if(LDB==1'b1)beginB<=IN;endend/**计算模块，根据操作数s的不同值为A和B进行八种不同的计算，其中当A+B *进行加法计算时，把进位值赋给FC*/always @ (s[2] or s[1] or s[0])begincase ({s[2],s[1],s[0]})3'b000:ALU<=A;//直接赋值3'b001:ALU<=A&B;//A与B按位与3'b010:ALU<=A|B;//A与B按位或3'b011:ALU<=~A;//非A3'b100:ALU<=(A<<1);//A左移一位3'b101:{FC,ALU}<=A+B;//ALU=A+B，FC为A+B的进位3'b110:ALU<=A+1;//加一操作3'b111:ALU<=A-1;//减一操作endcaseend/**该模块的作用是判断ALU是否为，若是FZ赋为1*/always @ (negedge T4)beginif(ALU==8'b00000000)FZ<=1'b1;elseFZ<=1'b0;endendmodule6时序仿真图：。