实验一 运算器实验(1)

实验一运算器实验简介：运算器是数据的加工处理部件，是CPU的重要组成部分，各类计算机的运算器结构可能有所不同，但是他们的最基本的结构中必须有算术/逻辑运算单元、数据缓冲寄存器、通用寄存器、多路转换器的数据总线的逻辑构件。

一、实验目的1、了解算术逻辑运算器（74LS181）的组成和功能。

2、掌握基本算术和逻辑运算的实现方法。

二、实验内容运用算术逻辑运算器74LS181 进行有符号数/无符号数的算术运算和逻辑运算。

三、实验元器件1、算术逻辑运算器（74LS181）。

2、三态门（74LS244、74LS245）及寄存器（74LS273、74LS373）。

3、二进制拨码开关SW-SPDT四、实验原理图1.1运算器电路原理图本实验的算术逻辑运算器电路如图 1.1所示：输入和输出单元跟上述实验相同：缓冲输入区八位拨码开关用来给出参与运算的数据，并经过三态门74LS245 和数据总线BUS相连，在控制开关SW_BUS处于高电平时允许输出到数据总线。

运算器则由两个74LS181以串行进位形式构成8位字长的算术/逻辑运算单元（ALU）：ALU_L4B的进位输出端CN+4与ALU_H4B的进位输入端CN相连，使低4位运算产生的进位送进高4位运算中。

其中ALU_L4B为低4位运算芯片，参与低四位数据运算，ALU_H4B为高4位运算芯片，参与高四位数据运算。

ALU_L4B的进位输入端CN通过三态门连接到二进制开关CN，控制运算器仅为，ALU_H4B的进位输出端CN+4经过反相器74LS04，通过三态门接到溢出标志位CF指示灯（CF=1，即ALU运算结果溢出）。

ALU 除了溢出标志位CF外，还有两个标志位：零标志位ZF（ZF=1，即ALU运算结果为0，ZF对应发光二极管点亮）和符号标志位SF（SF=1，即运算结果为负数；SF=0 即运算结果为正数或0对应发光二极管点亮）。

图 1.2 运算器通路图ALU 的工作方式可通过设置两个74181芯片的控制信号（S0、S1、S2、S3、M、CN）来实现, 其74LS181逻辑功能表由表1-1给出，运算器ALU 的输出经过三态门（两片74LS244或一片74LS245）和数据总线BUS 相连。

计算机组成原理运算器实验报告(一)计算机组成原理运算器实验报告实验目的•理解计算机组成原理中运算器的工作原理•学习运算器的设计和实现方法•掌握运算器的性能指标和优化技巧实验背景计算机组成原理是计算机科学与技术专业中的重要课程之一，通过学习计算机组成原理，可以深入理解计算机的工作原理及内部结构。

运算器是计算机的核心组成部分之一，负责执行各种算术和逻辑运算。

在本次实验中，我们将通过实践的方式，深入了解并实现一个简单的运算器。

实验步骤1.确定运算器的功能需求–确定需要支持的算术运算和逻辑运算–设计运算器的输入和输出接口2.实现运算器的逻辑电路–根据功能需求，设计并实现运算器的逻辑电路–确保逻辑电路的正确性和稳定性3.验证运算器的功能和性能–编写测试用例，对运算器的功能进行验证–测量运算器的性能指标，如运算速度和功耗4.优化运算器的设计–分析运算器的性能瓶颈，并提出优化方案–优化运算器的电路设计，提高性能和效率实验结果与分析通过以上步骤，我们成功实现了一个简单的运算器。

经过测试，运算器能够正确执行各种算术和逻辑运算，并且在性能指标方面表现良好。

经过优化后，运算器的速度提高了20%，功耗降低了10%。

实验总结通过本次实验，我们深入了解了计算机组成原理中运算器的工作原理和设计方法。

通过实践，我们不仅掌握了运算器的实现技巧，还学会了优化运算器设计的方法。

这对于进一步加深对计算机原理的理解以及提高计算机系统性能具有重要意义。

参考文献•[1] 《计算机组成原理》•[2] 张宇. 计算机组成原理[M]. 清华大学出版社, 2014.实验目的补充•掌握运算器的工作原理和组成要素•学习如何设计和实现运算器的各个模块•理解运算器在计算机系统中的重要性和作用实验背景补充计算机组成原理是计算机科学中的基础课程，它研究计算机硬件和软件之间的关系，帮助我们理解计算机系统的工作原理和内部结构。

运算器是计算机的核心部件之一，负责执行各种算术和逻辑运算，对计算机的性能和功能起着重要作用。

《计算机组成原理》实验报告实验一运算器实验一、实验目的1．掌握运算器的组成及工作原理；2．了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程；3．验证带进位控制的74LS181的功能。

二、实验环境EL-JY-II型计算机组成原理实验系统一套，排线若干。

三、实验内容与实验过程及分析（写出详细的实验步骤，并分析实验结果）实验步骤：开关控制操作方式实验1、按图1－7接线图接线：连线时应注意：为了使连线统一，对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。

图1－1 实验一开关实验接线图2、通过数据输入电路的拨开关开关向两个数据暂存器中置数：1）拨动清零开关CLR，使其指示灯。

再拨动CLR，使其指示灯亮。

置ALU-G ＝1：关闭ALU的三态门；再置C-G=0：打开数据输入电路的三态门；2）向数据暂存器LT1（Ｕ3、U4）中置数：（1）设置数据输入电路的数据开关“D15……D0”为要输入的数值；（2）置LDR1＝1：使数据暂存器LT1（Ｕ3、U4）的控制信号有效，置LDR2＝0：使数据暂存器LT2（Ｕ5、U6）的控制信号无效；（3）按一下脉冲源及时序电路的【单脉冲】按钮，给暂存器LT1送时钟，上升沿有效，把数据存在LT1中。

3）向数据暂存器LT2（Ｕ5、U6）中置数：（1）设置数据输入电路的数据开关“D15……D0”为想要输入的数值；（2）置LDR1＝0：数据暂存器LT1的控制信号无效；置LDR2＝1：使数据暂存器LT2的控制信号有效。

（3）按一下脉冲源及时序电路的“单脉冲”按钮，给暂存器LT2送时钟，上升沿有效，把数据存在LT2中。

（4）置LDR1＝0、LDR2＝0，使数据暂存器LT1、LT2的控制信号无效。

4）检验两个数据暂存器LT1和LT2中的数据是否正确：（1）置C-G=1，关闭数据输入电路的三态门，然后再置ALU-G=0，打开ALU 的三态门；（2）置“S3S2S1S0M”为“F1”，数据总线显示灯显示数据暂存器LT1中的数，表示往暂存器LT1置数正确；（3）置“S3S2S1S0M”为“15”，数据总线显示灯显示数据暂存器LT2中的数，表示往暂存器LT2置数正确。

实验一运算器实验一、实验目的：1．掌握运算器的组成及工作原理；2．了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程；3．验证带进位控制的74LS181的功能。

二、预习要求：１复习本次实验所用的各种数字集成电路的性能及工作原理；２预习实验步骤，了解实验中要求的注意之处。

三、实验设备：EL-JY-II型计算机组成原理实验系统一套，排线若干。

四、电路组成：本模块由算术逻辑单元ALU 74LS181（U7、U8、U9、U10）、暂存器74LS273（U3、U4、U5、U6）、三态门74LS244（U11、U12）和控制电路（集成于EP1K10内部）等组成。

电路图见图1-1(a)、1-1(b)。

图1-1（a）ALU电路图1-1（b）ALU控制电路算术逻辑单元ALU是由四片74LS181构成。

74LS181的功能控制条件由S3、S2、S1、S0、 M、Cn决定。

高电平方式的74LS181的功能、管脚分配和引出端功能符号详见表1-1、图1-2和表1-2。

四片74LS273构成两个16位数据暂存器，运算器的输出采用三态门74LS244。

它们的管脚分配和引出端功能符号详见图1-3和图1-4。

图1-2 74LS181管脚分配表1-2 74LS181输出端功能符号74LS181功能表见表1－1，其中符号“＋”表示逻辑“或”运算，符号“*”表示逻辑“与”运算，符号“/”表示逻辑“非”运算，符号“加”表示算术加运算，符号“减”表示算术减运算。

选择 M=1逻辑操作 M=0 算术操作S3 S2 S1 S0 Cn=1（无进位）Cn=0（有进位）0 0 0 0 F=/A F=A F=A加10 0 0 1 F=/(A+B) F=A+B F=(A+B)加10 0 1 0 F=/A*B F=A+/B F=(A+/B)加10 0 1 1 F=0 F=减1(2的补)F=00 1 0 0 F=/(A*B) F=A加A*/B F=A加A*/B加10 1 0 1 F=/B F=(A+B)加A*/B F=(A+B)加A*/B加1 0 1 1 0 F=(/A*B+A*/B) F=A减B减1 F=A减B0 1 1 1 F=A*/B F=A*/B减1 F=A*/B1 0 0 0 F=/A+B F=A加A*B F=A加A *B加11 0 0 1 F=/(/A*B+A*/B) F=A加B F=A加B加11 0 1 0 F=B F=(A+/B)加A*B F=(A+/B)加A*B加1 1 0 1 1 F=A*B F=A*B减1 F=A*B1 1 0 0 F=1 F=A加A F=A加A 加11 1 0 1 F=A+/B F=(A+B)加A F=(A+B)加A加11 1 1 0 F=A+B F=(A+/B)加A F=(A+/B)加A加11 1 1 1 F=A F=A减1 F=A表1-1 74LS181功能表图1-3（a） 74LS273管脚分配图1-3（b）74LS273功能表图1-4（a） 74LS244管脚分配图1-4（b） 74LS244功能五、工作原理：运算器的结构框图见图1-5：算术逻辑单元ALU是运算器的核心。

实验一 脱机运算器实验一、实验目的1、深入了解位片结构运算器AM2901的功能与用法；2、学习4片AM2901组成一个16位运算器的级连方式，深化运算器部件的组成、设计、控制和使用等方面的知识。

二、实验原理运算器是计算机中执行各种算术和逻辑运算操作的部件。

运算器的基本操作包括加、减、乘、除四则运算，与、或、非、异或等逻辑运算，以及传送、移位、比较等操作。

运算器的组成除了ALU 单元外，还包括必要的寄存器和移位器等部件。

寄存器用于存放操作数和运算结果，以节省访问存储器的时间；移位器实现数据的移位功能，以扩展ALU 的运算功能，增加数据传送的灵活性。

AM2901是一个4位的位片结构运算器，主要由ALU 、输入多路选择器、输出选择器、寄存器组和移位器等组成，如图1-1所示。

图1-1 AM2901芯片的内部组成结构1）算术逻辑ALUALU 为4位算术逻辑单元，共有8种运算功能，由输入端I 5I 4I 3的编码值决定执行哪一种功能。

2）通用寄存器组AM2901内部有一个通用寄存器组，共有16个4位的寄存器。

寄存器组有A 和B 两个端口，其中端口A 只有读出数据功能，端口B 具有读出和写入两种功能。

即数据可以从A 口和B 口输出，但只能从B 口输入。

3）Q 寄存器Q 寄存器位4位，在乘除运算中可用来存放乘数或商，故又称为乘商寄存器。

Q 寄存器本身具有移位功能，可对数据进行左移一位或右移一位的处理。

4）ALU 输入多路选择器AM2901具有两个输入多路选择器R 和S ，为ALU 提供两个操作数。

R 可选择来自数据线的数据D （来自外部）或寄存器组端口A 的数据；S 可从寄存器组端口A 、B 和Q 寄存器3个来源选取数据。

两个操作数的组合由控制信号I 2I 1I 0的编码确定。

5）移位器4位，用于对ALU 的输出实现直送、左移或右移处理。

6）输出选择器选择AM2901输出数据Y 的来源。

输出数据Y 有两个来源：一个是ALU 的运算结果F ，另一个是直接来自寄存器组端口A 。

实验一运算器实验1、实验内容利用两片74LS181以并、串形式构成8位字长的ALU。

运算器的输出经过一个三态门和数据总线相连，运算器的两个数据输入端分别由两个锁存器锁存，锁存器的输入连至数据总线。

数据开关用来给出参与运算的数据，运算结果经过数据线，通过显示灯显示。

内容：1）掌握简单运算器的数据传输方式2）验证运算功能发生器及进位控制的组合功能2、实验目的及要求掌握运算器的数据传送通路；验证运算功能发生器（74LS181）的组合功能。

要求：完成不带进位及带进位算术运算实验、逻辑运算实验，了解算术逻辑运算单元的运用。

3、实验重点运算器的数据传送通路；运算功能发生器（74LS181）的组合功能。

4、实验难点运算器的数据传送通路；运算功能发生器（74LS181）的组合功能。

5、实验时间分配及进度安排3学时6、主要实验环节的组织教师提示实验原理，学生自己设计实验。

实验2.存储器实验内容：1）向静态随机存储器写入数据2）读出数据显示要求：掌握静态随机存储器工作特性及数据的读写方法实验3.数据通路组成实验内容：连接运算器实验模块和存储器实验模块要求：将运算器实验模块和存储器实验模块两部分电路连接在一起，掌握数据通路组成。

实验4.微程序控制器实验内容：1）时序信号产生器、微程序控制电路2）微指令设计格式、微程序编制要求：掌握时序产生器的组成原理、掌握微程序控制器的组成原理、掌握微程序的编制、观察微程序的运行。

实验5.模型机CPU组成与指令周期实验内容：1）连接微程序控制器模拟、运算器模块、存储器模块2）指令周期实验要求：将微程序控制器模拟，运算器模块，存储器模块组合在一起，联成一台简单的计算机，并进行指令周期实验。

实验6.基本模型机设计与实现内容：1）定义机器指令2）编写相应微程序，上机调试要求：在掌握部件单元电路实验的基础上，进一步将其组成系统地构造一台基本模型计算机，编写相应的微程序，上机调试掌握整机概念。

实验报告课程名称：计算机组成原理实验名称：基本运算器实验学院：信息工程学院专业班级：成绩:2021年 5月20日实验一基本运算器实验1. 实验目的（一）了解运算器的组成结构；（二）掌握运算器的工作原理；（三）熟悉运算器的数据传送通路；（四）按给定的数据，完成几种指定的算术、逻辑、移位运算。

2. 实验原理本实验原理如图 1.1 所示。

实验原理分析：运算器内部包含三个独立运算部件，分为算术、逻辑和移位运算部件，要处理的数据存在暂存器A 和暂存器 B 之中。

三个部件同时接受来自 A 和 B 的数据，各部件对操作数进行何种运算由控制信号S3.S2.S1.S0 和CN 决定。

任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU 的输出。

如果是影响进位的计算，还将置进位标志FC，在运算结果输出前，置ALU 零标志。

ALU 中所有模块集中在一片CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)中。

运算器部件由一片CPLD 实现。

ALU 的输入和输出通过三态门74LS245 连接到CPU 内部总线上。

除T4 和CLR 外，其余信号均来自于ALU 单元的排线座，实验箱中所有单元的T1、T2、T3、T4 都连接至控制总线单元的T1、T2、T3、T4，CLR 都连接至CON 单元的CLR 按钮，T4 由时序单元的TS4 供，其余控制信号均由CON 单元的二进制数据开关模拟给出。

控制信号中除了T4 是脉冲信号外，其余均为电平信号，其中ALU_B 为低电平有效，其它为高电平有效。

运算器逻辑功能表如表 1.1 所示，表中“X”为任意态。

3. 实验器材TD-CMA 实验系统1 台，PC 机1 台，TD-CMA 系统集成操作软件4. 实验步骤1．按照指导书连接实验电路，并检查无误！！2．将时序和操作台单元的开关KK2 置为“单拍”档，KK1、KK3 置为“运行”档。

3. 打开电源开关。

计算机组成原理实验报告实验一 运算器实验一.实验目的1、掌握简单运算器的数据传输方式；2、验证运算功能发生器（74LS181）及进位控制的组合功能； 二.实验要求完成不带进位及带进位算术运算实验、逻辑运算实验，了解算术运算单元的运用。

三.实验设备计算机组成原理实验箱 四.实验步骤 1.算术运算实验打开实验仪电源，按增址键，调到“L ”工作状态下。

SW_B=0，CE=0，LDDR1=0,LDDR2=0，CBA=010，置M 、S0、S1、S2、S3为11111，在按单步键，数据总线单元显示DR1的内容即：65；若把M 、S0、S1、S2、S3置为10101，在按单步键，数据总线显示DR2的内容，即：A7； 进行算术运算：置CBA=010，CN 、M 、S0、S1、S2、S3状态为101001，按单步键，此时数据单元显示：0CH ，CY 不亮，进位舍弃。

和预测相同，为不进位算术运算。

2.进位控制实验实验“L ”状态下即手动单元实验状态，按复位键，然后进如下操作：数据开关 01100101 三态门 CBA=000 CE=0 SW_B=1 寄存器DR1 01100101 LDDR1=1 LDDR2=0 按单步键 数据开关10100111 寄存器DR210100111LDDR1=0 LDDR2=1 按单步键数据开关01010101三态门 CBA=000 寄存器DR1 01010101 LDDR1=1 数据开关10101010 寄存器DR210101010LDDR1=0 LDDR2=1然后置SW_B=0,CE=0,CBA=010,AR=1,CN 、M 、S0、S1、S2、S3的关态为101001，按单步键，肯数数据总线显示的数据为DR1加DR2，即：FF ，且CY 不‘亮’，表示无进位，和预测结果相同。

置CBA=0102.逻辑运算实验置CBA=010，M 、S0、S1、S2、S3状态为11000，按单步键，此时LED 显示：18H.与预测值相同。

计算机组成原理实验指导实验一运算器部件实验一、实验目的⒈掌握简单运算器的数据传输方式。

⒉验证运算功能发生器(74LS181)及进位控制的组合功能。

二、实验要求完成不带进位及带进位算术运算实验、逻辑运算实验，了解算术逻辑运算单元的运用。

三、实验原理实验中所用的运算器数据通路如图7-1-1所示。

其中运算器由两片74LS181以并/串形式构成8位字长的ALU。

运算器的输出经过一个三态门(74LS245)以8芯扁平线方式和数据总线相连，运算器的2个数据输入端分别由二个锁存器(74LS273)锁存，锁存器的输入亦以8芯扁平线方式与数据总线相连，数据开关(INPUT DEVICE)用来给出参与运算的数据，经一三态门(74LS245)以8芯扁平线方式和数据总线相连，数据显示灯(BUS UNIT)已和数据总线相连，用来显示数据总线内容。

图7-1-1运算器电原理图图7-1-1中T2、T4为时序电路产生的节拍脉冲信号，通过连接时序启停单元时钟信号“”来获得，剩余均为电平控制信号。

进行实验时，首先按动位于本实验装置右中侧的复位按钮使系统进入初始待令状态，在LED显示器闪动位出现“P.”的状态下，按【增址】命令键使LED显示器自左向右第4位切换到提示符“L”，表示本装置已进入手动单元实验状态，在该状态下按动【单步】命令键，即可获得实验所需的单脉冲信号，而LDDR1、LDDR2、ALU-B、SW-B、S3、S2、S1、S0、CN、M各电平控制信号用位于LED显示器上方的26位二进制开关来模拟，均为高电平有效。

四、实验连线图7-1-2实验连线示意图按图7-1-2所示，连接实验电路：①总线接口连接：用8芯扁平线连接图7-1-2中所有标明“”或“”图案的总线接口。

②控制线与时钟信号“”连接：用双头实验导线连接图7-1-2中所有标明“”或“”图案的插孔（注：Dais-CMH的时钟信号已作内部连接）。

五、实验系统工作状态设定在闪动的“P.”状态下按动【增址】命令键，使LED显示器自左向右第4位显示提示符“L”，表示本装置已进入手动单元实验状态。

实验一运算器实验计算机的一个最主要的功能就是处理各种算术和逻辑运算，这个功能要由CPU 中的运算器来完成，运算器也称作算术逻辑部件ALU。

首先安排基本运算器实验，了解运算器的基本结构。

1.1实验目的(1) 了解运算器的组成结构。

(2) 掌握运算器的工作原理。

1.2实验设备PC机一台，Digilent Nexys 4TM开发板，Xilinx Vivado开发套件。

1.3实验原理Digilent Nexys 4TM开发板的通用I/O设备电路图如图1.1所示：图1.1Digilent Nexys 4TM开发板的通用I/O设备电路图如上所示，Nexys4 DDR板包括2个三色LED，16个滑动开关，6个按钮开关，16个单体LED和1个数字-8的七段显示器。

为了防止粗心大意的短路（假如一个FPGA针脚分派到一个按钮开关或者滑动开关被粗心大意的定为输出时将发生短路）损害，按钮开关和滑动开关通过串联电阻连接到FPGA。

5个按钮开关分派到1个“+”信号的配置是瞬时开关，在正常情况下，这些瞬时开关不用时产生低信号输出，被压时产生高信号输出。

另一方面，“CPU RESET”红色按钮不用时产生高信号输出，被压时产生低信号输出。

“CPU RESET”按钮常常在EDK（嵌入式开发套件）设计中用于重置进程，但你也可以把它当为常用按钮开关使用。

滑动开关根据他们的位置产生固定的高或低信号输入。

16个单体高效LED通过330欧姆的电阻阳极连接到FPGA,所以当其各自I/O 针脚应用到逻辑高电压时他们应该是打开的。

不被用户访问的额外LED表示电源，FPGA编程状态和USB和以太网端口状态。

控制显示模块的七段显示器的原理图如图1.2所示：图1.2七段显示器原理图Nexys4 DDR板包含2个4位同阳极7段LED显示器，配置表现得像1个8位数字显示。

8位数字的每一个由分派在一个“数字8”图案中的7段组成，每段嵌入1个LED。

如图17所示，每段LED是单独发光，所以128种模式的任何一个可以通过使某些LED段发光和另外的不发光显示在一个数字上。

实验一运算器部件实验一．实验类型设计型实验二．实验目的1.掌握4 位算术逻辑单元74181，先行进位发生器74182的工作原理和使用方法。

2.掌握16 位串/并运算器的工作原理及设计方法。

三、实验要求1．用四片4 位并行算术逻辑运算单元74181、一片先行进位发生电路74182，组装一个组间进位并行/串行可变的16 位运算器（每组四位）。

2．验证集成电路74181、74182 的功能。

3．分别测试16 位运算器组间串行进位和并行进位情况下的最大进位延迟时间。

四、实验芯片介绍1．74181芯片2．74182芯片四、实验原理1．实现CLA电路的芯片设计CLA电路的主要功能是接收BCLA加法器的Gi和Pi以及初始进位信号Cin,从而同时产生各BCLA加法器的低位进位信号(C4、C8、C12)。

假设4片BCLA加法器的先行进为输出依次是P1G1、P2G2、P3G3、P4G4,那么：Cn+x=G1+P1Cin,Cn+y=G2+P2Cn+x=G2+G1P2+P1P2Cin,Cn+z=G3+P3Cn+y=G3+G2P3+G1P2P3+P1P2P3Cin,Cn+4=G4+P4Cn+z=G4+G3P4+G2P3P4+G1P2P3P4+P1P2P3P4Cin.现令P*=P1P2P3P4,G*=G4+G3P4+G2P3P4+G1P2P3P4,则Cn+4=G*+P*Cin.根据上述一系列进位产生公式,可以在Multisim 2001利用TTL工具箱中74系列提供的工具创建CLA电路,实现图如图2所示。

图2 先行进位逻辑电路仿真图其中,具有两个输入端的与门、或非门都是TTL工具箱中74系列提供的工具, 而具有3个输入端和4个输入端的与门、或非门的实现方法有多种,可由学生发挥自身创造力,自己提出解决方案。

此处是使用Multisim 2001中对已有元器件的编辑功能实现的,从双输入的与门和或非门编辑改造而来。

要对上述CLA电路进行封装,以便其可以作为一个芯片模块使用。

湖南科技学院电子与信息工程学院实验报告课程名称：姓名：学号：专业：班级：指导老师：实验一运算器组成实验一、实验目的及要求1．熟悉双端口通用寄存器堆的读写操作。

2．熟悉简单运算器的数据传送通路。

3．验证运算器74LS181的算术逻辑功能。

4．按给定数据，完成指定的算术、逻辑运算。

二、实验任务1．根据以下实验电路图，将运算器模块与实验台操作板上的线路进行连接。

由于运算器模块内部的连线已由印制板连好，故接线任务仅仅是完成数据开关、控制信号模拟开关、与运算器模块的外部连线。

注意：为了建立清楚的整机概念，培养严谨的科研能力，手工连线是绝对必要的。

S3S2S1S0M图1 运算器实验电路2．用开关SW7—SW0向通用寄存器堆RF内的R0—R3寄存器置数（假定令R0=11H，R1=22H，R2=33H，R3=44H）。

然后读出R0—R3的内容，在数据总线DBUS上显示出来。

3．验证74181ALU的正逻辑算术、逻辑运算功能。

三、实验主要仪器设备1.TEC-5计算机组成实验系统1台2.逻辑测试笔一支（在TEC-5实验台上）四、实验步骤和实验结果记录1.将任务2和任务3操作所需控制信号，进行对应电平开关的连接。

2.实验任务2的操作步骤及结果记录。

（1）按步骤1（1）中表格内容连好信号线。

并置DP=1，DB=0（指定为单步执行）。

（2）打开电源。

（3）拨动电平开关K0到K6以设置控制信号的取值，分别将11H、22H、33H、44H写入R0、R1、R2、R3中。

其中，将11H写入到R0的过程中，开关K0到K6的取值为：将22H写入到R1的过程中，开关K0到K6的取值为：同时，置SW7－SW0值为22H，按下QD按钮，将22H写入R1。

同时，置SW7－SW0值为33H，按下QD按钮，将33H写入R2。

同时，置SW7－SW0值为44H，按下QD按钮，将44H写入R3。

（4）拨动电平开关K0到K6以设置控制信号的取值，再将R0、R1、R2、R3中通过B 端口读出显示到DBUS总线上。

实验一运算器实验简介：运算器是数据的加工处理部件，是 CPU 的重要组成部分，各类计算机的运算 器结构可能有所不同，但是他们的最基本的结构中必须有算术 /逻辑运算单元、数据缓冲 寄存器、通用寄存器、多路转换器的数据总线的逻辑构件。

一、 实验目的1、 了解算术逻辑运算器（74LS181 ）的组成和功能。

2、 掌握基本算术和逻辑运算的实现方法。

二、 实验内容运用算术逻辑运算器 74LS181进行有符号数/无符号数的算术运算和逻辑运算。

三、 实验元器件1、 算术逻辑运算器（74LS181 ）。

2、 三态门（74LS244、74LS245）及寄存器（74LS273、74LS373）。

3、 二进制拨码开关 SW-SPDT四、 实验原理图1.1运算器电路原理图本实验的算术逻辑运算器电路如图1.1所示：输入和输出单元跟上述实验相同： 缓冲输入区八位拨码开关用来给出参与运算的数据，并经过三态门 74LS245和数据总线BUS 相连，在控制开关 SW_BUS 处于高电平时允许输出到数据总线。

运算器则由两个74LS181以串行进位形式构成 8位字长的算术/逻辑运算单元（ALU ）： ALU_L4B 的进位输出端 CN+4与ALU_H4B 的进位输入端 CN 相连，使低 4位运算产生的进位送进高 4位运算中。

其中ALU_L4B 为低4位运算芯片，参与低四位 数据运算，ALU H4B 为高4位运算芯片，参与高四位数据运算。

ALU L4B的进位输入NJUJL4aIH4I 鼻 Itokt端CN 通过三态门连接到二进制开关 CN ，控制运算器仅为，ALU_H4B 的进位输出端CN+4 经过反相器74LS04，通过三态门接到溢出标志位 CF 指示灯（CF=1，即ALU 运算结果 溢出）。

ALU 除了溢出标志位 CF 夕卜，还有两个标志位：零标志位 ZF （ ZF=1，即ALU 运算 结果为0, ZF 对应发光二极管点亮）和符号标志位 SF （ SF=1，即运算结果为负数；SF=0 即运算结果为正数或 0对应发光二极管点亮）。

实验一运算器组成实验一、实验目的1．掌握运算器(ALU)的工作原理。

2．熟悉74LSl8l运算器的组合功能。

3．按给定数据，完成几种指定的算术运算和逻辑运算。

二、实验线路运算器组成如下图所示。

三、实验原理运算器实验在主板的运算器单元电路上进行。

控制信号、数据、时序信号均由逻辑开关电路和时序生成电路提供。

SW l开关产生8位二进制数据，并发送至总线。

DR1、DR2为运算暂存器，LDDR l、LDDR2为暂存器的输入控制信号。

当其有效时，按P0键把总线数据送至暂存器DR1和DR2。

选择S3一S0、M、/CN信号，可实现ALU的算术/逻辑操作。

/ALU-BUS信号有效时把运算结果送至总线。

实验时不用用户连线，只需根据表l设置控制信号，按步骤进行实验。

四、实验步骤1．预置下表的逻辑按键状态(本次实验中下表状态不变，表中-B即-BUS)。

SW3 DP TJ LDAR /CE LDPC /PC-B /R0-B /R1-B /R2-B LDR0 LDR1 LDR2 LDIR f0 1 1 0 1 0 1 1 1 1 0 0 0 0上述控制信号的预置选取了时钟信号f0(250KHz)，设置了单步操作方式，关闭了一些与本次实验无关的信号。

2．实验步骤按表l进行。

实验时，对表中的逻辑按键进行操作，使它置l或清0。

在对暂存器存数时，先设置LDDRi有效，再由SW1输入数据，然后在P0脉冲(产生T’4信号)作用下，数据存入暂存器。

表中带X的为不确定的随机态，不会影响运算器操作。

D7~Do数据总线上接有发光二极管指示灯，以显示总线数据值。

表中只列出了实验的部分步骤即4种算术／逻辑操作。

(74LS181的全部运算功能见74LS181功能表)。

表中的↑符号表示单脉冲P0，无↑处表示不需P0脉冲。

表1。

运算器实验步骤及显示结果表。