集成电路期末复习

集成电路设计基础期末考试复习题1. 摩尔定律的内容：单位⾯积芯⽚上所能容纳的器件数量，每12-18个⽉翻⼀番。

2. 摩尔定律得以保持的途径：特征尺⼨不断缩⼩、增⼤芯⽚⾯积及单元结构的改进。

3. 图形的加⼯是通过光刻和刻蚀⼯艺完成的。

4. 在场区中，防⽌出现寄⽣沟道的措施：⾜够厚的场氧化层、场区注硼、合理的版图。

5. 形成SOI材料的三种主要技术：注氧隔离技术、键合减薄技术、智能剥离技术。

6. 实际的多路器和逆多路器中输⼊和输出⼀般是多位信息，如果对m个n位数据进⾏选择，则需要n位m选⼀多路器。

7. 在氧化层上形成所需要的图形的步骤：甩胶、曝光、显影、刻蚀、去胶。

8. 版图设计规则可以⽤两种形式给出：微⽶规则和⼊规则。

9. 常规CMOS结构的闩锁效应严重地影响电路的可靠性，解决闩锁效应最有效的办法是开发多晶硅技术。

10. 要实现四选⼀多路器，应该⽤2位⼆进制变量组成4个控制信号，控制4个数据的选择。

11. 摩尔分析了集成电路迅速发展的原因，他指出集成度的提⾼主要是三⽅⾯的贡献：特征尺⼨不断缩⼩、芯⽚⾯积不断增⼤、器件和电路结构的不断改进。

12. 缩⼩特征尺⼨的⽬的：使集成电路继续遵循摩尔定律提⾼集成密度；提⾼集成度可以使电⼦设备体积更⼩、速度更⾼、功耗更低；降低单位功能电路的成本，提⾼产品的性能/价格⽐，使产品更具竞争⼒。

13. N阱CMOS主要⼯艺步骤：衬底硅⽚的选择T制作n阱⼧场区氧化⼧制作硅栅⼧形成源、漏区T形成⾦属互连线。

14. 解决双极型晶体管纵向按⽐例缩⼩问题的最佳⽅案之⼀，就是采⽤多晶硅发射极结构，避免发射区离⼦注⼊对硅表⾯的损伤。

15. n输⼊与⾮门设计考虑，根据直流特性设计：Kr=KN/KP=n 3/2；根据瞬态特性设计：Kr=KN/KP=n 。

n输⼊或⾮门设计考虑，根据直流特性设计：Kr=KN/KP=n -3/2；根据瞬态特性设计：Kr= Kr=KN/KP=1/ n.16. CE等⽐例缩⼩定律要求器件的所有⼏何尺⼨，包括横向和纵向尺⼨，都缩⼩k倍；衬底掺杂浓度增⼤K倍；电源电压下降K倍。

填空题：1.集成电路的加工过程主要是三个基本操作，分别是:形成某种材料的薄膜薄层在各种薄膜材料上形成需要的图形，通过掺杂改变材料的电阻率或-杂质类型。

2.M0晶体管的工作原理是利栅极与衬底之间形成的电场，在半导体表面形成_ 反形层使源、漏之间形成导电沟道。

3.用CMO电路设计静态数字逻辑电路，如果设计与非逻辑下拉支路应该是串联，如果设计或非逻辑下拉支路应该是并联。

4. M0存储器主要分为两大类，分别是：ROM和RAM。

5. CMO集成电路是利用NMO和PMO 的互补性来改善电路性能的，因此叫做CMO集成电路。

在P型衬底上用N阱工艺制作CMO 集成电路。

6.等比例缩小理论包括恒定电场等比例缩小定律、恒定电压等比例缩小定律、准恒定电场等比例缩小定律。

7. 1947年巴丁、肖克莱、布拉顿发明了半导体晶体管，并因此获得了1956年的诺贝尔物理学奖，1958年美国德州仪器公司的基尔比发明了第一块集成电路，并获得2000年诺贝尔物理学奖。

8.静态CMO逻辑电路中，一般PMO管的衬底接电源电压，NOM管的衬底接地电压；NMO下拉网络的构成规律是：NMO管串联实现与操作；NMO管并联实现一或操作；PMO 上拉网络则是按对偶原则构成，即PMO管串联实现或操作；PMO管并联实现与操作。

9.集成电路中非易失存储器包括三种，即：不可擦除ROM EPROM E2PROM 10.集成电路产业按照职能划分为设计、制造、封装三业。

11. CMOS-- ----------------------------------------------- ------逻辑电路的功耗由三部分组成:动态功耗Pd开关过程中的短路功耗PSC静态功耗Pso 12.时序电路的输出不仅与当前的输入有关，还与系统原来的状态有关。

13.集成电路的设计方法可分为三种，即：基于PLD的设计方法、半定制设计方法、定制设计方法。

判断题：1. N阱CMO工艺是指在N阱中加工NMO的工艺。

集成电路分析集成工业的前后道技术：半导体（wafer）制造企业里面，前道主要是把mos管，三极管作到硅片上，后道主要是做金属互联。

集成电路发展：按规模划分，集成电路的发展已经历了哪几代？参考答案：按规模，集成电路的发展已经经历了：SSI、MSI、LSI、VLSI、ULSI及GSI。

它的发展遵循摩尔定律解释欧姆型接触和肖特基型接触。

参考答案：半导体表面制作了金属层后，根据金属的种类及半导体掺杂浓度的不同，可形成欧姆型接触或肖特基型接触。

如果掺杂浓度比较低，金属和半导体结合面形成肖特基型接触。

如果掺杂浓度足够高，金属和半导体结合面形成欧姆型接触。

、集成电路主要有哪些基本制造工艺。

参考答案：集成电路基本制造工艺包括：外延生长，掩模制造，光刻，刻蚀，掺杂，绝缘层形成，金属层形成等。

光刻工艺：光刻的作用是什么？列举两种常用曝光方式。

参考答案：光刻是集成电路加工过程中的重要工序，作用是把掩模版上的图形转换成晶圆上的器件结构。

曝光方式：接触式和非接触式25、简述光刻工艺步骤。

参考答案：涂光刻胶，曝光，显影，腐蚀，去光刻胶。

26、光刻胶正胶和负胶的区别是什么？参考答案：正性光刻胶受光或紫外线照射后感光的部分发生光分解反应，可溶于显影液，未感光的部分显影后仍然留在晶圆的表面，它一般适合做长条形状；负性光刻胶的未感光部分溶于显影液中，而感光部分显影后仍然留在基片表面，它一般适合做窗口结构，如接触孔、焊盘等。

常规双极型工艺需要几次光刻？每次光刻分别有什么作用？参考答案：需要六次光刻。

第一次光刻--N+隐埋层扩散孔光刻；第二次光刻--P+隔离扩散孔光刻第三次光刻--P型基区扩散孔光刻；第四次光刻--N+发射区扩散孔光刻；第五次光刻--引线接触孔光刻；第六次光刻--金属化内连线光刻掺杂工艺：掺杂的目的是什么？举出两种掺杂方法并比较其优缺点。

参考答案：掺杂的目的是形成特定导电能力的材料区域，包括N型或P型半导体区域和绝缘层，以构成各种器件结构。

1.什么是差动放大电路？什么是差模信号？什么是共模信号？差动放大器对差模信号和共模信号分别起什么作用？差动放大电路是把两个输入信号分别输入到运算放大器的同相和反相输入端，然后在输出端取出两个信号的差模成分，而尽量抑制两个信号的共模成分的电路。

共模信号：双端输入时，两个大小相同，极性相同的信号。

差模信号：双端输入时，两个大小相等，极性相反的信号。

对差模输入信号的放大作用、对共模输入信号的抑制作用2.集成运放有哪几部分组成？各部分的典型电路分别是什么？输入级、中间级、输出级、偏置电路四大部分组成输入级的典型电路是差动放大电路, 利用它的电路对称性可提高整个电路的性能，减小温漂；中间级的典型电路是电平位移电路, 将电平移动到地电平，满足零输入时零输出的要求；输出级的典型电路是互补推挽输出放大电路，使输出级输出以零电平为中心，并能与中间电压放大级和负载进行匹配；偏置电路典型电路是电流源电路，给各级电路提供合适的静态工作点、所需的电压3.共模抑制比的定义？集成运放工作于线性区时，其差模电压增益Aud与共模电压增益Auc之比4.集成运放的主要直流参数：输入失调电压Uos、输入失调电压的温度系数△Uos/△T、输入偏置电流、输入失调电流、差模开环直流电压增益、共模抑制比、电源电压抑制比、输出峰--峰电压、最大共模输入电压、最大差模输入电压5.集成运放主要交流参数：开环带宽、单位增益带宽、转换速率、全功率带宽、建立时间、等效输入噪声电压、差模输入阻抗、共模输入阻抗、输出阻抗。

6.理想集成运放的基本条件。

1.差模电压增益为无穷大2.输入电阻为无穷大3.输出电阻为04.共模抑制比CMRR为无穷大5.转换速率为无穷大即Sr=006.具有无限宽的频带7.失调电压·失调电流极其温漂均为08.干扰和噪声均为07.理想集成运放的两个基本特性：虚短和虚断。

代表的实际物理意义。

其实，虚短和虚断的原因只有一个，那就是：输入端输入电阻无穷大。

数字集成电路复习要点⼀、简答题1.集成电路发展的特点：速度变快，I/O增多，⼯作电压下降……A，特征尺⼨越来越⼩，B，单个芯⽚晶体管数⽬越来越多，速度越来越快，电压越来越⼩，层数越来越多，端⼝越来越多，功耗越来越低2.P181⼤扇⼊的“设计技术”。

A，调整晶体管尺⼨B，逐级加⼤晶体管尺⼨C，重新安排输⼊D，重组逻辑结构（把光键路径上的晶体管靠近门的输出端）3.简述集成电路⼯艺中典型的光刻步骤及其相互关系。

（P28）氧化层，涂光刻胶，光刻机曝光，光刻胶的显影和烘⼲，酸刻蚀，旋转清洗和⼲燥，各种⼯艺加⼯步骤，去除光刻胶4.什么是多晶⾃对准⼯艺，有哪些优点？（P32）在掺杂之前形成图形的多晶硅栅实际确定了沟道区的确切位置，从⽽也确定了源区和漏区的位置。

它使源和漏这两个区域相对于栅具有⾮常精确的位置，有助于减⼩晶体管中的寄⽣电容。

5.CMOS逻辑门特性：(全摆幅，⽆⽐性，低输出阻抗，⾼输⼊阻抗，⽆静态功耗。

)A，电压摆幅等于电源电压，噪声容很⼤，B，逻辑电平与器件的相对尺⼨⽆关，⽆⽐逻辑，C，具有低输出阻抗，⾼输⼊阻抗，D，不消耗任何静态功率6.伪NCMOS门逻辑的特点A，减少晶体管的数⽬，由2N减到N+1，B，速度快缺点：⼩的噪声容限和⼤的静态功耗6.传输管逻辑的优点是什么？有哪些缺点，解决的办法是什么？优点：结构简单，阀值损失⼩，硬件开销⼩缺点：延时⾼，仅含NMOS的传输管将引起静态功耗并减⼩噪声容限解决办法：避免开关长串联以减⼩延时，增加电平恢复晶体管以消除静态功耗7.什么是时钟馈通，有何危害？(P215)原理：电容耦合的特殊情况，由在预充电器件的时钟输⼊和动态输出节点之间电容耦合引起的效应，当下拉⽹络不导通时，这⼀电容耦合会在时钟由低⾄⾼翻转时，引起的动态节点输出上升到VDD以上；⽽快速上升和下降时时钟边沿会耦合到信号节点上。

特点：a）可能使预充电管正常情况下反偏结⼆极管变为正向偏置，使电⼦注⼊到衬底中，被附近处于⾼电平的⾼阻节点收集，导致出错。

集成电路设计复习题绪论1．画出集成电路设计与制造的主要流程框架。

2．集成电路分类情况如何？集成电路设计1．层次化、结构化设计概念，集成电路设计域和设计层次2．什么是集成电路设计？集成电路设计流程。

（三个设计步骤：系统功能设计逻辑和电路设计版图设计）3．模拟电路和数字电路设计各自的特点和流程4．版图验证和检查包括哪些内容？如何实现？5．版图设计规则的概念，主要内容以及表示方法。

为什么需要指定版图设计规则？6．集成电路设计方法分类？（全定制、半定制、PLD）7．标准单元/门阵列的概念，优点/缺点，设计流程8．PLD设计方法的特点，FPGA/CPLD的概念9．试述门阵列和标准单元设计方法的概念和它们之间的异同点。

10．标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？11．集成电路的可测性设计是指什么？Soc设计复习题1.什么是SoC？2.SoC设计的发展趋势及面临的挑战？3.SoC设计的特点?4.SoC设计与传统的ASIC设计最大的不同是什么？5.什么是软硬件协同设计？6.常用的可测性设计方法有哪些？7. IP的基本概念和IP分类8.什么是可综合RTL代码?9.么是同步电路，什么是异步电路，各有什么特点？10.逻辑综合的概念。

11.什么是触发器的建立时间（Setup Time），试画图进行说明。

12.什么是触发器的保持时间（Hold Time），试画图进行说明。

13. 什么是验证，什么是测试，两者有何区别？14.试画图简要说明扫描测试原理。

绪论1、 画出集成电路设计与制造的主要流程框架。

2、集成电路分类情况如何？集成电路设计1． 层次化、结构化设计概念，集成电路设计域和设计层次分层分级设计和模块化设计．将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS双极型单片集成电路按结构分类集成电路这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。

电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。

2．（2分）摩尔定律是指 。

3.集成电路按工作原理来分可分为 、 、 。

4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。

5.（4分）MOSFET 可以分为 、 、 、四种基本类型。

6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。

7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。

8．（2分）CMOS 逻辑电路的功耗可以分为 和 。

9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。

10.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。

二、画图题：（共12分）1．（6分）画出由静态CMOS 电路实现逻辑关系Y ABD CD =+的电路图，要求使用的MOS 管最少。

2.（6分）用动态电路级联实现逻辑功能Y ABC =,画出其相应的电路图。

三、简答题：（每小题5分，共20分） 1.简单说明n 阱CMOS 的制作工艺流程，n 阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS 工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。

4.简述动态电路的优点和存在的问题。

四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为 2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。

《集成电路测试》期末复习题库【附答案】（试题按章节分类）【填空】1、切筋成型其实是两道工序：切筋和打弯，通常同时完成。

2、对SMT装配来讲，尤其是高引脚数目框架和微细间距框架器件，一个突出的问题是引脚的非共面性。

3、打码方法有多种，其中最常用的是印码：包括油墨印码(ink marking)和激光印码(Laser Marking)两种。

4、在完成打码工序后，所有器件都要100％进行测试。

这些测试包括一般的目检、老化试验和最终的产品测试。

5、对于连续生产流程，元件的包装形式应该方便拾取，且不需作调整就能够应用到自动贴片机上。

【选择】1、气密性封装是指完全能够防止污染物（液体或固体）的侵入和腐蚀的封装形式，通常用作芯片封装的材料中，能达到所谓气密性封装的只有：金属、陶瓷和玻璃2、金属封装现有的封装形式一般包括平台插入式金属封装、腔体插入式金属封装、扁平式金属封装和圆形金属封装等。

3、根据所使用材料的不同，元器件封装主要分为金属封装、陶瓷封装和塑料封装三种类型。

4、金属封装由于在最严酷的使用条件下具有杰出的可靠性而被广泛用于军事和民用领域。

【讨论】1、各向异性材料、各向同性材料的区别是什么？所有物理性质在不同方向是一样的是各向同性材料，大部分物理性质在不同方向是不一样的是各向异性材料。

2、除氧化铝外，其他陶瓷封装材料有哪些？氮化铝、碳化硅、氧化铍、玻璃陶瓷、钻石等材料。

【填空】6、金属与玻璃之间一般黏着性不佳。

7、控制玻璃在金属表面的湿润能力是形成稳定粘结最重要的技术。

8、玻璃密封材料的选择应与金属材料的种类配合。

9、酚醛树脂、硅胶等热硬化型塑胶为塑料封装最主要的材料。

【选择】5、塑料封装具有低成本、薄型化、工艺较为简单、适合自动化生产等优点。

6、玻璃密封的主要缺点是：强度低、脆性高。

7、通孔插装式安装器件又分为以下几种：（1）塑料双列直插式封装：（2）单列直插式封装（3）塑料针栅封装8、去溢料方法：机械喷沙、碱性电解法、化学浸泡+高压水喷法。

p.1封装/组装定义Packaging PKG是指利用膜技术及微细加工技术，将芯片及其他要素在框架或者基板上布置，粘贴固定及连接，引出接线端子，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺。

广义上的封装指的是：将封装体及基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程。

将基板技术，芯片封装体，分立器件等全部要素，按照电子设备整机要求进行连接和装配，实现电子的，物理的功能，使之转变为适用于整机或者系统的形式，称为整机装置或设备的工程称为电子封装工程。

2-3封装功能传递电能传递电路信号提供散热途径结构保护与支持4-5封装/组装分级第零层次：芯片级封装是指把芯片与封装基板或者引脚架之间的粘贴固定，电路连线与封装保护的工艺第一层次：器件级封装将多个芯片层次封装体组成基本器件第二层次：电路板级封装将多个器件层次封装体与其他电子元器件组成电路板第三层次：子系统级封装将多个电路板级封装体组成的电路卡组合在一个主电路板成为一个子系统第四层次：系统级封装将数个子系统组装成一个完整的电子产品的工艺过程。

11封装发展的几个阶段（按年代、接合方式和典型封装体分）20世纪50-60年代是TO的时代 70年代是DIP的时代80年代是QFP和SMT的时代 90年代是BGA和MCM的时代20世纪末是SIP的时代12-13集成电路发展的主要特征芯片尺寸越来越大工作频率越来越高发热量日趋增大引脚越来越多13-14对集成电路封装的要求小型化适应高发热集成度提高同时适应大芯片要求高密度化适应多引脚适应高温环境适应高可靠性考虑环保要求15-18我国封装业的发展和分类。

目前我国半导体封装测试主要集中在长三角珠三角京津环渤海湾地区第一类：国际大厂整合组件制造商第二类：国际大厂整合组件制造商与本土业者合资第三类：台资封装第四类：国内本土封装5-6封装分类：笔记-封装标准笔记-各种封装体EDEC 联合电子器件工程委员会美国 DIP双列直插式封装EIAJ日本电子工程委员会日本 PLCC塑封有引线芯片载体IEC国际电工委员会瑞士本部 QFP四边有引脚的扁平封装GB/T 中国国家技术标准研究所 PGA针栅阵列按封装外壳材料： BGA球栅阵列气密封装：金属壳封装陶瓷封装 CSP芯片尺寸封装非气密性封装：塑料封装 MCM多芯片组件86-93 印制电路板（PCB）硬式印制电路板：绝缘材料（高分子树脂和玻璃纤维强化材料）导体材料（铜）软式印制电路板：FR—4环氧树脂金属夹层电路板：射出成型电路板：聚亚硫胺，多元脂类，氩硫酸纤维，强化复合纤维，及氟碳树脂---聚乙烯对苯二甲酯101-108元器件与电路板的的接合引脚假材料：42%铁—58%镍的Alloy42（ASTMF30）最多常见方式：引脚插入式结合引脚与电路板导孔结合可区分为：弹簧固定与针脚焊接（波峰焊）p.39电磁兼容性设计任务抑制干扰的产生和传播，确保信号有效而不失真地传输，使电路能稳定可靠地工作40-42内部干扰源数字电路（内部干扰源）抗干扰能力优于模拟电路（外部干扰源）接地线噪声电源线噪声传输线反射线间串扰42-44减少干扰方法降低谐振电路Q值提供去耦电容解决匹配问题47-50减少（数字电路内部）噪声措施减小连接线电感用接地栅网减小地线电感减小环路面积来减小电感电源去耦51-59辐射形式和减少辐射措施差模辐射（电流流过电路中导线形成环路造成）减小电流I的幅度减小环路面积降低电源频率F及其谐波分量差模辐射（电路中存在不希望的电压降造成）减小共模电压屏蔽与去耦电缆中串入共模扼流圈p.60三级热阻器件级热阻(内热阻) 表示从发热芯片或其他电路元件的结至元器件外壳之间的热阻组装级热阻（外热阻）表示热流从元器件外壳流向某个参考点的热阻系统级热阻（最终的热阻）表示冷却剂至终端热沉的热阻61牛顿冷却方程对流的换热量可用牛顿冷却方程表示：Φ=h*A*Δt (W) A-----参与对流的换热面积m²h------对流换热系数W/(m²*k) 62传热形式、导热方程传热形式有：导热对流换热辐射换热导热方程：Φ=—λ* A* dT/dx (W)Φ垂直于换热面积的导热热量W λ是导热系数W/(m*k) dT/dx 是温度梯度C/m63-64热阻式导热热阻：R=l/(λ*A) λ材料导热系数对流热阻：R=1/(h*A) h对流换热系数（66导热分析法）：目的是在已知边界条件下，求的介质内部的温度分布及其热阻值：67-70对流的无量纲数Nu----努谢尔特数 Re—雷诺数 Pr---普朗特数 Gr—格拉晓夫数72热测试目的：检测组装内的温度或温度分布75-76热控制措施使热源至耗热空间的热阻降至最小措施：散热制冷恒温热管传热p.81腐蚀定义和腐蚀因素材料 + 环境介质（化学反应/电化学反应）变质性破坏腐蚀因素：潮湿空气污染物质温度太阳辐射生物因素82-83引起电化学腐蚀的条件金属材料 + 潮湿空气----------形成原电池83-84电极电位溶液 + 金属界面---------双电层--电位差—电池85-86腐蚀原电池及其基本工作过程；腐蚀原电池（异种金属接触电池和氧浓度差电池）阳极金属溶解阴极物质还原电流流动86-87吸氧腐蚀和析氢腐蚀吸氧腐蚀:----以氧还原反应作为阴极析氢腐蚀：-----以氢离子还原反应作为阴极87-92腐蚀类型均匀腐蚀电偶腐蚀应力腐蚀外加电压下腐蚀缝隙腐蚀94-95聚合物材料的劣化变质：化学腐蚀和自然腐蚀老化：高聚物变软变粘变脆变硬开裂影响因素：太阳辐射水汽大气中的化学物质96微生物侵蚀合适生长条件：水分合适的温度营养物质97-99微电子设备的防潮方法有机材料 + 无机材料—------器件表面钝化防潮三防：防潮防霉防雾p.101-104结构动应力主要由振动，冲击时结构的惯性电荷，基板弯曲或扭转变形，运载工具做曲线运动引起的惯性静荷产生的静应力组成108-110基板的动态特性基板的动态特性主要由固有频率fn和传递率η在工程中，基板和支承结构件的连接方式有螺旋连接，插座，带有波状弹簧板边导轨，槽形导轨连接，某一边的无支承等p.132互连与连接互连（2点或2点以上，具有一定距离之间的电器连同）---------厚膜互连与薄膜互连连接（紧邻2点之间具有接触内涵的电器连通）----钎焊（软/硬450）熔焊绕接压接键合倒装焊133印制板制造工艺的三种方法加成法减成法多线法167常用的线缆电力电话多芯屏蔽多芯同轴双绞线扁扁平挠性印制光学纤维 ------电缆144 #布线原则所有的走线尽可能短，敏感的信号线先走尽量近以减小回路电阻数字电路与模拟电路在布局布线上应尽量分隔开，以避免相互干扰设计开始时要估算功耗及温升，在性能允许的条件下尽量选用低功耗器件电路元器件接地，接电源应尽量短，尽量近以减小回路电阻敏感的高频的信号线采用共平面线结构或带状结构，以避免与其他电路耦合，产生干扰XY层走线应互相垂直以减少耦合，切忌上层走线与下层走线对齐或平行高速门电路的多根输入线的长度应相等，以避免产生不必要的延迟差分/平衡放大器,I/O通道的输入输出线的长度要求相等，以免产生不必要的延迟和相移为了生产，测试方便，设计上应设置必要的断点和测试点笔记/19 传统塑料封装工艺流程硅片减薄---硅片切割---芯片贴装---芯片互连---成型技术---去飞边毛刺—切筋成形---上焊锡---打码20晶圆切割对硅片进行背面减薄，然后对硅片进行划片加工20芯片贴装贴装的方式有:（共晶焊接导电胶玻璃胶）+ 粘贴法23芯片互连芯片互连常见方法：（打线载带自动倒装芯片）+ 键合24引线键合主要的打线键合技术：（超声波热超声波热压）+ 键合41~42成型技术塑料封装的成型技术：（转移喷射预）+ 成型技术, 主要的成型技术是转移成型技术42去飞边毛刺去飞边毛刺工序工艺有：（介质溶剂水） + 去飞边毛刺28上焊锡对封装后框架外引脚的后处理可以是电镀或是浸锡工艺焊锡的成分一般是63Sn/37Pb, 它是一种低共熔合金，共熔点在183-184 C之间，也有使用成分为85Sn/15Pb,90Sn/10Pb,95Sn/5Pb的焊锡，有的日本公司甚至用 98Sn/2Pb的焊料。

集成电路期末试题及答案Michael Chen2022年1月10日第一部分：选择题1. 集成电路是指（）A. 多个电路板连接在一起B. 多个电子元件连接在一起C. 多个电气设备连接在一起D. 多个电子器件集成在一起答案：D2. 集成电路的分类依据是（）A. 外部尺寸B. 工作原理C. 制造工艺D. 功耗大小答案：C3. 集成电路的封装形式包括（）A. DIPB. SIPC. QFPD. 以上都是E. 以上都不是答案：D4. CMOS是指（）A. 生物科学中的一种病毒B. 一种通信协议C. 一种数字电路设计技术D. 一种模拟电路设计技术答案：C5. 集成电路的发展趋势是（）A. 更小封装B. 更低功耗C. 更高速度D. 以上都是答案：D第二部分：填空题1. 集成电路的最早应用是在（电子计算机）中。

2. 集成电路制造工艺的重要步骤包括薄膜沉积、光刻和（蚀刻）。

3. 集成电路的数字功耗由（开关功耗）和（短路功耗）组成。

4. 集成电路的封装形式除了DIP、SIP、QFP外，还有（BGA）。

5. 集成电路的发展史上的一个重要里程碑是第一个微处理器（Intel 4004）的发布。

第三部分：简答题1. 请简要解释集成电路的概念，并举例说明。

答：集成电路是将多个电子器件（如晶体管、电容器等）集成在一个芯片上的电路。

通过微影工艺在芯片上形成电路连接，实现各种电路功能。

例如，常见的操作放大器、时钟芯片、存储器等都是利用集成电路技术制造的。

2. 请介绍集成电路制造工艺中的薄膜沉积步骤。

答：薄膜沉积是集成电路制造工艺中的重要步骤之一。

它通过在芯片表面上沉积一层薄膜，为后续工艺提供基础。

常用的薄膜沉积工艺包括物理气相沉积（PVD）和化学气相沉积（CVD）。

PVD是通过物理方法将金属或其它物质蒸发或溅射到芯片表面形成薄膜；CVD则是通过化学反应使气相中的化合物在芯片表面沉积。

薄膜沉积可以实现金属导线、绝缘层等结构的形成，为后续的光刻、蚀刻工艺提供基础。

集成电路⼯艺原理（期末复习资料）第⼀章概述1、集成电路：通过⼀系列特定的加⼯⼯艺，将晶体管、⼆极管等有源器件和电阻、电容等⽆源器件，按照⼀定的电路互连，“集成”在⼀块半导体单晶⽚（如Si、GaAs）上，封装在⼀个内，执⾏特定电路或系统功能。

2、特征尺⼨：集成电路中半导体器件能够加⼯的最⼩尺⼨。

它是衡量集成电路设计和制造⽔平的重要尺度，越⼩，芯⽚的集成度越⾼，速度越快，性能越好3、摩尔定律：芯⽚上所集成的晶体管的数⽬，每隔18个⽉就翻⼀番。

4、High-K材料：⾼介电常数，取代SiO2作栅介质，降低漏电。

Low-K 材料：低介电常数，减少铜互连导线间的电容，提⾼信号速度5、功能多样化的“More Than Moore”：指的是⽤各种⽅法给最终⽤户提供附加价值，不⼀定要缩⼩特征尺⼨，如从系统组件级向3D集成或精确的封装级(SiP)或芯⽚级(SoC)转移。

6、IC企业的分类：通⽤电路⽣产⼚；集成器件制造；Foundry⼚；Fabless：IC设计公司；第⼆章：硅和硅⽚的制备7、单晶硅结构：晶胞重复的单晶结构能够制作⼯艺和器件特性所要求的电学和机械性能8、CZ法⽣长单晶硅：把熔化的半导体级硅液体变成有正确晶向，并且被掺杂成n或p型的固体硅锭；9、直拉法⽬的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引⼊；其关键参数：拉伸速率和晶体旋转速度10、区熔法特点：纯度⾼，含氧低；晶圆直径⼩。

第三章集成电路制造⼯艺概况11、亚微⽶CMOS IC 制造⼚典型的硅⽚流程模型第四章氧化12、热⽣长：在⾼温环境⾥，通过外部供给⾼纯氧⽓使之与硅衬底反应，得到⼀层热⽣长的SiO2 。

13、淀积：通过外部供给的氧⽓和硅源，使它们在腔体中⽅应，从⽽在硅⽚表⾯形成⼀层薄膜。

14、⼲氧：Si（固）＋O2（⽓）－> SiO2(固)：氧化速度慢，氧化层⼲燥、致密，均匀性、重复性好，与光刻胶的粘附性好.⽔汽氧化：Si （固）＋H2O （⽔汽）－>SiO2（固）+ H2 （⽓）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。

1、中英名词解释（1）IC（Integrated Circuit）：集成电路，是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互联，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。

（2）摩尔定律（Moore's Law）：芯片上晶体管数目每隔18个月翻一番或每三年翻两番，性能也会增加一倍。

（3）SOC（system on chip）：在一个微电子芯片上将信息的采集、传输、存储、处理等功能集成在一起而构成系统芯片。

（4）EDA（Electronic-System Design Automation）：电子设计自动化（5）能带：能量越高的能级，分裂的能级越多，分裂的能级也就相邻越近，这些邻近的能级看起来就像连续分布，这样的多条相邻近的能级被称为能带（6）本征半导体：是一种完全纯净的、结构完整的半导体晶体。

（经过一定的工艺过程将纯净的半导体制成的单晶体称为本征半导体。

导带中的自由电子与价带中的空穴都能参与导电。

）（7）肖特基接触：金属与半导体接触并且金属的费米能级低于N型半导体或高于P型半导体的费米能级，这种接触为肖特基接触。

（8）MESFET：（Metal-Semiconductor Filed Effect Transistor），即金属-半导体场效应晶体管（9）金属-氧化层半导体场效晶体管，简称金氧半场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）是一种可以广泛使用在模拟电路与数字电路的场效晶体管（field-effect transistor）（10）Spice（Simulation Program with Integrated Circuit Emphasis）：集成电路仿真程序，主要用来在电路硬件实现之前读电路进行仿真分析。