下载文档原格式
ESD引起集成电路损坏原理模式及实例一.ESD引起集成电路损伤的三种途径(1)人体活动引起的摩擦起电是重要的静电来源，带静电的操作者与器件接触并通过器件放电。
(2)器件与用绝缘材料制作的包装袋、传递盒和传送带等摩擦，使器件本身带静电，它与人体或地接触时发生的静电放电。
(3)当器件处在很强的静电场中时，因静电感应在器件内部的芯片上将感应出很高的电位差，从而引起芯片内部薄氧化层的击穿。
或者某一管脚与地相碰也会发生静电放电。
根据上述三种ESD的损伤途径，建立了三种 ESD损伤模型：人体带电模型、器件带电模型和场感应模型。
其中人体模型是主要的。
二.ESD损伤的失效模式(1)双极型数字电路a.输入端漏电流增加b.参数退化c.失去功能，其中对带有肖特基管的STTL和LSTTL电路更为敏感。
(2)双极型线性电路a.输入失调电压增大b.输入失调电流增大c.MOS电容(补偿电容)漏电或短路d.失去功能(3)MOS集成电路a.输入端漏电流增大b.输出端漏电流增大c.静态功耗电流增大d.失去功能(4)双极型单稳电路和振荡器电路a.单稳电路的单稳时间发生变化b.振荡器的振荡频率发生变化c.R.C连接端对地出现反向漏电。
三.ESD对集成电路的损坏形式a.MOS电路输入端保护电路的二极管出现反向漏电流增大b.输入端MOS管发生栅穿c.MOS电路输入保护电路中的保护电阻或接触孔发生烧毁d.引起ROM电路或PAL电路中的熔断丝熔断e.集成电路内部的MOS电容器发生栅穿f.运算放大器输入端(对管)小电流放大系数减小g.集成电路内部的精密电阻的阻值发生漂移h.与外接端子相连的铝条被熔断i.引起多层布线间的介质击穿(例如：输入端铝条与n+、间的介质击穿)四.ESD损伤机理(1)电压型损伤a.栅氧化层击穿(MOS电路输入端、MOS电容)b.气体电弧放电引起的损坏(芯片上键合根部、金属化条的最窄间距处、声表面波器件的梳状电极条间)c.输入端多晶硅电阻与铝金属化条间的介质击穿d.输入/输出端n+扩区与铝金属化条间的介质击穿。
栅氧击穿机理研究徐政缪海滨郑若成(中国电子科技集团公司第58研究所，江苏无锡214035)摘要：栅氧击穿不仅和栅氧质量相关，而且受前工序的影响很大。
本文介绍了影响栅氧击穿的因素，如PBL隔离和腐蚀、电容结构。
关键词：栅氧；击穿；多晶缓冲隔离；能带中图分类号：TN386．4 文献标识码：A1前言人们通常只从栅氧生长、栅氧前的清洗来提高栅氧击穿，但是栅氧前工序的制造同样对栅氧击穿影响很大，而且往往是决定性的，却容易被忽视。
2栅氧击穿机理2．1 SiO2击穿现象2．1．1 Si02在施加高场时会发生致命击穿，根据击穿场强的大小可分成三种情形(1)击穿场强在8-12MV／cm称为本征击穿。
发生本征击穿时SiO2的无缺陷，在低场加长时间应力，发生本征击穿Si02的的失效时间大致相同；(2)击穿场强<1MV／cm，SiO2存在巨大缺陷，例如针孔。
(3)击穿场强在2~6MV／cm，正常工作条件下会发生击穿。
2．1．2 SiO2性能退化分为二阶段(1)栅电流不断通过SiO2，SiO2的某些点形成电流通道，SiO2性能缓慢下降；(2)MOS电容通过缺陷通道放电，SiO2被击穿，栅极被气化，但是整个MOS电容仍可能继续工作。
2．2 SiO2本征击穿的物理模型2．2．1空穴产生和陷阱模型(hole generation and trap-ping model) 该模型认为：由于FN(Fowler-Nordheim)隧道效应，有许多高能电子注入到SiO2导带，这些电子在SiO2中的电场作用下到达阳极并获得一定动能，一些高能电子SiO2在中碰撞产生电子空穴对，同时SiO2本身存在一些缺陷，如Si的悬挂键、杂质、微孔，这些区域成为吸附中心，空穴在这儿被俘获，这些区域占整个Si02的1E-6。
随着正电荷在缺陷处的积累，隧道电流不断增加，当某点的氧化陷阱电荷密度Qot+达到临界值时，隧道电流突然增加发生击穿。
热电子导致空穴产生有以下几种机理：①带带之间的碰撞电离；②陷阱辅助碰撞电离；③SiO2导带价带间的跃迁，后两种效应即使在低压下也会有明显的空穴产生。
为感谢大家支持——VDMOS栅氧氧化工艺的研究（免下载）zhanghuakang 发表于: 2008-7-16 09:10 来源: 半导体技术天地VDMOS栅氧氧化工艺的研究VDMOS栅氧氧化工艺的研究摘要为VDMOS栅氧工艺改进提出试验依据，通过了解氧化层的击穿机理和制备方法，以及收集mos电容耐压的测试结果，以提供合适的栅氧工艺。
关键词：栅氧、击穿、MOS电容、再分布、Abstract：For offer impr oving G_OX(gate oxide) technic of VDMOS’s basis, by discussing breakdown principle and facure process of oxide-layer, and collecting the rearults of testing MOS’s capacitance breakdown voltage, to provide fitting G_OX(gate oxide) technic.Key Words：G_OX(ga te oxide), breakdown, MOS’s capacitance, second’s distributing前言随着微电子产业，超大规模集成电路的飞速发展，MOS器件的尺寸在不断的减小。
在器件尺寸等比缩小的同时，工作电压却没有相应的等比缩小，这就使得薄栅氧化层中的电场强度增大，器件的击穿电压降低，直接影响了器件的可靠性。
因此，薄栅氧化层的击穿问题已经成为阻碍集成电路进一步发展的主要因素之一。
如何改善栅氧化层的质量，提高器件电路的可靠性，已经成为当今微电子领域非常热门的话题之一。
栅氧氧化层击穿机理：1 ．SiO2击穿现象Si02在施加高场时会发生致命击穿，根据击穿场强的大小可分成三种情形(1)击穿场强在8-12MV／cm称为本征击穿。
发生本征击穿时SiO2无缺陷。
MOS管的这几种“击穿”，你搞清楚了吗？MOSFET的击穿有哪几种?Source、Drain、Gate场效应管的三极:源级S 漏级D 栅级G(这里不讲栅极GOX击穿了啊，只针对漏极电压击穿)先讲测试条件，都是源栅衬底都是接地，然后扫描漏极电压，直至Drain端电流达到1uA。
所以从器件结构上看，它的漏电通道有三条：Drain到source、Drain到Bulk、Drain到Gate。
1) Drain->Source穿通击穿:这个主要是Drain加反偏电压后，使得Drain/Bulk的PN结耗尽区延展，当耗尽区碰到Source的时候，那源漏之间就不需要开启就形成了通路，所以叫做穿通(punch through)。
那如何防止穿通呢?这就要回到二极管反偏特性了，耗尽区宽度除了与电压有关，还与两边的掺杂浓度有关，浓度越高可以抑制耗尽区宽度延展，所以flow里面有个防穿通注入(APT: Anti Punch Through)，记住它要打和well同type的specis。
当然实际遇到WAT的BV跑了而且确定是从Source 端走了，可能还要看是否PolyCD或者Spacer宽度，或者LDD_IMP 问题了，那如何排除呢?这就要看你是否NMOS和PMOS都跑了?POLY CD可以通过Poly相关的WAT来验证。
对吧?对于穿通击穿，有以下一些特征：(1)穿通击穿的击穿点软，击穿过程中，电流有逐步增大的特征，这是因为耗尽层扩展较宽，产生电流较大。
另一方面，耗尽层展宽大容易发生DIBL效应，使源衬底结正偏出现电流逐步增大的特征。
(2)穿通击穿的软击穿点发生在源漏的耗尽层相接时，此时源端的载流子注入到耗尽层中，被耗尽层中的电场加速达到漏端，因此，穿通击穿的电流也有急剧增大点，这个电流的急剧增大和雪崩击穿时电流急剧增大不同，这时的电流相当于源衬底PN结正向导通时的电流，而雪崩击穿时的电流主要为PN结反向击穿时的雪崩电流，如不作限流，雪崩击穿的电流要大。
阳极氧化封孔原理
阳极氧化封孔是一种通过阳极氧化工艺使金属表面形成氧化层，并通过这一过程在氧化层上形成微小的氧化孔洞，以改善金属表面的耐腐蚀性和耐磨性。
以下是阳极氧化封孔的基本原理：
1. 阳极氧化过程：阳极氧化是一种电化学过程，通过在含有电解质的酸性溶液中通入电流，将金属表面氧化成氧化物。
这个过程通常涉及铝或其合金，因为铝具有较好的氧化反应性。
2. 氧化层形成：在阳极氧化的过程中，金属表面的氧化物层逐渐形成。
这一层氧化物通常是氧化铝（Al2O3），它具有较高的硬度和耐腐蚀性。
3. 孔洞生成：在氧化层形成的同时，电解质中的气泡或氧气会在氧化层下形成微小的孔洞。
这些孔洞的形成是由于金属表面与氧化物层之间的气体产生，推动气体穿透氧化物层并在其下形成孔洞。
4. 封孔过程：封孔的目的是通过某种方法将这些微小的孔洞封闭，以提高氧化层的密度和紧密度。
最常见的封孔方法之一是将氧化层置于热水中进行膨胀，然后再冷却。
在膨胀和冷却的过程中，氧化物层的微小孔洞会逐渐闭合。
5. 密度提高：通过封孔过程，氧化物层的密度提高，从而提高了其硬度和紧密度。
这种致密的氧化层不仅提高了金属表面的抗腐蚀性能，还提供了额外的硬度和耐磨性。
阳极氧化封孔的原理使金属表面形成了一层致密的氧化层，有效提高了金属件的耐腐蚀性和耐磨性。
这一过程常用于铝制品的表面处理，如铝合金构件、电子产品外壳等。
MOS管器件击穿机理分析1 MOS管发生雪崩击穿时场强分布MOS管击穿发生时场强分布如图1所示，如果没有栅，则PN结的最大场强出现在结中间Ei，由于多晶栅的存在，则在A点又出现一个场强峰值Ed，因为MOS管具有栅结构，所以其击穿和单纯的PN结击穿是不完全相同的。
这里我们从A、B两点的场强Ei和Ed的大小来讨论MOS管的击穿特性。
如图1所示，Xbd是衬底中结耗尽宽度，Xdd是漏区结耗尽宽度。
横向电场分布我们已经很了解，这里主要看纵向电场分布，从Xbd到Xdd，纵向电场和栅沟道电势差有关，在测试击穿时，栅是接地的，因为为0电位，所以纵向电场分布和沟道电势变化趋势一致。
从B到A点，电势逐步升高，因此，纵向场强增大，但是从A到Xdd，尽管电势仍然升高，但是由于氧化层增厚，因此场强有减小趋势。
所以在A点存在一个峰值电场。
这个峰值电场的具体位置是否一定在多晶边缘正下方和栅氧厚度有关。
但A点的位置一定在多晶边缘的外侧的漏区。
图2（a）大致反应了从Xbd到Xdd的场强和电势分布情况，图2（b）则分别从纵向和横向反映电场分布情况。
纵向电场分两部分，一部分是氧化层中，一部分是Si中耗尽层；同样，电势也分为两部分，一部分是在氧化层上的降落，一部分是Si中耗尽层降落。
由于介电常数的关系，SiO2中场强是Si中峰值场强的3倍。
下面讨论在Ed发生击穿的情形：（1）A点（Ed）击穿由于漏端电阻小，基本无电势降落，在LDD上会出现电势降落（若无LDD结构，则A点的电势和VCC 基本相同相等）降落到A点时，此时A点和多晶栅之间的电势在栅氧和耗尽层中形成电场，LDD处于耗尽状态，会诱发LDD中雪崩击穿。
如图3所示。
对Nsub接正，多晶接地，压降降落在氧化层和耗尽层上，氧化层中是均强电场，耗尽层中电场和具体位置相关。
根据高斯定理：QP＝ε0εsiEsi，QT=ε0εSiO2ESiO2，这里QT是总电荷，QP是多晶上的正电荷和耗尽层中负电荷的和。
MOS管器件击穿机理分析1 MOS管发生雪崩击穿时场强分布MOS管击穿发生时场强分布如图1所示，如果没有栅，则PN结的最大场强出现在结中间Ei，由于多晶栅的存在，则在A点又出现一个场强峰值Ed，因为MOS管具有栅结构，所以其击穿和单纯的PN结击穿是不完全相同的。
这里我们从A、B两点的场强Ei和Ed的大小来讨论MOS管的击穿特性。
如图1所示，Xbd是衬底中结耗尽宽度，Xdd是漏区结耗尽宽度。
横向电场分布我们已经很了解，这里主要看纵向电场分布，从Xbd到Xdd，纵向电场和栅沟道电势差有关，在测试击穿时，栅是接地的，因为为0电位，所以纵向电场分布和沟道电势变化趋势一致。
从B到A点，电势逐步升高，因此，纵向场强增大，但是从A到Xdd，尽管电势仍然升高，但是由于氧化层增厚，因此场强有减小趋势。
所以在A点存在一个峰值电场。
这个峰值电场的具体位置是否一定在多晶边缘正下方和栅氧厚度有关。
但A点的位置一定在多晶边缘的外侧的漏区。
图2（a）大致反应了从Xbd到Xdd的场强和电势分布情况，图2（b）则分别从纵向和横向反映电场分布情况。
纵向电场分两部分，一部分是氧化层中，一部分是Si中耗尽层；同样，电势也分为两部分，一部分是在氧化层上的降落，一部分是Si中耗尽层降落。
由于介电常数的关系，SiO2中场强是Si中峰值场强的3倍。
下面讨论在Ed发生击穿的情形：（1）A点（Ed）击穿由于漏端电阻小，基本无电势降落，在LDD上会出现电势降落（若无LDD结构，则A点的电势和VCC 基本相同相等）降落到A点时，此时A点和多晶栅之间的电势在栅氧和耗尽层中形成电场，LDD处于耗尽状态，会诱发LDD中雪崩击穿。
如图3所示。
对Nsub接正，多晶接地，压降降落在氧化层和耗尽层上，氧化层中是均强电场，耗尽层中电场和具体位置相关。
根据高斯定理：QP＝ε0εsiEsi，QT=ε0εSiO2ESiO2，这里QT是总电荷，QP是多晶上的正电荷和耗尽层中负电荷的和。
