实验04-双稳态触发器功能及应用

实验四双稳态触发器功能及应用一、实验目的1．掌握两种基本RS触发器的构成、集成JK和D触发器的逻辑功能测试、触发方式和使用方法。

2．掌握触发器之间的相互转换。

3．掌握时序逻辑电路的分析方法与步骤，并通过实验进行逻辑功能验证。

4．学会应用双稳态触发器设计电路。

二、实验任务（建议学时：2学时）（一）基本实验任务1. 两种基本RS触发器逻辑功能测试；2. D触发器（74LS74）的逻辑功能测试；3. JK触发器（74LS112）的逻辑功能测试；4. 用JK触发器构成D、T、T＇触发器，并验证其逻辑功能；（二）扩展实验任务（电类本科生1、2、3项必选一个，4、5项必选一个，非电类本科生1、2、3项任选一个）1. 对图4-5所示时序逻辑电路1进行分析，画出电路的状态表，并说明该电路实现的逻辑功能是什么？请根据电路原理图在实验室完成电路连线，并验证你的结论。

2. 对图4-6 异步时序逻辑电路2进行分析，画出电路的状态表，并说明该电路实现的逻辑功能是什么？请根据电路原理图在实验室完成电路连线，并验证你的结论。

3. 对图4-7 异步时序逻辑电路3进行分析，画出电路的状态表，并说明该电路实现的逻辑功能是什么？请根据电路原理图在实验室完成电路连线，并验证你的结论。

4.使用D触发器设计一个四位同步加法计数器（可适当增加必要的基本门电路），并验证其逻辑功能。

5.根据图4-9所示电路及工作原理，使用D触发器将图中的控制电路设计出来，以实现图4-9电路的功能。

三、实验原理触发器（Flip-flop）简称FF。

按电路结构分为：基本RS触发器（又称RS锁存器）、同步触发器、主从触发器（Master-Slave FF）、边沿触发器（Edge-Triggered）、维持阻塞触发器等，不同电路结构的触发器有不同的动作特点。

按逻辑功能分为：RS触发器（RS锁存器）、D触发器、JK触发器、T和T′触发器等。

1）基本RS触发器动作特点：基本RS触发器，其输出端和Q′状态由输入信号R和S来决定，当输入信号R和S发生变化时，输出端Q和Q′的状态作相应的变化。

2）同步RS触发器（高电平触发）动作特点：输入信号在CP=0期间保持不变，在CP=1的全部时间内R、S的变化都将引起触发器状态的相应改变，即在CP=1期间输入信号发生多次变化，触发器的状态也可能发生多次翻转，电路的抗干扰能力弱。

3）主从触发器的动作特点：①在CP=1期间，主触发器接收输入端（S、R或J、K）的信号，输出端被置为相应的状态，从触发器保持原状态；②在CP下降沿（或上升沿）到来时从触发器按主触发器的状态翻转，即Q和Q′端的状态改变发生在CP的下降沿（或上升沿）。

使用主从触发器应注意：只有在CP=1期间输入状态不变的条件下，当下降沿（或上升沿）到来时，输出状态（次态）才会由输入的状态决定。

否则，必须考虑CP=1期间输入状态的全部变化过程，才能确定当下降沿（或上升沿）到来时，触发器的输出状态（次态）。

4）边沿触发器的动作特点：边沿触发器的次态仅取决于CP信号的上升沿（或下降沿）到达时输入端的逻辑状态，而在这以前或以后，输入信号的变化对触发器的状态没有影响。

这种特点有效的提高了触发器电路的抗干扰能力，因而也提高了电路的工作可靠性。

目前生产的触发器定型产品中只有JK触发器和D触发器两大类。

（一）基本实验任务1. 与非门、或非门分别构成的RS基本触发器逻辑功能测试如图4-1所示的两种基本RS触发器分别由与非门和或非门构成。

2. D触发器（74LS74）的逻辑功能测试74LS74属于上升沿触发型D触发器，它具有置数和清零功能。

它的引脚排列及功能图如图4-2所示。

74LS74各引脚功能如下：S D＇：置数端，低电平有效。

S D＇=0时，Q=1；R D＇：清零端，低电平有效。

R D＇=0时，Q=0；CP：脉冲输入端；Q＇:Q的互补输出端。

S D＇= R D＇=1，CP脉冲上升沿出现时，Q=D。

注：图4-2中，图（c）为IEC（国际电工委员）标准使用的逻辑符号，图（b）、（d）为ANSI （美国国家委员会）标准使用的逻辑符号。

3. JK触发器（74LS112）的逻辑功能测试74LS112属于下降沿触发型JK触发器，它具有置数和清零功能。

它的引脚排列及功能图如图4-3所示。

（c）IEC 逻辑符号（d）ANSI逻辑符号图4-2 74LS74引脚排列（a）引脚排列（b）ANSI 逻辑符号图4-2 74LS74引脚排列74LS112各引脚功能如下： S D ：置数端，低电平有效。

S D =0，Q=1； C D ：清零端，低电平有效。

C D =0时，Q=0； Q ＇:Q 的互补输出端。

J 、S ：功能端① 当J=1，K=0 ，S D = C D =1，且CP 脉冲下降沿到来时，Q=1，相当于同步置数； ② 当J=0，K=1 ，S D = C D =1，且CP 脉冲下降沿到来时，Q=0，相当于同步清零； ③ 当J=0，K=0 ，S D = C D =1，且CP 脉冲下降沿到来时，Q n+1=Q n ，相当于保持功能； ④ 当J=1，K=1 ，S D = C D =1，且CP 脉冲下降沿到来时，Q n+1=Q n ＇，触发器翻转； CP ：脉冲输入端；当CP=1，S D = C D =1时，无论JK 状态如何，Q n+1=Q n ，相当于保持功能。

4. 用JK 触发器构成D 、T 、T ＇触发器，并验证其逻辑功能 JK 触发器构成D 、T 、T ＇触发器原理如图4-4所示。

1）JK 触发器构成D 触发器：由图4-4（a ）可知S D = C D =1，K=Ｊ＇，J 端相当于D 端。

当D=0，Q n =0时，J=0，K=J ＇=1，CP 下降沿时，Q n+1=0=D ； 当D=0，Q n =1时，J=0，K=J ＇=1，CP 下降沿时，Q n+1=1=D ； 当D=1，Q n =0时，J=0，K=J ＇=1，CP 下降沿时，Q n+1=1=D ； 当D=1，Q n =1时，J=0，K=J ＇=1，CP 下降沿时，Q n+1=1=D ；综上所述Q n+1=D ，此时由JK 构成的D 相当于一个下降沿触发的D 触发器。

（a ） 引脚排列（b ）ANSI 逻辑符号图图4-3 74LS112引脚功能2）JK触发器构成T 触发器：由图4-4（b ）可知S D = C D =1，J 、K 端短接。

当J=K=0，Q n =0，CP 下降沿时，Q n+1=0=Q n ； 当J=K=0，Q n =1，CP 下降沿时，Q n+1=1=Q n ； 当J=K=1，Q n =0，CP 下降沿时，Q n+1=1=Q n ＇；当J=K=1，Q n =1，CP 下降沿时，Q n+1=０=Q n ＇；综上所述图4-4（b ）电路中短接后的J 、K 端相当于T 端，（b ）图相当于一个T 触发器。

JK 、D 、T 触发器的特性表如表4-1、表4-2、表4-3所示。

3）JK 触发器构成的T ＇触发器：由图4-4（c ）可知S D = C D =1，J 、K 端短接后作为T 端,T=1，显然当T=1时，图4-4（c ）电路相当于一个T ＇触发器。

（a ）JK 转D（b ）JK 转T（c ）JK 转T ＇图4-4 JK 触发器转换为D 、T 、Ｔ＇触发器（二）扩展任务 1. 时序逻辑电路1。

2. 时序逻辑电路23. 时序逻辑电路3时序逻辑电路3如图4-7所示。

整个电路采用模块化设计，并利用网络标号的方式来代替电路中的实际连线，以此表达电路中各元件的连接关系。

采用这种方法绘制出来的电路图整洁、清晰、便于读懂电路。

图中具有相同网络标号的地方在电气上均是连通的。

比如电路中标有“5V ◆—”网络标号的所有元件引脚均与5V 电源正极相连，标有“0 ◆—”网络标号的所有元件引脚都接到地。

图中J1为数码拨动开关，R P 为10K 的网络电阻(也叫排阻)，其图4-5 时序逻辑电路1图4-6 异步时序逻辑电路2内部由四个彼此独立的10K 电阻组成，排阻上下两侧相对的一对引脚对应内部一个10K 电阻的两只引脚，J1与R P 构成一个四位逻辑电平开关，图中U4、U5为双四选一数据选择器。

4. 用D 触发器设计一个四位同步加法计数器的方法与步骤：1）画出状态图和状态编码图； 2）列写状态转移表（次态真值表）； 3）建立卡诺图形式的状态表； 4）求出状态方程；图4-7 时序逻辑电路35）采用D触发器实现，则Q(n+1)=D；6）将D触发器的状态表与求出的状态方程对比，并得出激励方程；7）根据激励方程画出电路图。

举例：利用D触发器设计一个4进制同步计数器。

1）根据时序逻辑功能画出状态图和状态编码图；2）列写状态转移表（次态真值表）3）建立卡诺图形式的状态表；4）求出状态方程；Q2（n+1）= Q2（n）＇Q1（n）+ Q2（n）Q1（n）＇；Q1（n+1）= Q1（n）＇5）采用D触发器实现，则Q(n+1)=D；D2= Q2＇Q1+ Q2 Q1＇；D1= Q1＇6）将D触发器的状态表与求出的状态方程对比，并得出激励方程；D2=Q2⊕Q1D1= Q1＇7）根据激励方程画出电路图。

8）连接实际电路，并测试其逻辑功能是否符合设计要求。

5. 电子开关控制原理如图4-9所示图中C1、C2是控制单元单路的5V供电退偶滤波电容，其作用是滤除继电器线圈在工作时对5V电源产生的高频谐波干扰。

并联在继电器线圈两端的二极管D1起续流作用，防止Q1由导通变为截止时，线圈产生瞬时高压电动势将Q1击穿损坏。

10K电阻R和轻触按键K（常开型）构成一个单脉冲发生电路，K未按下时，输出为高，K按下时输出为低。

三极管Q1工作在开关状态，继电器J的吸合电流I=20mA，此电流也即Q1的Ic，Q1的直流放大倍数β≈80，按Q1的临界饱和导通状态计算，则此时的I b为I b=Ic/β=I/β（I）若控制电路Q端输出高电平对应的电压U O取4.5V，Q1的Ube取0.7V，则I b=（U O-U be）/R1（II）由（I）（II）两式可得R1=(U O-U be)β/I（III）实际上，为了让继电器可靠吸合，必须保证Q1能进入饱和导通状态，因此R1的实际取值应比计算值小，按上述参数计算得到的R1值为15.2KΩ，实际R1可选用标称值为10K的电阻。

控制电路工作原理：当K未按下时，控制电路Q端保持原来的状态不变（假设Q=0），则Q1在此低电平下处于截止状态，继电器不工作，其触点保持常开状态，灯LAMP无220V供电，处于熄灭状态；当K被按下并松开之后，控制电路的CP端出现一个单脉冲，在此单脉冲的作用下，控制电路的Q端状态发生翻转，由Q=0变为Q=1且保持在Q=1的状态，Q1在此高电平作用下饱和导通，继电器J的线圈中电流在短时间内由零迅速增大至最大，线圈产生的电磁吸力使常开触点吸合，灯LAMP与220V供电接通，LAMP保持在正常发光状态；当K再次被按下并松开时，控制电路的CP端又出现一个单脉冲，在此单脉冲的作用下，控制电路的Q端状态发生翻转，由Q=1变为Q=0并保持在此状态不变，Q1由饱和状态变为截止，继电器闭合的触点释放，LAMP供电被断开并保持在熄灭状态。