电子技术基础复习题-时序逻辑电路
- 格式:doc
- 大小:276.50 KB
- 文档页数:6
第6章时序逻辑电路一、选择题1.下列逻辑电路中哪个是时序逻辑电路:()。
[江苏大学2016研]A.二进制译码器B.二进制加法器C.移位寄存器D.数据选择器【答案】C【解析】ABD三项都属于组合逻辑电路,C项移位寄存器是由触发器组成的,具有存储功能,它属于时序逻辑电路。
2.同步时序电路和异步时序电路比较,其差异在于后者()。
[重庆大学2015研] A.没有触发器B.没有统一的时钟控制C.没有稳定状态D.输出只与内部状态有关【答案】B【解析】A项是组合逻辑电路和时序逻辑电路的区别;C项是无稳态电路与稳态电路的区别;D项是米勒型电路和摩尔型电路的区别。
3.对于状态表6-1,下列说法正确的是:()。
[北京邮电大学2015研]表6-1A.状态A和B肯定等价B.状态D和E肯定等价C.状态A和C肯定等价D.状态B和F肯定等价【答案】B【解析】根据状态表6-1可知,状态D和E在输入0后,次态都为自身且输出Z=0,而在输入1后,次态都变为C且输出Z=0。
所以,可以视为两者状态等价,同样的分析方法用于A、C、D三项,可以发现这三个选项是错误的。
二、填空题1.时序电路中“等价状态”是______,在实际应用中起______作用。
[重庆大学2014研]【答案】相同的输入下,输出相同且次态也相同;化简【解析】状态等价是指在相同的输入变量条件下,次态相同且输出也相同,等价的状态主要用于化简状态转换表,也就是减少电路的状态数量,可以优化构成相应电路的硬件结构。
2.一个模值为6的计数器,状态转移图如图6-1所示,若初始状态为000,则经过100个CP脉冲后,其状态为______。
[北京邮电大学2015研]图6-1【答案】110【解析】每经过一个CP脉冲,计数器的状态按照顺序变化一次,100/6=16···4,所以经过了100CP脉冲后,计数器循环了16个完整计数周期,然后又进行了4次状态变化,所以此时状态为110。
电子技术基础作业题10网络收集仅供参考没有讲过的内容可以不做。
一、填空题:(每空0.5分,共33分)1、时序逻辑电路按各位触发器接受时钟脉冲控制信号的不同,可分为同步时序逻辑电路和异步时序逻辑电路两大类。
在异步时序逻辑电路中,各位触发器无统一的时钟脉冲控制信号,输出状态的变化通常不是同一时刻发生的。
2、根据已知的逻辑电路,找出电路的输入和其现态及输出之间的关系,最后总结出电路逻辑功能的一系列步骤,称为时序逻辑电路的分析。
3、当时序逻辑电路的触发器位数为n,电路状态按二进制数的自然态序循环,经历的独立状态为2n个,这时,我们称此类电路为二进制计数器。
二进制计数器除了按同步、异步分类外,按计数的加减规律还可分为加计数器、减计数器和可逆计数器。
4、在十进制计数器中,要表示一位十进制数时,至少要用四位触发器才能实现。
十进制计数电路中最常采用的是8421 BCD代码来表示一位十进制数。
5、时序逻辑电路中仅有存储记忆电路而没有逻辑门电路时,构成的电路类型通常称为莫尔型时序逻辑电路;如果电路中不但除了有存储记忆电路的输入端子,还有逻辑门电路的输入时,构成的电路类型称为米莱型时序逻辑电路。
6、分析时序逻辑电路时,首先要根据已知逻辑的电路图分别写出相应的驱动方程、输出方程和次态方程,若所分析电路属于异步时序逻辑电路,则还要写出各位触发器的时钟脉冲方程。
7、时序逻辑电路中某计数器中的无效码,若在开机时出现,不用人工或其它设备的干预,计数器能够很快自行进入有效循环体,使无效码不再出现的能力称为自启动能力。
8、在分频、控制、测量等电路中,计数器应用得非常广泛。
构成一个六进制计数器最少要采用三位触发器,这时构成的电路有6个有效状态,2个无效状态。
9、寄存器可分为数码寄存器和移位寄存器,集成74LS194属于双向移位寄存器。
用四位移位寄存器构成环行计数器时,有效状态共有4个;若构成扭环计数器时,其有效状态是8个。
10、寄存器是可用来存放数码、运算结果或指令的电路,通常由具有存储功能的多位触发器组合起来构成。
第9章时序逻辑电路习题解答9.1 d R端和d S端的输入信号如题9.1图所示,设基本RS触发器的初始状态分别为1和0两种情况,试画出Q端的输出波形。
题9.1图解:9.2 同步RS触发器的CP、R、S端的状态波形如题9.2图所示。
设初始状态为0和1两种情况,试画出Q端的状态波形。
题9.2图解:9.3 设主从型JK触发器的初始状态为0,J、K、CP端的输入波形如题9.3图所示。
试画出Q端的输出波形(下降沿触发翻转)。
解:如题9.3图所示红色为其输出波形。
第9章时序逻辑电路225题9.3图9.4 设主从型JK触发器的初始状态为0,J、K、CP端输入波形如题9.4图所示。
试画出Q端的输出波形(下降沿触发翻转)。
如初始状态为1态,Q端的波形又如何?解:如题9.4图所示红色为其输出波形。
题9.4图9.5 设维持阻塞型D触发器的初始状态为0,D端和CP端的输入波形如题9.5图所示,试画出Q端的输出波形(上升沿触发翻转)。
如初始状态为1态,Q端的波形又如何?解:如题9.5图所示红色为其输出波形。
第9章时序逻辑电路226题9.5图9.6 根据CP时钟脉冲,画出题9.6图所示各触发器Q端的波形。
(1)设初始状态为0;(2)设初始状态为1。
(各输入端悬空时相当于“1”)题9.6图解:第9章时序逻辑电路2279.7 题9.7图所示的逻辑电路中,有J和K两个输入端,试分析其逻辑功能,并说明它是何种触发器。
题9.7图=⋅⋅⋅=⋅+⋅解:由图得D Q F J Q Q F J QJ K Q n D Q n+10 0 0 0 00 0 1 1 10 1 0 0 00 1 1 0 01 0 0 1 11 0 1 1 11 1 0 1 11 1 1 0 0此电路为D触发器和与非门组成的上升沿触发的JK触发器。
9.8 根据题9.8图所示的逻辑图和相应的CP、d R、D的波形,试画出Q1和Q2端的输出波形。
设初始状态Q1=Q2=0。
题9.8图解:第9章时序逻辑电路2289.9 试用4个D触发器组成一个四位右移移位寄存器。
大学课程《数字电子技术基础》试题及答案一、填空题时序逻辑电路1.所谓时序逻辑电路是指电路的输出不仅与当时的有关,而且与电路的有关。
答:输入,历史状态2.含有触发器的数字电路属于逻辑电路。
答:时序3.计数器按照各触发器是否同时翻转分为式和式两种。
答:同步,异步4.某计数器状态转换图如图,该电路为________进制计数器。
答:55.某计数器的输出波形如图1所示,该计数器是进制计数器。
答:56. N个触发器可以构成最大计数长度(进制数)为的计数器。
答: 2N7.若要构成七进制计数器,最少用个触发器,它有个无效状态。
答: 3 18.若要构成十进制计数器,至少用个触发器,它有个无效状态。
答:4 69.串行传输的数据转换为并行传输数据时,可采用寄存器。
答:移位10.组成计数器的各个触发器的状态,能在时钟信号到达时同时翻转,它属于计数器。
答:同步11.组成计数器的各个触发器的状态,在时钟信号到达时不能同时翻转,它属于计数器。
答:异步12.两片中规模集成电路10进制计数器串联后,最大计数容量为()位。
答:10013.驱动共阳极七段数码管的译码器的输出电平为()有效。
答:低二、选择题时序逻辑电路1.时序逻辑电路中一定包含。
A、触发器B、组合逻辑电路C、移位寄存器D、译码器答:A2.在同步计数器中,各触发器状态改变时刻()。
A、相同B、不相同C、与触发器有关D、与电平相同答:A3.同步时序逻辑电路和异步时序逻辑电路比较,其差别在于后者。
A.没有触发器B. 没有统一的时钟脉冲控制C.没有稳定状态D. 输出只与内部状态有关答:B4.有一个左移移位寄存器,当预先置入1011后,其串行输入固定接0,在4个移位脉冲CP 作用下,四位数据的移位过程是()。
A. 1011--0110--1100--1000--0000B. 1011--0101--0010--0001--0000C. 1011--1100--1101--1110--1111D. 1011--1010--1001--1000—0111答:A Array 5.某计数器的状态转换图如右:其计数的容量为( )A.8 B. 5C. 4D. 3答:B6.同步时序逻辑电路和异步时序逻辑电路比较,其差别在于后者。
第6章 时序逻辑电路一、选择题1.一个六位二进制减法计数器,初始状态为000000,问经过203个输入脉冲后,此计数器的状态为()。
[电子科技大学2008研]A.110011B.110101C.111000D.110110【答案】B【解析】六位减法器的计数周期为;203%64=11,即从000000经过11个6264计数周期,输出状态变为110101。
2.为了把串行输入的数据转换为并行输出的数据,可以使用()。
[北京科技大学2010研]A.寄存器B.移位寄存器C.计数器D.存储器【答案】B【解析】移位寄存器能能够串行输入串行输出,并行输入并行输出,串行输入并行输出。
3.一个四位二进制码加法计数器的起始值为1001,经过100个时钟脉冲后的值为( )。
[北京邮电大学2010研]A .1110B .1111C .1101D .1100【答案】C【解析】1001经过16的倍数个周期后仍为1001,即96个时钟脉冲后计数器显示1001,再经历4个时钟脉冲,即100个时钟脉冲时,计数为1001+0100(4)=11014.某计数器的状态转换图如下图所示,该计数器的模为( )。
[电子科技大学2010研]A .三B .四C .五D .八图6-1【答案】C【解析】循环状态的有5个,也就是说当计数器使用的过程中只有这5个状态才能保持一直计数。
二、填空题1.8级扭环计数器的状态转换圈中,无效状态有______个。
[电子科技大学2008研]【答案】240【解析】n 级扭环计数器的无效状态共有:个。
22n n 2.用移位寄存器产生1101010序列,至少需要______位的移位寄存器。
[电子科技大学2010研]【答案】6【解析】共七位序列数,由于采用移位寄存器,而且状态在序列中没有循环,移位寄存器在传输过程中数据是一次传递的,所以需要至少6位移位寄存器。
表6-13.一个三级环形计数器的初始状态是Q2Q1Q0=001(Q2为高位),则经过40个时钟周期后的状态Q2Q1Q0=______。
《电子技术基础》复习题时序逻辑电路一、填空题:1.具有“置0”、“置1”、“保持”和“计数功能”的触发器是()2.触发器有门电路构成,但它不同门电路功能,主要特点是:()3.TTL型触发器的直接置0端Rd、置1端Sd的正确用法是()4.按触发方式双稳态触发器分为:()5.时序电路可以由()组成6.时序电路输出状态的改变()7.通常寄存器应具有()功能8.通常计数器应具有()功能9. M进制计数器的状态转换的特点是设初态后,每来()个CP时,计数器又重回初态。
10.欲构成能记最大十进制数为999的计数器,至少需要()个双稳触发器。
11. 同步时序逻辑电路中所有触发器的时钟端应()。
二、选择题:1.计数器在电路组成上的特点是()a)有CP输入端,无数码输入端b) 有CP输入端和数码输入端c) 无CP输入端,有数码输入端2.按各触发器的状态转换与CP的关系分类,计数器可分为()计数器。
a)加法、减法和加减可逆b)同步和异步c)二、十和M进制3. 按计数器的状态变换的规律分类,计数器可分为()计数器。
a)加法、减法和加减可逆b)同步和异步c)二、十和M进制4 按计数器的进位制分类,计数器可分为()计数器。
a)加法、减法和加减可逆b)同步和异步c)二、十和M进制5. n位二进制加法计数器有()个状态,最大计数值是()。
a)2n-1b)2n c)2n-16.分析时序逻辑电路的状态表,可知它是一只()。
(a) 二进制计数器(b)六进制计数(c) 五进制计数器7. 分析如图所示计数器的波形图,可知它是一只()。
(a) 六进制计数器(b) 七进制计数器(c) 八进制计数器C Q 0Q 1Q 28、逻 辑 电 路 如 图 所 示, 当A=“0”,B=“1”时,C 脉 冲 来 到 后 JK 触 发 器( )。
(a) 具 有 计 数 功 能 (b) 保 持 原 状 态 (c) 置“0” (d) 置“1”BQ9、逻 辑 电 路 如 图 所 示, 分 析 C ,S ,R 的 波 形,当 初 始 状 态 为“0”时, t 1 瞬 间 输 出 Q 为 ( )。
数字电子技术基础第四章习题及参考答案第四章习题1.分析图4-1中所示的同步时序逻辑电路,要求:(1)写出驱动方程、输出方程、状态方程;(2)画出状态转换图,并说出电路功能。
CPY图4-12.由D触发器组成的时序逻辑电路如图4-2所示,在图中所示的CP脉冲及D作用下,画出Q0、Q1的波形。
设触发器的初始状态为Q0=0,Q1=0。
D图4-23.试分析图4-3所示同步时序逻辑电路,要求:写出驱动方程、状态方程,列出状态真值表,画出状态图。
CP图4-34.一同步时序逻辑电路如图4-4所示,设各触发器的起始状态均为0态。
(1)作出电路的状态转换表;(2)画出电路的状态图;(3)画出CP作用下Q0、Q1、Q2的波形图;(4)说明电路的逻辑功能。
图4-45.试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0,并说明它的功能(假设初态Q0Q1=00)。
CPQ1Q0CP图4-56.分析如图4-6所示同步时序逻辑电路的功能,写出分析过程。
Y图4-67.分析图4-7所示电路的逻辑功能。
(1)写出驱动方程、状态方程;(2)作出状态转移表、状态转移图;(3)指出电路的逻辑功能,并说明能否自启动;(4)画出在时钟作用下的各触发器输出波形。
CP图4-78.时序逻辑电路分析。
电路如图4-8所示:(1)列出方程式、状态表;(2)画出状态图、时序图。
并说明电路的功能。
1C图4-89.试分析图4-9下面时序逻辑电路:(1)写出该电路的驱动方程,状态方程和输出方程;(2)画出Q1Q0的状态转换图;(3)根据状态图分析其功能;1B图4-910.分析如图4-10所示同步时序逻辑电路,具体要求:写出它的激励方程组、状态方程组和输出方程,画出状态图并描述功能。
1Z图4-1011.已知某同步时序逻辑电路如图4-11所示,试:(1)分析电路的状态转移图,并要求给出详细分析过程。
(2)电路逻辑功能是什么,能否自启动?(3)若计数脉冲f CP频率等于700Hz,从Q2端输出时的脉冲频率是多少?CP图4-1112.分析图4-12所示同步时序逻辑电路,写出它的激励方程组、状态方程组,并画出状态转换图。
触发器一、单项选择题:(1)对于D触发器,欲使Q n+1=Q n,应使输入D=。
A、0B、1C、QD、(2)对于T触发器,若原态Q n=0,欲使新态Q n+1=1,应使输入T=。
A、0B、1C、Q(4)请选择正确的RS触发器特性方程式。
A、B、C、 (约束条件为)D、(5)请选择正确的T触发器特性方程式。
A、B、C、D、(6)试写出图所示各触发器输出的次态函数(Q)。
n+1A、B、C、D、(7)下列触发器中没有约束条件的是。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器二、多项选择题:(1)描述触发器的逻辑功能的方法有。
A、状态转换真值表B、特性方程C、状态转换图D、状态转换卡诺图(2)欲使JK触发器按Q n+1=Q n工作,可使JK触发器的输入端。
A、J=K=0B、J=Q,K=C、J=,K=QD、J=Q,K=0(3)欲使JK触发器按Q n+1=0工作,可使JK触发器的输入端。
A、J=K=1B、J=0,K=0C、J=1,K=0D、J=0,K=1(4)欲使JK触发器按Q n+1=1工作,可使JK触发器的输入端。
A、J=K=1B、J=1,K=0C、J=K=0D、J=0,K=1三、判断题:(1)D触发器的特性方程为Q n+1=D,与Q无关,所以它没有记忆功能。
()n(2)同步触发器存在空翻现象,而边沿触发器和主从触发器克服了空翻。
()(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。
()(8)同步RS触发器在时钟CP=0时,触发器的状态不改变( )。
(9)D触发器的特性方程为Q n+1=D,与Q n无关,所以它没有记忆功能( )。
(10)对于边沿JK触发器,在CP为高电平期间,当J=K=1时,状态会翻转一次( )。
四、填空题:(1)触发器有()个稳态,存储8位二进制信息要()个触发器。
(2)在一个CP脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的(),触发方式为()式或()式的触发器不会出现这种现象。
第九章时序逻辑电路一、填空题1.某中规模寄存器内有3个触发器,用它构成的扭环型计数器模长为;构成最长模计数器模长为。
2.按寄存器接收数码的方式不同可分为------------------和--------------式两种。
3.时序电路是由------------和--------------所组成。
4.计数器按CP控制触发方式不同可分为------------计数器和-----------计数器。
5.时序逻辑电路的输出不仅和_________有关,而且还与_____________有关。
6.移位寄存器不但可_________ ,而且还能对数据进行 _________。
7.用来累计输入脉冲数目的部件称为---------------。
8.半导体数码显示器的内部接法有两种形式:共接法和共接法。
9.对于共阳接法的发光二极管数码显示器,应采用电平驱动的七段显示译码器。
10.寄存器按照功能不同可分为两类:寄存器和寄存器。
11.数字电路按照是否有记忆功能通常可分为两类:、。
12.由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。
13.时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。
14.能以二进制数码形式存放数码或指令的部件称为_______________.15.用来累计和寄存输入脉冲数目的部件称为_______________.二、选择题1.6个触发器构成的寄存器能存放()位数据信号。
A 6B 12C 18D 242. 有一个左移移位寄存器,当预先置入1011后,其串行输入固定接0,在4个移位脉冲CP 作用下,四位数据的移位过程是( )。
A. 1011--0110--1100--1000--0000B. 1011--0101--0010--0001--0000C. 1011--1100--1101--1110--1111D. 1011--1010--1001--1000--0111 3.N 个触发器可以构成最大计数长度(进制数)为( )的计数器。
电气工程师-专业基础(发输变电)-数字电子技术-3.6时序逻辑电路[单选题]1.图3-6-1是一个集成74LS161集成计数器电路图,则该电路实现的逻辑功能是()。
[2018年真题](江南博哥)图3-6-1A.十进制加计数器B.四进制加计数器C.八进制加计数器D.十六进制加计数器正确答案:C参考解析:加法计数器74LS161预置数端接地,无预置数。
根据输出端逻辑关系,即当Q3Q2Q1Q0=(0111)2时,下个CP脉冲,电路重新置零。
从(0000)2到(0111)2需计数8次,因此该电路实现的逻辑功能是八进制计数器。
[单选题]2.采用中规模加法计数器74LS161构成的电路如图3-6-2所示,该电路构成几进制加法计数器()。
[2017年真题]图3-6-2表3-6-1 74LS161功能表A.九进制B.十进制C.十二进制D.十三进制正确答案:B参考解析:由表3-6-1得,加法计数器74LS161预置数为DCBA=(0011)2,当Q D=1,Q C=1首次出现时,即输出为(1100)2重新进行预置数。
其它情况继续保持计数。
计数器的循环状态为:0011-0100-0101-0110-0111-1000-1001-1010-1011-1100-0011,因此,为十进制计数器。
[单选题]3.四位双向移位寄存器74194组成的电路如图3-6-3所示,74194的功能表如表3-6-2所示,该电路的状态转换图为()。
[2016年真题]图3-6-3图3-6-4表3-6-2A.图(a)B.图(b)C.图(c)D.图(d)正确答案:A参考解析:M1和CP的产生第一个脉冲时,M1=CP=1,电路处于置数状态,因此第一个数为1000。
脉冲过后,M1=0,M0=1,电路开始执行右移操作。
根据逻辑关系图以及电路图可看出:故其循环为1000、0100、0010、0001。
因此,状态转换图为图(a)。
[单选题]4.图3-6-5电路中波形的频率为()。
《电子技术基础》复习题
时序逻辑电路
一、填空题:
1.具有“置0”、“置1”、“保持”和“计数功能”的触发器是()
2.触发器有门电路构成,但它不同门电路功能,主要特点是:()
型触发器的直接置0端Rd、置1端Sd的正确用法是()
4.按触发方式双稳态触发器分为:()
5.时序电路可以由()组成
6.时序电路输出状态的改变()
7.通常寄存器应具有()功能
8.通常计数器应具有()功能
9. M进制计数器的状态转换的特点是设初态后,每来()个CP时,计数器又重回初态。
10.欲构成能记最大十进制数为999的计数器,至少需要()个双稳触发器。
11. 同步时序逻辑电路中所有触发器的时钟端应()。
二、选择题:
1.计数器在电路组成上的特点是()
a)有CP输入端,无数码输入端 b) 有CP输入端和数码输入端 c) 无CP输入端,有数码输入端
2.按各触发器的状态转换与CP的关系分类,计数器可分为()计数器。
a)加法、减法和加减可逆 b)同步和异步 c)二、十和M进制
3. 按计数器的状态变换的规律分类,计数器可分为()计数器。
a)加法、减法和加减可逆 b)同步和异步 c)二、十和M进制
4 按计数器的进位制分类,计数器可分为()计数器。
a)加法、减法和加减可逆 b)同步和异步 c)二、十和M进制
5. n位二进制加法计数器有()个状态,最大计数值是()。
a)2n-1 b)2n c)2n-1
6.分析时序逻辑电路的状态表,可知它是一只()。
(a) 二进制计数器(b)六进制计数(c) 五进制计数器
7. 分析如图所示计数器的波形图,可知它是一只()。
(a) 六进制计数器(b) 七进制计数器(c) 八进制计数器
8、逻辑电路如图所示,当A=“0”,B=“1”时,C脉冲来到后JK触发器()。
(a) 具有计数功能(b) 保持原状态(c) 置“0” (d) 置“1”
9、逻 辑 电 路 如 图 所 示, 分 析 C ,S ,R 的 波 形,当 初 始 状 态 为“0”时, t 1 瞬 间 输 出 Q 为 ( )。
(a) “0” (b) “1” (c) Q n
10、555 集 成 定 时 器 电 路 如 图 所 示, 为 使 输 出 电 压 u O3 由 低 电 压 变 为 高 电 压, 则 输 入 端 6 和 2 的 电 压 应 满 足 ( )。
(a)u U I6CC <2
3,u U I2CC <1
3 (b)u U I6CC >2
3,u U I2CC >
1
3 (c)u U I6CC <2
3
,u U I2CC >
1
3
11、 逻 辑 电 路 如 图 所 示, 当 A=“0”,B=“1” 时,C 脉 冲 来 到 后 D 触 发 器 (
)。
(a) 具 有 计 数 功 能 (b) 保 持 原 状 态 (c) 置“0” (d) 置“1”
12、 时 序 逻 辑 电 路 如 图 所 示, 原 状 态 为“0 0”, 当 发 出 寄 存 和 取 出 指 令 后 的 新 状 态 为 ( )。
(a) 1 1
(b) 1 0
(c) 0 1
13、 分 析 某 时 序 逻 辑 电 路 状 态 表, 判 定 它 是( )。
(a) 二 进 制 计 数 器 (b) 十 进 制 计 数 器 (c) 其 它计 数 器
三、非客观题:
1.由555 集 成 定 时 器 组 成 的 电 路 如 图 所 示。
已 知U CC V =6 , R 1=2 k?,R 2= k?, C 1= μF ,C 2=33 μF ,C 3=100 μF ,合 上 开 关S ,8? 扬 声 器 发 出 声 响 , 试 分 别 计 算R P =0 和R P =100 k? 时 的 声 响 频 率。
2:已 知 逻 辑 电 路 图 及 C ,S D ,R D 的 波 形, 试 画 出 输 出Q 0,Q 1 的 波 形 (设Q 0,Q 1
的 初 始 状 态 均 为“0”)。
3、已 知 逻 辑 电 路 图 和 C 脉 冲 的 波 形 , 试 写 出 F 0 和F 1 的 逻 辑 式, 并 列 出 F 0,F 1的 状 态 表 (设Q 0,Q 1 初 始 状 态 均 为“0”
)。
4、试 列 出 如 下 所 示 逻 辑 电 路 图 的 状 态 表? 画 出 波 形 图, 并 指 出 是 什 么 类 型 的 计 数 器(设Q 0,Q 1 的 初 始 状 态 均 为“0”)。
5、列 出 逻 辑 电 路 图 的 状 态 表, 写 出 输 出F 的 逻 辑 式, 画 出 输 出Q 0,Q 1 及F 的 波 形 图, 计 算F 的 脉 宽 t W 和 周 期T (设 C 脉 冲 频 率 为1 kHz , 各 触 发 器 初 始 状 态 均 为“0”)。
6、非客观题:
已 知 逻 辑 电 路 图 及 C 脉 冲 波 形, 试 画 出 输 出 Q 0,Q 1 的 波 形(设Q 0,Q 1 的 初
始 状 态 均 为“0”)。
7、逻 辑 电 路 如 图 所 示,各 触 发 器 的 初 始 状 态 为“0”, 已 知C 脉 冲 的 波 形。
试 画 出 输 出Q 0,Q 1 和F 的 波 形 图。
8、
已 知 逻 辑 电 路 图 及 C 脉 冲 的波 形, 各 触 发 器 的 初 始 状 态 均 为 0, 画 出 输 出
Q 0,Q 1,Q 2 的 波 形。
9、逻 辑 电 路 如 图 所 示,各 触 发 器 的 初 始 状 态 为“0”, 若 已 知C 和A 的 波 形。
试 画 出Q 0,Q 1 的 波 形。
10、由555 集 成 定 时 器 组 成 的 电 路 如 图 所 示。
HL 为 信 号 灯,已 知U CC V =12
, R 1=27 k?,R 2=15 k?,R P =500 k?,C 1= μF ,C 2=50 μF ,C 3=50 μF 。
试 求: 当R P 的 阻 值
调 到 最 大 时, 信 号 灯HL 亮 和 灭的 时 间 为 多 少?
11、试分析下图电路的逻辑功能,并画出其状态转换图和工作波形。
(设触发器的初态为零)
《电子技术基础》复习题-时序逻辑电路参考答案
一、填空题: 1. JK 触发器 2.有记忆功能
3.有小圆圈时,不用时接高电平“1”;没有小圆圈时,不用时接低电平“0”
4.电平触发、主从触发和边沿触发
5.触发器或触发器和的组合门电路
6.与时序电路该时刻输入信号的状态和时序电路的原状态有关
7.存数、取数、清零与置数
8.清零、置数、累计CP 个数
9. M
10. 1099912=⇒≥-N N
11、连在一起
二、选择题: 1.(b )、2. (b ) 、 3. (a )、 4. (c) 、 5. (b )、 6.(c) 、7. (a )、 8、( b ) 9. (b) 、10、( a ) 、11、( a ) 、12、( b) 、13、( b )
三、非客观题:
1、 为谐振电路 R P k =100Ω时 f R R R C =
++=1
0720386122
.().P Hz
R f R R C P Hz ==
+=0
1
072355122
.().
2、
3、逻 辑 式:F Q Q F Q Q 001110==
状 态
4、首 先 根 据 各 触 发 器 的 激 励 函 数 表 达 式 画 出 波 形 图。
J Q 01=,"1"0=K ;
J Q 10=, K 11=""由 波 形 图 可 列 出 状 态 表。
由 状 态 表 可 知 这 是 一 个 三 进 制 计
数 器。
由 于 两 只 触 发 器 受 同 一C 脉 冲 控 制, 故 为 同 步 型。
且 数 值 是 增
加 的, 即 加 法 计 数 器, 因 此 可 知 这 是 一 只 同 步 三 进 制 加 法 计 数 器。
5、功 能 表 和 波 形 图 如 下, F =Q Q 01, 由 波 形 图 可 知:t W =2ms ,3ms 。
6、
状 态 表 波 形 图
7、
8、
状 态 表:
结 论:三 位 二 进 制 异 步 减 法 计 数 器 9、
10、信 号 灯HL 灭 的 时 间 为:t R C 1223
60707151050100525==⨯⨯⨯⨯=-... s s
信 号 灯HL 亮 的 时 间 为:
t R R R C 212207=++.()P =⨯⨯+⨯+⨯⨯⨯=-0727105001015105010193336.() s s
11、解:异步2位二进制加法计数器。
10
11
00
01。