下载文档原格式
EDA课程设计说明书课程名称＿＿现代电子系统课程设计＿＿题目＿DDS数字移相信号发生器设计＿＿一．课程设计目的掌握数字移相信号发生器的工作原理和设计方法；掌握DDS技术的工作原理；掌握GW48_SOPC实验箱的使用方法；了解基于FPGA的电子系统的设计方法。
二．课程设计内容完成10位输出数据宽度的移相信号发生器的设计，要求使用锁相环，设计正弦波形数据MIF文件，给出仿真波形，增加幅度控制电路，最后进行硬件测试。
三．程序结构剖析利用FPGA芯片及D/A转换器，采用直接数字频率合成技术，设计实现了一个频率、相位可控的正弦信号发生器，同时阐述了直接数字频率合成（DDS）技术的工作原理、电路结构，及设计的思想和实现方法。
经过设计和电路测试，输出波形达到了技术要求，控制灵活、性能较好，也证明了基于FPGA的DDS设计的可靠性和可行性。
直接数字频率合成（DDS）技术采用数字合成的方法，所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。
在理论上对DDS的原理及其输出信号的性能进行了分析，完成了基于DDS的数字移相信号发生器的设计，采用VHDL语言，成功地编写出了设计程序，并且在Quartus 2软件环境中，对编写的VHDL 程序进行了仿真，得到了很好的效果。
在本文中，我们设计了一个频率相移测量仪。
主要分为如下几个部分：波形数据ROM模块32位加法器模块 10位加法器模块 32位锁存器模块 10位锁存器模块 四．系统原理及结构超高速A/D 、D/A 板GW_ADDA 说明 GW_ADDA 板含两片10位超高速DAC （转换速率最高150MHz ）和一片8位ADC （转换速率最高50MHz ），另2片3dB 带宽大于260MHz 的高速运放组成变换电路。
GW_ADDA 板上所有的A/D 和D/A 全部处于使能状态，除了数据线外，任一器件的控制信号线只有时钟线，这有利于高速控制和直接利用MATLAB/DSP Builder 工具的设计。
移相器与相敏检波器实验
移相器和相敏检波器是实验室中常用的电子元器件，它们在电路设计和信号处理中广泛应用。
本文将介绍如何使用移相器和相敏检波器进行实验。
一、移相器实验
1. 实验目的
了解移相器的工作原理和应用范围，掌握基本的移相器电路实验方法。
2. 实验器材
移相器、示波器、信号发生器、电阻、电容、万用表等。
3. 实验原理
移相器是一种电路器件，可以将输入信号的相位移动一定角度，常用的移相器有RC移相器、LC移相器和T移相器等。
其中，RC移相器和LC移相器是最为常用的两种移相器。
RC移相器：RC移相器是由电阻和电容组成的，当输入信号经过电容、电阻后，会出现信号延迟的现象，从而实现相位移动。
4. 实验步骤
（1）连接RC移相器电路，将信号发生器的正极接入RC移相器的输入端，示波器的探头接在移相器的输出端。
调节信号发生器的频率和幅度，观察示波器上的波形变化。
（3）在RC移相器和LC移相器的电路中分别添加电阻和电容，观察输出波形的变化。
（4）改变移相器的输入信号的频率和幅度，观察输出波形的变化。
5. 实验结果
实验中观察到，当输入信号经过移相器后，输出信号的相位与原信号相比发生了一定程度的移动。
同时，添加电阻和电容可以改变移相器的相位移动量，调节输入信号的频率和幅度也会对输出信号的波形造成影响。
相敏检波器是一种用于调制和解调的电路器件，可以将高频信号转换为低频信号，广泛应用于通信、广播、雷达等领域。
相敏检波器的核心是相位检测器，它可以将输入信号与本地振荡信号进行相位比较，从而实现信号检测和解调。
评分无源可变相移网络××[学号]××大学××学院实验原理本次试验电路设计如图1所示：Vp-p.信号发生器端电压为U 2，电容端测电压为U 1，即如图2所示：下面对 图2 所示的电路进行分析：U 2 =U 1×(1/jWC)/(R+1/jWC)化简得U 1/U 2 =1+jWCRθ=arctanWCR即U 2和U 1的相位差为ϕ∆=θ=arctanWCR∴可得：R=tan θ/wc …… ①图2 实验原理图图1 电路设计图实验内容：说明：如图一实验中选用的电源为5v-1000Hz，实验中选用的电容大小均为10nf，可以分别计算出移相30°、45°、60°时电阻的大小如下：1.移相30°由①式即R=tan /wc=tan30°/（2π×1000×1E-8）≈9.18KΩ。
闭合开关SW1，打开SW2、SW3，使用Tina 仿真将电容两端接至示波器的两端。
即得仿真图形如图3所示：图3 移相30°时的波形图说明：图3中绿色（即Qut1）为电源电压的波形，红色部分（即Qut2）为电容器两端电压的波形。
2.移相45°同理由①式即R=tan /wc=tan45°/（2π×1000×1E-6）≈15.9kΩ。
闭合开关SW2，打开SW1、SW3使用Tina 仿真将电容两端接至示波器的两端。
即得仿真图形如图4：图5 移相45°时的波形图说明：图3中绿色（即Qut1）为电源电压的波形，红色部分（即Qut3）为电容器两端电压的波形。
3.移相60°同理由①式即R=tan /wc=tan60°/（2π×1000×1E-8）≈27.57kΩ。
闭合开关SW3，打开SW1、SW2使用Tina 仿真将电容两端接至示波器的两端。
信号发生器实验报告信号发生器实验报告引言信号发生器是电子实验室中常见的一种仪器，用于产生各种类型的电信号。
本次实验旨在探究信号发生器的原理和应用，以及对其进行一系列的测试和测量。
一、信号发生器的原理信号发生器是一种能够产生不同频率、幅度和波形的电信号的设备。
其主要由振荡电路、放大电路和输出电路组成。
振荡电路负责产生稳定的基准信号，放大电路将基准信号放大到合适的幅度，输出电路将信号输出到外部设备。
二、信号发生器的应用1. 电子器件测试：信号发生器可以用于测试电子器件的频率响应、幅度响应等特性。
通过改变信号发生器的频率和幅度，可以模拟不同工作条件下的电子器件性能。
2. 通信系统调试：在通信系统的调试过程中，信号发生器可以用于模拟各种信号，如语音信号、数据信号等。
通过调整信号发生器的参数，可以测试通信系统的传输质量和容量。
3. 音频设备测试：信号发生器可以用于测试音频设备的频率响应、失真等特性。
通过产生不同频率和幅度的信号，可以对音频设备进行全面的测试和评估。
三、实验过程1. 测试频率响应：将信号发生器连接到待测设备的输入端，逐渐改变信号发生器的频率，并记录待测设备的输出结果。
通过绘制频率响应曲线，可以了解待测设备在不同频率下的响应情况。
2. 测试幅度响应：将信号发生器连接到待测设备的输入端，逐渐改变信号发生器的输出幅度，并记录待测设备的输出结果。
通过绘制幅度响应曲线，可以了解待测设备对不同幅度信号的响应情况。
3. 测试波形输出：将信号发生器连接到示波器，通过改变信号发生器的波形设置，观察示波器上的波形变化。
通过比较不同波形的特征，可以了解信号发生器的波形生成能力。
四、实验结果与分析1. 频率响应：根据实验数据绘制的频率响应曲线显示，待测设备在低频段具有较好的响应能力，而在高频段则逐渐衰减。
这可能是由于待测设备的电路结构和元件特性导致的。
2. 幅度响应：根据实验数据绘制的幅度响应曲线显示，待测设备对于低幅度信号的响应较差，而对于高幅度信号的响应较好。
一、实验目的1. 熟悉信号发生器的基本原理和组成。
2. 掌握信号发生器的操作方法和使用技巧。
3. 学习通过信号发生器进行信号测试和调试的方法。
4. 培养实验操作能力和分析问题、解决问题的能力。
二、实验原理信号发生器是一种能够产生各种波形信号的电子设备，广泛应用于科研、生产和教学等领域。
本实验所使用的信号发生器为函数信号发生器，可以产生正弦波、方波、三角波等基本波形信号。
三、实验设备1. 信号发生器一台2. 示波器一台3. 测试电缆若干4. 负载电阻若干四、实验内容1. 信号发生器的基本操作（1）打开信号发生器，调整频率、幅度和波形等参数。
（2）观察信号发生器输出波形，确认波形是否正常。
（3）调整输出幅度，使其符合实验要求。
2. 正弦波信号的测试（1）将信号发生器设置为正弦波，调整频率和幅度。
（2）使用示波器观察输出波形，确认波形为正弦波。
（3）测试输出波形的频率、幅度和相位，记录数据。
3. 方波信号的测试（1）将信号发生器设置为方波，调整频率和幅度。
（2）使用示波器观察输出波形，确认波形为方波。
（3）测试输出波形的频率、幅度和占空比，记录数据。
4. 三角波信号的测试（1）将信号发生器设置为三角波，调整频率和幅度。
（2）使用示波器观察输出波形，确认波形为三角波。
（3）测试输出波形的频率、幅度和上升时间、下降时间，记录数据。
5. 信号发生器的应用（1）利用信号发生器产生各种波形信号，进行电路测试和调试。
（2）使用信号发生器进行信号调制和解调实验。
（3）利用信号发生器进行信号分析实验。
五、实验结果与分析1. 正弦波信号测试结果频率：1kHz幅度：2Vpp相位：0°2. 方波信号测试结果频率：1kHz幅度：2Vpp占空比：50%3. 三角波信号测试结果频率：1kHz幅度：2Vpp上升时间：50μs下降时间：50μs实验结果表明，信号发生器能够产生各种波形信号，且波形质量符合实验要求。
六、实验总结1. 通过本次实验，我们熟悉了信号发生器的基本原理和组成，掌握了信号发生器的操作方法和使用技巧。
移相键控实验报告移相键控实验报告引言：移相键控是一种在通信系统中常见的技术，它可以通过改变信号的相位来传输和解码信息。
在本次实验中，我们将探索移相键控技术的原理和应用，并进行一系列实验来验证其性能和可靠性。
一、实验目的本实验的主要目的是通过实践了解移相键控技术的基本原理，并验证其在通信系统中的应用效果。
具体目标如下：1. 理解移相键控技术的原理和工作方式；2. 学习使用信号发生器和示波器等仪器进行移相键控实验；3. 通过实验验证移相键控技术的可靠性和性能。
二、实验器材和原理1. 实验器材：- 信号发生器：用于产生移相键控信号；- 示波器：用于观测和分析信号的相位变化；- 移相器：用于改变信号的相位。
2. 实验原理：移相键控是一种基于相位变化的调制技术。
在移相键控信号中，信息被编码为信号的相位改变。
具体原理如下：- 正弦波信号的相位：正弦波信号可以表示为A*sin(ωt+φ)，其中A为振幅，ω为角频率，t为时间，φ为相位。
改变相位φ可以使信号整体发生平移。
- 移相键控信号：移相键控信号通过改变信号的相位来传输信息。
通常，相位不同的信号表示不同的二进制码，例如0和1。
通过改变信号的相位，可以实现信息的传输和解码。
三、实验步骤1. 连接实验器材：将信号发生器和示波器连接起来，确保信号的产生和观测正常进行。
2. 产生移相键控信号：设置信号发生器的参数，产生移相键控信号。
可以选择不同的相位差和频率来模拟不同的移相键控信号。
3. 观测信号的相位变化：使用示波器观测信号的相位变化，并记录下相位的变化情况。
4. 移相键控信号的解码：根据信号的相位变化，解码出信号中所传输的信息。
5. 验证移相键控的可靠性和性能：通过多次实验，比较不同的移相键控信号在传输过程中的可靠性和性能。
四、实验结果和分析通过实验，我们观察到了移相键控信号的相位变化，并成功解码出了信号中所传输的信息。
根据实验结果，我们可以得出以下结论：1. 移相键控技术可以通过改变信号的相位来传输信息，具有较高的可靠性和鲁棒性。
一、实验目的1. 了解移相电路的基本原理和组成；2. 掌握移相电路的相位调整方法；3. 通过实验验证移相电路的相位调整效果。
二、实验原理移相电路是一种利用电感、电容等无源元件实现信号相位调整的电路。
在移相电路中，电感、电容元件的阻抗随频率的变化而变化，从而实现信号相位的调整。
移相电路的相位调整原理如下：1. 当信号通过电感元件时，电感元件的阻抗ZL = jωL，其中ω为信号角频率，L为电感元件的感值。
电感元件的阻抗为纯虚数，信号通过电感元件时，相位落后于信号输入端。
2. 当信号通过电容元件时，电容元件的阻抗ZC = 1/(jωC)，其中ω为信号角频率，C为电容元件的容值。
电容元件的阻抗为纯虚数，信号通过电容元件时，相位超前于信号输入端。
通过合理选择电感、电容元件的参数，可以实现信号相位的调整。
三、实验仪器与设备1. 移相电路实验板2. 信号发生器3. 双踪示波器4. 交流毫伏表5. 电感器6. 电容器7. 电阻器四、实验步骤1. 按照实验电路图连接移相电路实验板，将信号发生器的输出端连接到实验板的输入端。
2. 调整信号发生器的输出频率为50Hz，输出电压为1V。
3. 将示波器的探头分别连接到实验板的输出端和信号发生器的输出端，观察两个信号的波形。
4. 调整电感器L1的参数，观察输出信号与输入信号的相位差。
5. 调整电容器C1的参数，观察输出信号与输入信号的相位差。
6. 调整电阻器R1的参数，观察输出信号与输入信号的相位差。
7. 记录实验数据，分析移相电路的相位调整效果。
五、实验结果与分析1. 当电感器L1的参数为L1 = 100mH时，输出信号与输入信号的相位差约为-90°。
2. 当电容器C1的参数为C1 = 100pF时，输出信号与输入信号的相位差约为90°。
3. 当电阻器R1的参数为R1 = 10kΩ时，输出信号与输入信号的相位差约为0°。
通过实验，可以得出以下结论：1. 移相电路可以实现信号相位的调整；2. 通过调整电感、电容元件的参数，可以实现不同相位差的调整；3. 实验结果与理论分析基本一致。
《数字式移相信号发生器》课程设计报告系别：专业班级：学生姓名：学生学号：指导教师：（课程设计时间：2011年1月4日——2011年1月22日）前言EDA技术是一门涉及多学科的综合性技术，是以大规模逻辑器件为设计载体，以硬件描述语言为系统逻辑表达的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、化简、分割、综合、优化、布局布线及仿真，直至对特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专业集成芯片的一门新技术。
本次课程设计中我们基于EDA技术，运用VHDL编制程序，完成数字式移相频率计的程序编辑，最终下载到ACEX1K系列EPF1K50LC208-3芯片上，加以简单的外围电路，构成数字移相信号发生器。
该装置能测出频率在20HZ-2000KHZ 之间的正弦波信号频率，并给出指定相位差的两路同频信号。
目录1.课程设计目的 (1)2.题目描述及要求 (2)3.课程设计报告内容 (2)3.1系统框图 (2)3.2系统各组成部分介绍 (3)3.2.1数字移相及信号产生模块 (3)3.2.2数字频率计模块 (7)3.2.3显示模块 (13)3.3系统完整介绍 (15)3.4 引脚分配 (16)4.总结 (17)参考文献 (19)1． 课程设计目的(1)进一步加深对EDA 技术的基本知识的理解，提高VHDL 编程仿真程序的运用能力。
（2）培养根据课题需要查找参考书籍和文献资料，并学习运用的的能力，从而更好的培养了自学能力和独立思考问题和解决问题的能力。
（3）培养硬件设计、软件设计及系统软、硬件调试的基本思路、方法和技巧，并能熟练使用当前较流行的一些有关电路设计与分析方面的软件和硬件。
（4）培养严肃认真的工作作风和科学态度，逐步建立正确的生产观念、工程观念和全局观点。
2． 题目描述及要求设计题目：数字式移相信号发生器设计要求：（1）被测正弦信号频率范围：20HZ —2000KHZ ；（2）正弦信号频率皆采用BCD 码计数方式；具有正弦信号频率测量及数字显示功能；（3）能够输出给定相位差的两路同频，相位测量绝对误差≤2º。
《EDA》课程设计报告实验题目：基于DDS的数字移相信号发生器基于DDS的数字移相信号发生器一、课程设计目的1、进一步熟悉Quartus Ⅱ的软件使用方法；2、熟悉利用VHDL设计数字系统并学习LPM ROM的使用方法；3、学习FPGA硬件资源的使用和控制方法；4、掌握DDS基本原理，学习利用此原理进行信号发生器的设计。
二、设计任务1、完成8位输出数据宽度的频率可调的移相正弦信号发生器。
2、完成8位输出数据宽度的频率可调的移相三角波、方波信号发生器。
3、以上三种波形使用一个按键依次切换。
4、波形发生器实现幅度可调。
5、信号发生器的原始数据存储在外部存储器里，由FPGA进行读取，经过D/A转换输出，由示波器观察最终结果。
三、基本原理直接数字频率合成器（DDS）是通信系统中常用到的部件，利用DDS可以制成很有用的信号源。
与模拟式的频率锁相环PLL相比，它有许多优点，突出为（1）频率的切换迅速；（2）频率稳定度高。
一个直接数字频率合成器由相位累加器、波形ROM、D/A转换器和低通滤波器构成。
DDS的原理框图如下所示：图 1 直接数字频率合成器原理图其中K为频率控制字， fc为时钟频率，N为相位累加器的字长，D为ROM数据位及D/A 转换器的字长。
相位累加器在时钟 fc的控制下以步长K作为累加，输出N位二进制码作为波形ROM的地址，对波形ROM进行寻址，波形ROM输出的幅码S（n）经D/A转换器变成梯形波S（t）,再经低通滤波器平滑后就可以得到合成的信号波形了。
合成的信号波形形状取决于波形ROM中存放的幅码，因此用DDS可以产生任意波形。
本设计中直接利用D/A转换器得到输出波形，省略了低通滤波器这一环节。
1、频率预置与调节电路不变量K被称为相位增量，也叫频率控制字。
DDS方程为：f0= fc K/2n,f0为输出频率，fc 为时钟频率。
当K=1时，DDS输出最低频率（也既频率分辩率）为fc /2nDDS的最大输出频率由 Nyguist 采样定理决定，即fc /2,也就是说K的最大值为2n-1.因此，只要N足够大，DDS可以得到很细的频率间隔。
移相信号发生器设计实验 一、数字移相正弦信号发生器设计１． 实验目的：学习直接数字综合器ＤＤＳ及基于此模块的数字信号发生器的设计和实现。
２． 实验原理：图1是此电路模型图，其中“FWORD”是8位频率控制字，控制输出正弦信号的相移量；其“PWORD”是8位相移控制字，控制输出正弦信号的相移量；ADDER32B和ADDER10B分别为32位和10位加法器；SIN_ROM 是存放正弦波数据的ROM，10位数据线，10位地址线，其中的数据文件是LUT10X10.mif，可由MATLAB直接生成；REG32B和REG10B分别是32位和10位寄存器；POUT和FOUT分别为10位输出，可以分别与两个高速D/A相接，他们分别输出参考信号和可移相正弦波信号。
图2是完整结构图。
图1 基于DDS的数字移相信号发生器电路模型图 3. 首先利用ＶＨＤＬ完成１０位输出数据宽度的移相信号发生器的设计，其中包括设计正弦波形数据ＭＩＦ文件（数据深度１０２４、数据类型是１０进制数）；给出仿真波形。
最后进行硬件测试，对于GW48系统，选择模式1：CLK接clock0，接1.5MHz；用键4、3控制相位字PWORD输入，键2、1控制频率字FWORD输入。
观察他们的李萨如图形。
然后修改设计，增加幅度控制电路（可以用一乘法器控制输出幅度）；最后可利用ＭＡＴＬＡＢ设计和硬件实现。
二、设计步骤例1是移相信号发生器的顶层设计，工程文件名可取DDS_VHDL.vhd【例1】正弦信号发生器顶层设计LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY DDS_VHDL IS -- 顶层设计PORT ( CLK : IN STD_LOGIC;FWORD : IN STD_LOGIC_VECTOR(7 DOWNTO 0);PWORD : IN STD_LOGIC_VECTOR(7 DOWNTO 0);FOUT : OUT STD_LOGIC_VECTOR(9 DOWNTO 0);POUT : OUT STD_LOGIC_VECTOR(9 DOWNTO 0) );END;ARCHITECTURE one OF DDS_VHDL ISCOMPONENT REG32BPORT ( LOAD : IN STD_LOGIC;DIN : IN STD_LOGIC_VECTOR(31 DOWNTO 0);DOUT : OUT STD_LOGIC_VECTOR(31 DOWNTO 0) );END COMPONENT;COMPONENT REG10BPORT ( LOAD : IN STD_LOGIC;DIN : IN STD_LOGIC_VECTOR(9 DOWNTO 0);DOUT : OUT STD_LOGIC_VECTOR(9 DOWNTO 0) );END COMPONENT;COMPONENT ADDER32BPORT ( A : IN STD_LOGIC_VECTOR(31 DOWNTO 0);B : IN STD_LOGIC_VECTOR(31 DOWNTO 0);S : OUT STD_LOGIC_VECTOR(31 DOWNTO 0) );END COMPONENT;COMPONENT ADDER10BPORT ( A : IN STD_LOGIC_VECTOR(9 DOWNTO 0);B : IN STD_LOGIC_VECTOR(9 DOWNTO 0);S : OUT STD_LOGIC_VECTOR(9 DOWNTO 0) );END COMPONENT;COMPONENT SIN_ROMPORT ( address : IN STD_LOGIC_VECTOR(9 DOWNTO 0);inclock: IN STD_LOGIC ;q : OUT STD_LOGIC_VECTOR(9 DOWNTO 0));END COMPONENT;SIGNAL F32B : STD_LOGIC_VECTOR(31 DOWNTO 0);SIGNAL D32B : STD_LOGIC_VECTOR(31 DOWNTO 0);SIGNAL DIN32B : STD_LOGIC_VECTOR(31 DOWNTO 0);SIGNAL P10B : STD_LOGIC_VECTOR( 9 DOWNTO 0);SIGNAL LIN10B : STD_LOGIC_VECTOR( 9 DOWNTO 0);SIGNAL SIN10B : STD_LOGIC_VECTOR( 9 DOWNTO 0);BEGINF32B(27 DOWNTO 20)<=FWORD ; F32B(31 DOWNTO 28)<="0000";F32B(19 DOWNTO 0)<="00000000000000000000" ;P10B( 9 DOWNTO 2)<=PWORD ; P10B( 1 DOWNTO 0)<="00" ;u1 : ADDER32B PORT MAP( A=>F32B,B=>D32B, S=>DIN32B );u2 : REG32B PORT MAP( DOUT=>D32B,DIN=> DIN32B, LOAD=>CLK );u3 : SIN_ROM PORT MAP( address=>SIN10B, q=>FOUT, inclock=>CLK );u4 : ADDER10B PORT MAP( A=>P10B,B=>D32B(31 DOWNTO 22),S=>LIN10B );u5 : REG10B PORT MAP( DOUT=>SIN10B,DIN=>LIN10B, LOAD=>CLK );u6 : SIN_ROM PORT MAP( address=>D32B(31 DOWNTO 22), q=>POUT, inclock=>CLK );END;1、创建工程和编辑设计文件首先建立工作库目录，以便设计工程项目的存储。
任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹。
此文件夹将被EDA软件默认为工作库（Work Library）。
一般，不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中。
注意不要将文件夹设在计算机已有的安装目录中，更不要将工程文件直接放在安装目录中。
在建立了文件夹后就可以将设计文件通过Quartus II的文本编辑器编辑并存盘，步骤如下：（1）新建一个文件夹。
首先可以利用Windows资源管理器，新建一个文件夹。
这里假设本项设计的文件夹取名为SHIFT_PHASE，在E盘中，路径为e : \ shift_phase 。
注意，文件夹名不能用中文，也最好不要用数字。
（2）输入源程序。
打开QuartusII，选择菜单File→New。
在New窗口中的Device，Design Files中选择编译文件的语言类型，这里选择“VHDL File”（如图3所示）。
然后在VHDL文本编译窗中输入例1所示的V H D L示例程序。
（3）文件存盘。
选择File→Save As命令，找到已设立的文件夹e : \ shift_phase ，存盘文件名应该与实体名一致，即DDS_VHDL.vhd（图4）。
当出现图4所示的问句“Do you want to create…”时，若单击“否”按钮，可按以下的方法进入创建工程流程；若单击“是”按钮，则直接进入创建工程流程。
图2 数字式移相信号发生器完整结构图3 选择编辑文件的语言类型图4 编辑输入设计文件，并存盘图5 利用“New Preject Wizard”创建工程DDS_VHDL 2、创建工程在此要利用“New Preject Wizard”工具选项创建此设计工程，即令顶层设计DDS_VHDL.vhd为工程，并设定此工程的一些相关的信息，如工程名、目标器件、综合器、仿真器等。
详细步骤如下：（1）打开建立新工程管理窗。
选择菜单File→New Preject Wizard命令，即弹出“工程设置”对话框（图5）。
单击此对话框最上一栏右侧的“…”按钮，找到文件夹e : \ shift_phase ，选中已存盘的文件dds_vhdl.vhd（一般应该设顶层设计文件为工程），再单击“打开”按钮，即出现如图5所示的设置情况。
其中第一行的e : \ shift_phase 表示工程所在的工作库文件夹；第二行的dds_vhdl表示此项工程的工程名，此工程名可以取任何其他的名，也可直接用顶层文件的实体名作为工程名，在此就是按这种方式取的名。
第三行是顶层文件的实体名，这里即为“dds_vhdl”。
（2）将设计文件加入工程中。
单击下方的Next按钮，在弹出的对话框中单击File栏的按钮，将与工程相关的所有VHDL文件（如果有的话）加入进此工程，即得到如图6所示的情况。
工程文件加入的方法是：单击Add All按钮，将设定的工程目录中的所有VHDL文件加入到工程文件栏中。
注意，在文件夹e : \ shift_phase中已预先COPY进了另4个VHDL 设计文件：10位和32位加法器adder10b.vhd、adder32b.vhd与10位和32位锁存器reg10b.vhd、reg32b.vhd 。
（3）选择仿真器和综合器类型。
单击图6所示的Next按钮，这时弹出的窗口是选择仿真器和综合器类型，如果都选默认的“NONE”，表示都选Quartus II中自带的仿真器和综合器。
在此都选择默认项“NONE”。
（4）选择目标芯片。
单击Next按钮，选择目标芯片。
首先在Family栏选芯片系列，在此选Cyclone系列，并在此栏下单击Y e s按钮，即选择一确定目标器件。
再次单击Next按钮，选择此系列的具体芯片EP1C3T144C8。
这里EP1C3表示Cyclone系列及此器件的规模；T表示TQFP封装；C8表示速度级别。
便捷的方法是通过图7所示窗口右边的3个“Filters”窗口“过滤”选择。
图6 将所有相关的文件都加入进此工程图图7 选择目标器件EP1C6Q240C8 （5）结束设置。
单击Next按钮后，即弹出“工程设置统计”窗口，上面列出了此项工程相关设置情况。
最后单击Finish按钮，即已设定好此工程，并出现DDS_VHDL.vhd的工程管理窗，或称Compilation Hierarchies窗口，主要显示本工程项目的层次结构和各层次的实体名。
