第3章80X86微处理器
- 格式：ppt
- 大小：2.98 MB
- 文档页数：26
下载文档原格式
合集下载
微机原理课后习题参考答案
微机原理课后习题参考答案第1部分微型计算机基础知识1.1 微处理器、微型计算机和微型计算机系统三者之间有什么不同？【解】微处理器：指计算机内部对数据进行处理并对处理过程进行控制的部件，伴随着大规模集成电路技术的迅速发展，芯片集成密度越来越高，CPU可以集成在一个半导体芯片上，这种具有中央处理器功能的大规模集成电路器件，被统称为“微处理器”。
微型计算机：简称“微型机”、“微机”，也称“微电脑”。
由大规模集成电路组成的、体积较小的电子计算机。
由微处理机(核心)、存储片、输入和输出片、系统总线等组成。
特点是体积小、灵活性大、价格便宜、使用方便。
微型计算机系统：简称“微机系统”。
由微型计算机、显示器、输入输出设备、电源及控制面板等组成的计算机系统。
配有操作系统、高级语言和多种工具性软件等。
1.2 CPU在内部结构上由哪几部分组成？CPU应该具备哪些主要功能？【解】CPU在内部结构上由运算器、控制器、寄存器阵列和内部总线等各部分构成，其主要功能是完成各种算数及逻辑运算，并实现对整个微型计算机控制，为此，其内部又必须具备传递和暂存数据的功能。
1.3 微型计算机采用总线结构有什么优点？【解】①简化了系统结构，便于系统设计制造；②大大减少了连线数目，便于布线，减小体积，提高系统的可靠性；③便于接口设计，所有与总线连接的设备均采用类似的接口；④便于系统的扩充、更新与灵活配置，易于实现系统的模块化；⑤便于设备的软件设计，所有接口的软件就是对不同的口地址进行操作；⑥便于故障诊断和维修，同时也降低了成本。
总线的逻辑电路有些是三态的，即输出电平有三种状态：逻辑“0”，逻辑“1”和“高阻”态。
1.4计算机总线有哪些，分别是什么？【解】总线按其信号线上传输的信息性质可分为三组：①数据总线，一般情况下是双向总线；②地址总线，单向总线，是微处理器或其他主设备发出的地址信号线；③ 控制总线，微处理器与存储器或接口等之间1．5 数据总线和地址总线在结构上有什么不同之处？如果一个系统的数据和地址合用一套总线或者合用部分总线，那么要靠什么来区分地址和数据？【解】数据总线（DB）为双向结构，数据在CPU与存储器或I/O 接口之间的传送是双向的，（数据既可以读也可以写），其宽度通常与微处理器的字长相同。
80486微处理器
17
（3）指令指针——放相对于代码段基址的偏移量，指向计算 机即将执行的指令。
32位的寄存器，称EIP，其低16位可独立使用，称IP。 在实模式下，IP 与CS组合后，形成20位的物理地址。 图3。2（C） （4）标志寄存器 EFLAGS：32位，各位可分为：（具体的在4.3节介绍） 标志位——指明程序执行时微处理器的实时状态。如：进 位、溢出等。 控制位——由程序设计者设置，以控制8048进行某种操作 。 其低16位可独立使用，称FLAGS，实模式下很有用。 图3。2（d）
组成：分段部件和分页部件 （1）分段部件提供对内存分段管理的硬件支持，可 直接把指令指定的逻辑地址变换为物理地址，只实现 对内存分段管理。也可以把指令指定的逻辑地址变换 为线性地址，传送到分页部件，实现对内存的分段分 页管理。它包含有CS，DS，SS，ES，GS，FS共6个 段寄存器。
分段部件在地址变换过程中实现任务间的隔离 保护以及虚拟内存技术。
28
3、在实地址方式下，运行的程序不分特权等级，实际 上，实地址方式下的程序相当于工作在特权级0，除保 护虚地址方式下的一些专用指令外，所有其他指令都 能在实地址方式下运行。
4、在实地址工作方式下，将CR0中PE位置1， 80486就转移到保护模式。
29
3．2．2 保护虚拟地址模式（简称保护模式）
第三章 80486微处理器
80486是Intel 1989年4月推出的32位微处理 器。 在Intel32位微处理器的体系演化过程中， 具有承上启下的地位。
32位微处理器是指在微处理器内部以32位寄 存器为单位进行数据处理。
而在数据传送时，根据发送端与接受端处理 数据的速度不同，可能在128位、64位、32位、 16位或8位二进制位为单位，进行数据的传送。
（3）指令指针——放相对于代码段基址的偏移量，指向计算 机即将执行的指令。
32位的寄存器，称EIP，其低16位可独立使用，称IP。 在实模式下，IP 与CS组合后，形成20位的物理地址。 图3。2（C） （4）标志寄存器 EFLAGS：32位，各位可分为：（具体的在4.3节介绍） 标志位——指明程序执行时微处理器的实时状态。如：进 位、溢出等。 控制位——由程序设计者设置，以控制8048进行某种操作 。 其低16位可独立使用，称FLAGS，实模式下很有用。 图3。2（d）
组成：分段部件和分页部件 （1）分段部件提供对内存分段管理的硬件支持，可 直接把指令指定的逻辑地址变换为物理地址，只实现 对内存分段管理。也可以把指令指定的逻辑地址变换 为线性地址，传送到分页部件，实现对内存的分段分 页管理。它包含有CS，DS，SS，ES，GS，FS共6个 段寄存器。
分段部件在地址变换过程中实现任务间的隔离 保护以及虚拟内存技术。
28
3、在实地址方式下，运行的程序不分特权等级，实际 上，实地址方式下的程序相当于工作在特权级0，除保 护虚地址方式下的一些专用指令外，所有其他指令都 能在实地址方式下运行。
4、在实地址工作方式下，将CR0中PE位置1， 80486就转移到保护模式。
29
3．2．2 保护虚拟地址模式（简称保护模式）
第三章 80486微处理器
80486是Intel 1989年4月推出的32位微处理 器。 在Intel32位微处理器的体系演化过程中， 具有承上启下的地位。
32位微处理器是指在微处理器内部以32位寄 存器为单位进行数据处理。
而在数据传送时，根据发送端与接受端处理 数据的速度不同，可能在128位、64位、32位、 16位或8位二进制位为单位，进行数据的传送。
8086微处理器的功能与结构
8086微处理器的功能与结构四、80x86微处理器的结构和功能(一)80x86微处理器1.8086/8088主要特征(1)16位数据总线(8088外部数据总线为8位)。
(2)20位地址总线，其中低16位与数据总线复用。
可直接寻址1MB存储器空间。
(3)24位操作数寻址方式。
(4)16位端口地址线可寻址64K个I/O端口。
(5)7种基本寻址方式。
有99条基本指令。
具有对字节、字和字块进行操作的能力。
(6)可处理内部软件和外部硬件中断。
中断源多达256个。
(7)支持单处理器、多处理器系统工作。
2.8086微处理器内部结构8086微处理器的内部结构由两大部分组成，即执行部件EU(Execution Unit)和总线接口部件BIU(Bus Interface Unit)。
和一般的计算机中央处理器相比较，8086的EU相当于运算器，而BIU则类拟于控制器。
3.8086最小模式与最大模式及其系统配置最小模式在结构上的特点表现为:系统中的全部控制信号直接来自8086CPU。
与最小模式相比，最明显的不同是系统中的全部控制信息号不再由8086直接提供，而是由一个专用的总线控制器8288输出的。
4.8087与8089处理机简述(1)8087协处理机8087协处理机与8086组合在一起工作，以弥补8086在数值运算能力方面的不足，所以它又称为协处理机。
(2)8089I/O处理机8089是一个带智能的I/O接口电路，相当于大型机中的通道，它将CPU的处理能力与DMA控制器结合在一起。
它具有52条基本指令，1MB的寻址能力，包含两个DMA通道。
8089也可以与8086联合在一起工作，执行自己的指令，进行I/O 操作，只在必需时才与8086进行联系。
在8089的控制下，可以进行外设与存储器之间、存储器与存储器之间以及外设与外设之间的数据传输。
同时，8089还可以设定多种终止数据传输的方式。
5.总线时序一个基本的总线周期包括4个时钟周期，即4个时钟状态T 1 、T2 、T3 和T4 。
80x86微机原理参考答案
80x86微机原理参考答案第一章计算机基础（P32）1-1电子管，晶体管，中小规模集成电路、大规模、超大规模集成电路。
1-2把CPU和一组称为寄存器（Registers）的特殊存储器集成在一片大规模集成电路或超大规模集成电路封装之中，这个器件才被称为微处理器。
以微处理器为核心，配上由大规模集成电路制作的只读存储器（ROM）、读写存储器（RAM）、输入／输出、接口电路及系统总线等所组成的计算机，称为微型计算机。
微型计算机系统是微型计算机配置相应的系统软件,应用软件及外部设备等.1-3写出下列机器数的真值：（1）01101110 （2）10001101（3）01011001 （4）11001110答案：（1）+110 （2）-13(原码) -114（反码）-115（补码）（3）+89 （4）-78（原码）-49（反码）-50（补码）1-4写出下列二进制数的原码、反码和补码（设字长为8位）：（1）+010111 （2）+101011（3）-101000 （4）-111111答案：（1）[x]原=00010111 [x]反= 00010111 [x]补= 00010111（2）[x]原=00101011 [x]反= 00101011 [x]补= 00101011（3）[x]原=10101000 [x]反= 11010111 [x]补= 11011000（4）[x]原=10111111 [x]反= 11000000 [x]补=110000011-5 当下列各二进制数分别代表原码，反码，和补码时，其等效的十进制数值为多少？（1）00001110 表示原码14，反码14，表示补码为14（2）11111111 表示原码－127，反码－0，表示补码为－1（3）10000000 表示原码-0，反码-127，表示补码为－128（4）10000001 表示原码－1，反码－126，表示补码为－1271-6 已知x1=+0010100，y1=+0100001，x2=-0010100，y2=-0100001，试计算下列各式。
微机原理与接口第3章2—8086微处理器总线周期及引脚资料
第3章 80x86微处理器
3.2.3 8086微处理器的总线时序 1. 总线时序
⑴ 指令周期
每条指令的执行由取指令、译码和执行 等操作组成，执行一条指令所需要的时间 称为指令周期(Instruction Cycle)，不同 指令的指令周期是不等长的，一个指令周 期由一个或若干个总线周期组成。
1
第3章 80x86微处理器
– 4个时钟周期编号为T1、T2、T3和T4 – 总线周期中的时钟周期也被称作“T状态” – 时钟周期的时间长度就是时钟频率的倒数
• 当需要延长总线周期时插入等待状态Tw • CPU进行内部操作，没有对外操作时，其引脚就处
于空闲状态Ti
12
第3章 80x86微处理器
第3章：3.2 8088的总线时序（续3）
(c)
3
第3章 80x86微处理器
⑴ 总线读操作时序
当8086 CPU 进行存储器或I/O端口读操作 时，总线进入读周期。基本的读周期由4个时 钟周期组成:T1、T2、T3和T4。CPU在T3到T4之间 从总线上接收数据。当所选中的存储器和外设 的存取速度较慢时，则在T3和T4之间将插入1个 或几个等待周期TW。图3.3是8086最小方式下的 总线读操作时序图。下面对图中表示的读操作 时序进行说明。
⑵ 总线周期
8086CPU与外部交换信息总是通过总线进行的 。CPU的每一个这种信息输入、输出过程所需要 的时间称为总线周期(BusCycle)，一般一个总线 周期由四个时钟周期组成。
⑶ 时钟周期
时钟脉冲的重复周期称为时钟周期 (Clock Cycle)。时钟周期是CPU的时间基准，由计算机 的主频决定。如8086的主频为5MHz，1个时钟周 期就是200ns。
11
3.2.3 8086微处理器的总线时序 1. 总线时序
⑴ 指令周期
每条指令的执行由取指令、译码和执行 等操作组成，执行一条指令所需要的时间 称为指令周期(Instruction Cycle)，不同 指令的指令周期是不等长的，一个指令周 期由一个或若干个总线周期组成。
1
第3章 80x86微处理器
– 4个时钟周期编号为T1、T2、T3和T4 – 总线周期中的时钟周期也被称作“T状态” – 时钟周期的时间长度就是时钟频率的倒数
• 当需要延长总线周期时插入等待状态Tw • CPU进行内部操作，没有对外操作时，其引脚就处
于空闲状态Ti
12
第3章 80x86微处理器
第3章：3.2 8088的总线时序（续3）
(c)
3
第3章 80x86微处理器
⑴ 总线读操作时序
当8086 CPU 进行存储器或I/O端口读操作 时，总线进入读周期。基本的读周期由4个时 钟周期组成:T1、T2、T3和T4。CPU在T3到T4之间 从总线上接收数据。当所选中的存储器和外设 的存取速度较慢时，则在T3和T4之间将插入1个 或几个等待周期TW。图3.3是8086最小方式下的 总线读操作时序图。下面对图中表示的读操作 时序进行说明。
⑵ 总线周期
8086CPU与外部交换信息总是通过总线进行的 。CPU的每一个这种信息输入、输出过程所需要 的时间称为总线周期(BusCycle)，一般一个总线 周期由四个时钟周期组成。
⑶ 时钟周期
时钟脉冲的重复周期称为时钟周期 (Clock Cycle)。时钟周期是CPU的时间基准，由计算机 的主频决定。如8086的主频为5MHz，1个时钟周 期就是200ns。
11
第3章 8086(8088)CPU指令系统
数据段 BX + SI 10H
20H 00H
00H 34H 12H
3000H:0000H
注： ◆基址因子BP访问默认为堆栈段 ◆不能同时取两个基址因子；也不 能同时去两个变址因子
16
+
3000H:3000H
AH
AL
第3章 8086/8088CPU指令系统
4.1.4 操作数寻址方式
●存储器寻址之相对基址加变址寻址（Base
9
第3章 8086/8088CPU指令系统
3.1.3 操作数寻址方式
4.1操作数寻址方式
所谓操作数的寻址方式，是在指令格式中怎样有效的表示出操 作数的存放位臵，CPU在执行该指令时，按照指令格式中的表示找 到并对数据进行存取。 1.立即寻址（Immediate Addressing） 立即寻址中的操作数作为指令的一 部分存放在代码段中，在取指阶段数据 随指令一起被取到CPU，这种数据在指 令格式中的直接表现为常数。 如：MOV AL,34H
2
第3章 8086/8088CPU指令系统
汇编语言指令或符号指令：用字母和其它一些符 号组成的“助记符”与操作数等表示的指令称为汇编 语言指令或符号指令。 例如： MOV AX, BX ; AX←BX 而其二进制代码（机器代码）为89D8H，就是 1000 1001 1101 1000 B 不易理解，不易记忆。助记符是MOV。
操作码
操作数
4
第3章 8086/8088CPU指令系统
3.1.1 8086/8088指令格式
4.1操作数寻址方式
8086/8088机器指令格式通常1-6个字节组成。典型的指令格式 由2个字节组成，如下图所示。
操作码 D W MOD REG R/M
20H 00H
00H 34H 12H
3000H:0000H
注： ◆基址因子BP访问默认为堆栈段 ◆不能同时取两个基址因子；也不 能同时去两个变址因子
16
+
3000H:3000H
AH
AL
第3章 8086/8088CPU指令系统
4.1.4 操作数寻址方式
●存储器寻址之相对基址加变址寻址（Base
9
第3章 8086/8088CPU指令系统
3.1.3 操作数寻址方式
4.1操作数寻址方式
所谓操作数的寻址方式，是在指令格式中怎样有效的表示出操 作数的存放位臵，CPU在执行该指令时，按照指令格式中的表示找 到并对数据进行存取。 1.立即寻址（Immediate Addressing） 立即寻址中的操作数作为指令的一 部分存放在代码段中，在取指阶段数据 随指令一起被取到CPU，这种数据在指 令格式中的直接表现为常数。 如：MOV AL,34H
2
第3章 8086/8088CPU指令系统
汇编语言指令或符号指令：用字母和其它一些符 号组成的“助记符”与操作数等表示的指令称为汇编 语言指令或符号指令。 例如： MOV AX, BX ; AX←BX 而其二进制代码（机器代码）为89D8H，就是 1000 1001 1101 1000 B 不易理解，不易记忆。助记符是MOV。
操作码
操作数
4
第3章 8086/8088CPU指令系统
3.1.1 8086/8088指令格式
4.1操作数寻址方式
8086/8088机器指令格式通常1-6个字节组成。典型的指令格式 由2个字节组成，如下图所示。
操作码 D W MOD REG R/M
80X86微处理器及其体系结构
2．总线接口部件
总线接口部件内部设有四个16位段地址寄存 器：代码段寄存器、数据段寄存器、堆栈段寄存器 和附加段寄存器，一个16位指令指针寄存器，一个 6字节指令队列缓冲器，20位地址加法器和总线控 制电路。
的指令执行过程
取指令1
分析指令1 执行指令1 取指令2
分析指令2 执行指令2 ……
4、和的操作关系和指令流水 总线周期
： 特权级
：
嵌套任务标志
： 重新启动标志
：虚拟8086模式位
： 对准检查方式位 ：虚拟中断标志 ：虚拟中断未决标志 ： 标识标志
1.3 8086的外部引脚特性
1
40
14
2
39
13
3
38
12
4
37
11
5
36
10
6
35
9
7
34
8
8
33
7
9
32
6
10
31
5
11
30
4
12
29
3
13
28
2
14
27
1
15
26
总 线 接 口 部 件 B IU
8086内部结构框图
总 8086 线 控 总线 制 逻 辑
1．执行部件
执行部件中包含一个16位的算术逻辑单元 （），8个16位的通用寄存器，一个16位的状态标 志寄存器，一个数据暂存寄存器和执行部件的控制 电路。
功能：从的指令队列中取出指令代码，经指 令译码器译码后执行指令所规定的全部功能。执行 指令所得结果或执行指令所需的数据，都由向发出 命令，对存储器或接口进行读/写操作。
外设中每个寄存器有一个端口（）地址，构 成 一个独立于内存的 I / O 地址空间：0000H ~
总线接口部件内部设有四个16位段地址寄存 器：代码段寄存器、数据段寄存器、堆栈段寄存器 和附加段寄存器，一个16位指令指针寄存器，一个 6字节指令队列缓冲器，20位地址加法器和总线控 制电路。
的指令执行过程
取指令1
分析指令1 执行指令1 取指令2
分析指令2 执行指令2 ……
4、和的操作关系和指令流水 总线周期
： 特权级
：
嵌套任务标志
： 重新启动标志
：虚拟8086模式位
： 对准检查方式位 ：虚拟中断标志 ：虚拟中断未决标志 ： 标识标志
1.3 8086的外部引脚特性
1
40
14
2
39
13
3
38
12
4
37
11
5
36
10
6
35
9
7
34
8
8
33
7
9
32
6
10
31
5
11
30
4
12
29
3
13
28
2
14
27
1
15
26
总 线 接 口 部 件 B IU
8086内部结构框图
总 8086 线 控 总线 制 逻 辑
1．执行部件
执行部件中包含一个16位的算术逻辑单元 （），8个16位的通用寄存器，一个16位的状态标 志寄存器，一个数据暂存寄存器和执行部件的控制 电路。
功能：从的指令队列中取出指令代码，经指 令译码器译码后执行指令所规定的全部功能。执行 指令所得结果或执行指令所需的数据，都由向发出 命令，对存储器或接口进行读/写操作。
外设中每个寄存器有一个端口（）地址，构 成 一个独立于内存的 I / O 地址空间：0000H ~
微机原理第三章：8086微处理器结构
4．8086 和8088 二者的指令系统完全兼容
（1）有24 种寻址方式，具有乘、除法指令等。 （2）取指令和执行指令的操作并行运行，运行速度大大提高。
（3）具有最小模式和最大模式，应用领域宽广，适应性强。
（4）可方便地和数据处理器8087、I/O 处理器8089 或其它处理器 组成多处理机系统，提高数据处理能力和输人输出能力。
代码段寄存器 CS 标 志 寄 存 器
数据段寄存器 DS
堆栈段寄存器 SS
附加段寄存器 ES
由于8086/8088 CPU 可直接寻址的存储器空间是1M字节，直接寻址需要 20位地址码，而所有的内部寄存器都是16位的，用这些寄存器只能寻址 64K字节，为此需要采取分段技术来解决这个问题。
表3.1
通用寄存器的隐含使用
程序调试过程中。
3.1.2 8086/8088 的寄存器结构
四、指令指针寄存器 IP ★ 16 位的指令指针寄存器 IP 用来存放将要执行的下一条 指令在代码段中的偏移地址。 ★ 在程序运行过程中，BIU 可修改 IP 中的内容，使它始终 指向将要执行的下一条指令。 ★ 程序不能直接访问 IP，但可通过某些指令修改 IP 内容。 ★ 如遇到转移类指令，则将转移目标地址送人IP中，以实 现程序的转移。
★ 规则字的读／写操作可以一次完成。由于两个存储体上的地址
线 A19～A1 是连在一起的，只要使 A0＝０，BHE＝０，就可 以实现一次在两个存储体中对一个字的读／写操作。 ★ 读写的是从奇地址开始的字（高字节在偶体中，低字节在奇体 中），这种字的存放规则称为“非规则字”或“非对准字”。 ★ 非规则字的读／写，需要两次访问存储器才能完成。 第一次访问存储器读／写奇地址中的字节；
三、标志寄存器 FR
80x86微处理器
1.4.5 Pentium的 寄存器
（2）控制寄存器
CR0：用来保存系统的标志， CR0的低位字是机器状 态字MSW（machine status word）
1.4.5 Pentium的 寄存器
CR2和CR3：是两个用于存储器管理的地址寄存器。在分 页操作时，如果出现异常，CR2中则会保存异常处的32位线性 地址。CR3的前20位保存着页目录表的基地址，CR3的D3位和 D4位用来对外部Cache进行控制。 CR4：只用了最低7位，所用位的定义如下图所示。
– 浮点部件内有浮点专用的加法器、乘法器和除法器， 有8个80位寄存器组成的寄存器堆，内部的数据总 线为80位宽。
第1章 微型计算机基础
1.4
80x86的寄存器
1.4.1 8086/8088 的寄存器
8个 通用 寄存器
2个 控制寄存器 4个 段寄存器
状态标志包括6位：CF 、 PF 、 AF 、 ZF 、 SF 、 OF
1.3.5 Pentium
（5）指令预取单元、指令译码单元和控制ROM 指令预取单元从指令Cache中预先取指令，每次 取两条指令。如果是简单指令，通过指令译码单元 译码后，将两条指令分别送到U流水线和V流水线执 行。如果是复杂指令，通过控制ROM将其转换成对应 的一系列微指令，再送到U流水线和V流水线执行。 复杂指令对应的微指令存放在控制ROM中。微指令是 微处理器能够直接执行的指令，，它的长度是固定 的，因此很容易在流水线中进行处理。
Pentium结构的特点
• 分支预测
– Pentium提供了的一个称为转移目标缓冲器 （BTB：Branch Target Buffer）的小容量的 cache来动态地预测程序的分支操作。
第3章80x86处理器
物理地址=段地址10H+段内偏移地址
如假设当前(CS)=20A8H，(IP)=2008H，那么，下一条从内存 中读取的指令所在存储单元的物理地址为：20A8H10H+ 2008H=22A88H。
15
0
段内偏移地址
19
430
段 寄 存 器 0000段 地 址 左 移 4位
∑
19
0
20位 物 理 地 址
请大家注意理 解逻辑地址与 物理地址的概 念((cs):(ip)
Debug中使 用反汇编命 令得到的 addxy.exe程 序中变量在 内存中的存 放情况.
请大家注意理 解逻辑地址与 物理地址的概 念
运行ADDXY.asm
二．执行单元EU
执行单元EU不与系统外部直接相连，它的功 能只是负责执行指令。执行的指令从BIU的指令 队列缓冲器中直接得到，执行指令时若需要从存 储器或I/O端口读写操作数时，由EU向BIU发出 请求，再由BIU对存储器或I/O端口进行访问。
高速缓冲存储器Cache 的使用，大大减少了CPU读取指令
和操作数所需的时间，使CPU的执行速度显著提高。为了满足 微型计算机对存储器系统高速度、大容量、低成本的要求，目 前，微型计算机系统采用如图3.1所示的三级存储器组织结构， 即由高速缓冲存储器Cache、主存和外存组成。
微处理器 CPU
高速缓冲存储器 （Cache）
执行单元EU由下列部件组成：
1. 16位算术逻辑单元(ALU)：进行算术和逻辑运算。 2. 16位标志寄存器FLAGS：存放CPU运算的状态和控制标志。 3. 数据暂存寄存器：暂存参加运算的数据 4. 通用寄存器：包括4个16位数据寄存器AX、BX、CX、DX和
学习要求
如假设当前(CS)=20A8H，(IP)=2008H，那么，下一条从内存 中读取的指令所在存储单元的物理地址为：20A8H10H+ 2008H=22A88H。
15
0
段内偏移地址
19
430
段 寄 存 器 0000段 地 址 左 移 4位
∑
19
0
20位 物 理 地 址
请大家注意理 解逻辑地址与 物理地址的概 念((cs):(ip)
Debug中使 用反汇编命 令得到的 addxy.exe程 序中变量在 内存中的存 放情况.
请大家注意理 解逻辑地址与 物理地址的概 念
运行ADDXY.asm
二．执行单元EU
执行单元EU不与系统外部直接相连，它的功 能只是负责执行指令。执行的指令从BIU的指令 队列缓冲器中直接得到，执行指令时若需要从存 储器或I/O端口读写操作数时，由EU向BIU发出 请求，再由BIU对存储器或I/O端口进行访问。
高速缓冲存储器Cache 的使用，大大减少了CPU读取指令
和操作数所需的时间，使CPU的执行速度显著提高。为了满足 微型计算机对存储器系统高速度、大容量、低成本的要求，目 前，微型计算机系统采用如图3.1所示的三级存储器组织结构， 即由高速缓冲存储器Cache、主存和外存组成。
微处理器 CPU
高速缓冲存储器 （Cache）
执行单元EU由下列部件组成：
1. 16位算术逻辑单元(ALU)：进行算术和逻辑运算。 2. 16位标志寄存器FLAGS：存放CPU运算的状态和控制标志。 3. 数据暂存寄存器：暂存参加运算的数据 4. 通用寄存器：包括4个16位数据寄存器AX、BX、CX、DX和
学习要求