下载文档原格式
第4章自测题、习题解答自测题4一、选择1.集成运放的输出级一般采用（）。
A. 共基极电路B. 阻容耦合电路C. 互补对称电路2.集成运放的中间级主要是提供电压增益，所以多采用（）。
A. 共集电极电路B. 共发射极电路C. 共基极电路3．集成运放的输入级采用差分电路，是因为（）。
A. 输入电阻高B. 差模增益大C. 温度漂移小4．集成运放的制造工艺，使得相同类型的三极管的参数（）。
A 受温度影响小 B. 准确性高 C. 一致性好5．集成运放中的偏置电路，一般是电流源电路，其主要作用是（）。
A. 电流放大B. 恒流作用C. 交流传输。
解：1、C 2、B 3、C 4、C 5、B二、判断1．运放的有源负载可以提高电路的输出电阻（）。
2．理想运放是其参数比较接近理想值（）。
3．运放的共模抑制比K CMR越高，承受共模电压的能力越强（）。
4．运放的输入失调电压是两输入端偏置电压之差（）。
5．运放的输入失调电流是两输入端偏置电流之差（）。
解：1、×2、×3、√4、√5、√三、选择现有如下类型的集成运放，根据要求选择最合适的运放：①．通用型②. 高阻型③. 低功耗型④. 高速型⑤. 高精度⑥. 大功率型⑦. 高压型。
1．作视频放大器应选用。
2．作内阻为500KΩ信号源的放大器应选用。
3．作卫星仪器中的放大器应选用。
4．作心电信号（？左右）的前置放大器应选用。
5．作低频放大器应选用。
作输出电流为4A的放大器应选用。
解：1、④ 2、② 3、③ 4、⑤ 5、① 6、⑥习题44．1通用型集成运算放大器一般由哪几个部分组成？每一部分常采用哪种基本电路？对每一基本电路又有何要求？ 解：通用型集成运算放大器一般由输入级、中间级、输出级组成。
输入级采用差动放大电路，输入级要求尽量减小温度漂移。
中间级采用共射放大电路，要求提供较高的电压放大倍数。
输出级采用共集接法，互补对称电路，要求输出电阻要小。
4．2某一集成运算放大器的开环增益A od = 100dB ，差模输入电阻r i d = 5M Ω, 最大输出电压的峰─峰值为U OPP =±14V 。
第4章交流异步电动机习题解答习题A 选择题4-1三相异步电动机转子的转速总是（）。
CA. 与旋转磁场的转速相等B. 旋选转磁场的转速无关C. 低于旋转磁场的转速4-2某一50Hz的三相异步电动机的额定转速为2880r/min，则其转差率为（）。
BA. 0.04%B. 4%C. 2.5%4-3有一60Hz的三相异步电动机，其额定转速为1710r/min，则其额定转差率为（）。
AA. 5%B. 4.5%C. 0.05%4-4某三相异步电动机在额定运行时的转速为1425r/min，电源频率为50Hz，此时转子电流的频率为（）。
AA. 2.5HzB. 50HzC. 48Hz4-5三相异步电动机的转速n越高，则转子电流（）。
CA. 不变B. 越大C.越小4-6三相异步电动机的转速n越高，转子功率因数（）。
AA．越大 B. 越小 C. 不变4-7 三相异步电动机在额定负载转矩运行时，如果电压降低，则转速（）。
BA. 增高B. 降低C.不变4-8 三相异步电动机在额定负载转矩运行时，如果电压降低，则电流（）。
CA. 不变B. 减小C. 增大4-9 当三相异步电动机的机械负载增加时，如定子端电压不变，其旋转磁场速度（）。
BA. 增加B.不变C.减少4-10 当三相异步电动机的机械负载增加时，如定子端电压不变，其定子电流（）。
BA. 减少B.增加C.不变4-11当三相异步电动机的机械负载增加时，如定子端电压不变，其输入功率（）。
CA. 不变B.减少C. 增加4-12三相异步电动机空载起动与满载起动相比：起动转矩（）。
AA. 不变B. 小C. 大4-13降低电源电压后，三相异步电动机的起动转矩将（）。
CA. 增大B.不变C. 减小4-14三相异步电动机在稳定运转情况下，电磁转矩与转差率的关系为（）。
BA. 转差率减小时，转矩增大B. 转差率增大时，转矩也增大C. 转矩与转差率平方成正比D. 转矩与转差率无关4-15三相异步电动机起动电流大的原因是（）。
第 4 章 应变式传感器、单项选择题1、为减小或消除非线性误差的方法可采用（）。
A. 提高供电电压B. 提高桥臂比2、全桥差动电路的电压灵敏度是单臂工作时的（）。
A. 不变B. 2 倍C. 4 倍D. 6 倍3、电阻应变片配用的测量电路中，为了克服分布电容的影响，多采用（ ）8、当应变片的主轴线方向与试件轴线方向一致，且试件轴线上受一维应力作用时，应变片灵敏系数 K 的定义是（）。
A ．应变片电阻变化率与试件主应力之比B ．应变片电阻与试件主应力方向的应变之比C ．应变片电阻变化率与试件主应力方向的应变之比D ．应变片电阻变化率与试件作用力之比9、制作应变片敏感栅的材料中，用的最多的金属材料是（）。
A ．两个桥臂都应当用大电阻值工作应变片B ．两个桥臂都应当用两个工作应变片串联C ．两个桥臂应当分别用应变量变化相反的工作应变片C. 提高桥臂电阻值D.提高电压灵敏度A ．直流平衡电桥BC ．交流平衡电桥D4、通常用应变式传感器测量 （ ）A. 温度 BC ．加速度D5、影响金属导电材料应变灵敏系数A ．导电材料电阻率的变化BC ．导电材料物理性质的变化D6、产生应变片温度误差的主要原因有（ A ．电阻丝有温度系数BC ．电阻丝承受应力方向不同 D7、电阻应变片的线路温度补偿方法有（ A ．差动电桥补偿法B C ．补偿线圈补偿法DK 的主要因素是（ ．直流不平衡电桥 ．交流不平衡电桥．密度 ．电阻）。
．导电材料几何尺寸的变化 ．导电材料化学性质的变化）。
．试件与电阻丝的线膨胀系数相同．电阻丝与试件材料不同）。
．补偿块粘贴补偿应变片电桥补偿法 ．恒流源温度补偿电路法A ．铜B ．铂C ．康铜D ．镍铬合金10、利用相邻双臂桥检测的应变式传感器， 为使其灵敏度高、 非线性误差小 （）。
D ．两个桥臂应当分别用应变量变化相同的工作应变片 在金属箔式应变片单臂单桥测力实验中不需要的实验设备是（ A ．直流稳压电源 B ．低通滤波器 C ．差动放大器D ．电压表关于电阻应变片，下列说法中正确的是（ ） A ．应变片的轴向应变小于径向应变B ．金属电阻应变片以压阻效应为主C ．半导体应变片以应变效应为主D ．金属应变片的灵敏度主要取决于受力后材料几何尺寸的变化 金属丝的电阻随着它所受的机械变形 （ 拉伸或压缩 ）的大小而发生相应的变化的现象称为 金属的（ ）。
习题写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题图解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能分析图所示电路，写出输出函数F 。
习题图 解：[]B A B BB A F ⊕=⊕⊕⊕=)(已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．?解：B A B A B A AB B AB A AB B AB A F ⊕=•=•••=•••=由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1） 试分析电路，说明决议通过的情况有几种。
（2） 【 （3） 分析A 、B 、C 、D 四个人中，谁的权利最大。
习题图解：（1）ABD BC CD ABD BC CD L ++=••=C & && & D $ L B A " =1=1 =1FFA B[FB A（2）(3)根据真值表可知，四个人当中C 的权利最大。
分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
&习题图解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕•⊕= (2)(3)当S 1S 0=00和S 1S 0=11时，该电路实现两输入或门，当S 1S 0=01时，该电路实现两输入或非门，当S 1S 0=10时，该电路实现两输入与非门。
(2)1￥电路逻辑功能为：“判输入ABC 是否相同”电路。
已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
习题图:解：（1）根据波形图得到真值表：，(2)由真值表得到逻辑表达式为C AB BC A C B A F ++=、设∑=)14,12,10,9,8,4,2(),,,(m D C B A F ，要求用最简单的方法，实现的电路最简单。
第4章资本积累一、单选题1．资本主义再生产的特征是：A.扩大再生产B.简单再生产C.剩余价值生产D.生产关系再生产2．资本积累的源泉是：A.资本集中B.资本积累C.剩余价值D.资本家省吃俭用3．资本主义扩大再生产的源泉是：A.资本集中B.资本积累C.劳动生产率提高D.劳动人数增加4．资本原始积累的实质是：A.剩余价值资本化B.暴力迫使生产者和生产资料相分离C.剥夺生产者D.资本家之间的相互剥夺5．资本主义人口过剩的原因是：A.社会上生活资料数量不能养活现有人口B.资本主义社会人口自然增长太快C.生育过多、人口自然增长率高D.资本有机构成的提高使资本对劳动者的需求相对减少二、多选题1．资本有机构成提高要以个别资本的增大为前提。
个别资本增大的形式有：CD A.资本循环 B.资本积累 C.资本集中 D.资本积聚2．资本主义再生产的特征是扩大再生产，原因是：CDA.不扩大再生产就会阻碍社会发展B.技术进步的客观要求C.资本家为了获得更多的剩余价值D.资本家之间的激烈竞争3．资本集中的方式是：ABA.以大鱼吃小鱼的方式，兼并中小资本B.以组织股份公司的方式，把许多分散的小资本集合成大资本C.以民主协商的方式，吸收中小资本D.以资本积累的方式，吞并小资本4．资本积累和资本集中的区别是：ABCDA.资本积累是以积累为基础B.资本集中不是以积累为基础C.资本积累能够增大社会资本D.资本集中不能增大社会资本5．资本主义相对过剩人口经常存在的几种形式是：ABCA.流动过剩人口B.停滞过剩人口C.潜在过剩人口D.自然过剩人口6．在机器大工业基础上发展起来的生产社会化的主要表现是：BCDA.企业之间加剧竞争，中小企业被吞并或变成大企业分支机构B.企业生产是以许多人共同劳动为基础的大生产C.各企业、各部门的生产联结为相互依赖的整体D.生产为日益扩大的市场而进行，并进一步形成世界市场7．资本积累的必然结果是：ABCA.资产阶级财富积累B.无产阶级与资产阶级矛盾激化C.无产阶级贫困积累D. 无产阶级与资产阶级平均分配社会财富三、名词解释1．资本主义简单再生产2．资本主义扩大再生产3．资本积累4．资本有机构成5．资本积聚6. 相对过剩人口7．资本主义积累的一般规律8．工人阶级贫困化四、分析判断1．资本主义社会出现相对过剩人口，是由于人口的自然增长绝对地超过了物质资料的增长所造成的。
第4章习题及解答4.1 用门电路设计一个4线—2线二进制优先编码器。
编码器输入为3210A A A A ，3A 优先级最高，0A 优先级最低，输入信号低电平有效。
输出为10Y Y ，反码输出。
电路要求加一G 输出端，以指示最低优先级信号0A 输入有效。
题4.1 解：根据题意，可列出真值表，求表达式，画出电路图。
其真值表、表达式和电路图如图题解4.1所示。
由真值表可知3210G A A A A =。
(a)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10000000000000000000000000010100011111010110000103A 2A 1A 0A 1Y 0Y G真值表1Y 3A 2A 1A 0Y GA 00 01 11 100010001111000000001101113A 2A 1A 0A 03231Y A A A A =+00 01 11 1000000011110001000011103A 2A 1A 0A 132Y A A =(b) 求输出表达式(c) 编码器电路图图 题解4.114.3 试用3线—8线译码器74138扩展为5线—32线译码器。
译码器74138逻辑符号如图4.16（a ）所示。
题4.3 解：5线—32线译码器电路如图题解4.3所示。
ENA 0A 1A 2A 3A 4图 题解4.31∑∑∑===)12,11,3,2(),,,(3)9,7,5,3,1(),,,(2)13,9,3,2(),,,(1m D C B A F m D C B A F m D C B A F∑∑∑===)14,11,9,6(),,,(3)13,10,7,2(),,,(2)15,13,11,6,2,0(),,,(1m D C B A F m D C B A F m D C B A F4.5写出图P4.5所示电路输出1F 和2F 的最简逻辑表达式。
译码器74138功能表如表4.6所示。
&01234567BIN/OCTEN &CB A 421&F 1F 2174138图 P4.5题4.5解：由题图可得：12(,,)(0,2,4,6)(,,)(1,3,5,7)F C B A m A F C B A m A====∑∑题4.6解：定义：输入为A ，B ，C 。
输出F2，F1。
由题意可得真值表：4.7 试用一片4线—16线译码器74154和与非门设计能将8421BCD 码转换为格雷码的代码转换器。
译码器74154的逻辑符号如图4.17所示。
解：设4位二进制码为3210B B B B ，4位格雷码为3210R R R R 。
根据两码之间的关系可得：332103456789101123210234510111213132101256910131403210(,,,)(8~15)(,,,)(4~11)(,,,)(2~5,10~13)(,,,)(1,2,5,6,9,10,13,14)R B B B B m B R B B B B m m m m m m m m m R B B B B m m m m m m m m m R B B B B m m m m m m m m m ========∑∑∑∑则将译码器74154使能端均接低电平，码输入端从高位到低位分别接3210B B B B 、、、，根 据上述表达式，在译码器后加3个8输入端与非门，可得2103R R R R 、、，可直接输出。
（图 略）B3R3解(2):真值表：8421BCD 格雷码B 3 B 2 B 1 B 0 R 3 R 2 R 1 R 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 10123R m(1,2,5,6,9)R m(2~5)R m(4~9)R m(8,9)====∑∑∑∑4．8 解：74153A2 A3A3 A24.9试用8选1数据选择器74151实现下列逻辑函数。
74151逻辑符号如图4.37（a ）所示。
⑴ (,,)(2,4,5,7)F A B C m =∑ ⑵ (,,)(0,6,7)F A B C M =∏⑶ (,,)()()F A B C A B B C =++⑷ (,,,)F A B C D BC ACD ACD ABCD ABCD =++++ ⑸ (,,,)(0,2,3,5,6,7,8,9)(1015)F A B C D m d =+∑∑题4.9解：如将A B C 、、按高低位顺序分别连接到数据选择器74151的地址码输入端，将数据选择器的输出作为函数值F 。
则对各题，数据选择器的数据输入端信号分别为：（注意，数据选择器的选通控制端ST 必须接有效电平）⑴ 013624570,1D D D D D D D D ======== ⑵ 067123450,1D D D D D D D D ======== ⑶ 023614570,1D D D D D D D D ======== ⑷ 05142637,,1,0D D D D D D D D D D ======== ⑸ 02134567,,1,0D D D D D D D D D D ========或14.10 解：（4）用A ，B 作为地址。
D0 = C ⊙ D C D =1 D2 = C ⊕ D C D =3（5） 用C ，D 作为地址。
131210==⋅==D D B A D B D4.11图P4.11为4线-2线优先编码器逻辑符号，其功能见图4.3（a ）真值表。
试用两个4线-2线优先编码器、两个2选1数据选择器和一个非门和一个与门，设计一个带无信号编码输入标志的8线-3线优先编码器。
1234HPRI/BCD123X 2X 1X 0X 1A 0A EO图 P4.11题4.11解：由图4.3（a ）真值表可见，当编码器无信号输入时，1EO =，因此可以利用EO 的状态来判断扩展电路中哪一个芯片有编码信号输入。
所设计电路如图题解4.11所示，由电路可见，当高位编码器（2）的0EO =时，表示高位编码器（2）有编码信号输入，故选通数据选择器的0通道，将高位编码器（2）的码送到10Y Y 端；当高位编码器（2）的1EO =时，表示高位编码器（2）无编码信号输入，而低位编码器（1）有可能有编码信号输入，也可能无编码信号输入，则将低位编码器（1）的码送到10Y Y 端（当无编码信号输入输入时，1000YY =）。
编码器输出的最高位码，由高位编码器（2）的EO 信号取反获得。
由电路可见，1Y EO =表示无编码信号输入。
X X X X X X X X 2Y 1Y 0Y Y 图 题解4.114.12 解：∑==⋅∙⋅⋅+⋅∙⋅⋅+⋅∙⋅⋅+⋅∙⋅⋅++⋅∙⋅⋅+⋅∙⋅⋅+⋅∙⋅⋅+⋅∙⋅⋅=)6,5,4,3,2,1(),,(m b a c b a b a c b a b a c b a b a c b a b a c b a b a c b a b a c b a b a c b a c b a F4.13 试用一片3线—8线译码器74138和两个与非门实现一位全加器。
译码器74138功能表如表4.6所示。
题4.13解：全加器的输出逻辑表达式为：111(,,)()()(1,2,4,7)i i i i i i i i i i i i i i S A B C A B A B C A B A B C m ---=+++=∑11(,,)()(3,5,6,7)i i i i i i i i i i i C A B C A B A B C A B m --=++=∑式中，i i A B 、为两本位加数，1i C -为低位向本位的进位，i S 为本位和， i C 为本位向高位的进位。
根据表达式，所设计电路如图题解4.13所示。
B iC S i1图 题解4.13C i4.14解： 全减器真值表：A iB iC i-1 C i M i 其中， Ai-被减数0 0 0 0 0 Bi-减数0 0 1 1 1 C i-1低位借位 0 1 0 1 1 Ci-高位借位 0 1 1 1 0 Mi-结果 1 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1CiMi4.15 写出图P4.15所示电路的输出最小项之和表达式。
F (a,b,c,d )图P4.15题4.15解：()()S ab ab CI ab ab CI ab ab =+++=+()CO ab ab CI ab a b ab =++=⊕+＝a b +0()()D S CO ab ab a b ab =⊕=+⊕⊕+ 10D D = 23D CO D CO ==(,,,)(1,3,5,6,9,10,12,14)F a b c d m =∑4.16解：定义：输入的余3BCD 代码为A3，A2，A1，A0。
输出的2421BCD 码Y3，Y2，Y1，Y0。
由表1.2可知：当A3=0 时 Y （3~0） = A （3~0）–0011 （A + 1101）当A3=1 时 Y （3~0） = A （3~0） + 0011A3 A2 A1 A0A3Y3A2 A1 A014.17 试完善图4.47所示电路设计，使电路输出为带符号的二进制原码。
题4.17解：由于加减器的输入均为二进制正数，所以，当0S =时电路做加法，输出一定为正，这时图4.47中的4C 表示进位。
当1S =时，电路做减法运算，电路实现22()()P Q -功能。
由例 4.15分析可知，当22()()0P Q -≥时，41C =，电路输出4321Y Y Y Y 即为原码；当22()()0P Q -<时，40C =，应将电路输出4321Y Y Y Y 取反加1，使其成为原码。
设电路符号位为F ，进位位为5Z ，可写出F 和5Y 的表达式为4F SC =，45C S Z =。
当1F =时，须对4321Y Y Y Y 取码。
所设计电路如图题解4.17所示。
S图 题解4.1712345*4.19 试用两片4位二进制加法器7483和门电路设计一个8421BCD 码减法器，要求电路输出为带符号的二进制原码。
7483的逻辑符号如图4.46(b)所示。
