VHDL课程设计报告---交通灯设计

基于VHDL 的交通灯控制器设计翟殿棠,方 敏,厉光伟(济南大学控制科学与工程学院 山东济南 250022)摘 要:传统的交通灯控制器多数由单片机或PLC 实现,本文介绍基于EDA 技术设计交通灯控制器的一种方案。

EDA 技术的一个重要特征就是使用硬件描述语言(HDL)来完成系统的设计文件,这在电子设计领域已得到设计者的广泛采用。

给出了交通灯控制器的VH DL 源程序和仿真结果。

仿真结果表明该系统的设计方案正确。

展示了VH DL 语言的强大功能和优秀特性。

关键词:交通灯控制器;电子设计自动化;硬件描述语言;可编程器件中图分类号:T N702 文献标识码:B 文章编号:1004373X(2007)0318702Design of Traffic Light Controller Based on VHDLZH AI Diantang,FANG Min,LI Guangwei(School of Cont rol Sci ence and Engineering,Ji nan Universi t y,Ji c nan,250022,China)A bstra ct :Tr affic light controller is usually developed by micr oprocessor or PLC.This paper introduces the design of t raffic light controller base on EDA,one im portant character istic of the EDA is that the design documents should be complet ed by the HDL,and it is widely used by electr onic designer now.The VH DL source progr ammer and simulating r esults of traffic light cont roller are given.T he simulating r esults show that the design met hod is corr ect,it shows the powerful function and excel 2lent char acter of the VHDL.Keywords :traff ic light controller;EDA;HDL;PLD收稿日期:20060706应用VH DL 语言设计数字系统,大部分设计工作可在计算机上完成,从而缩短系统开发时间,提高工作效率。

姓名：张九如学号：01071619VHDL简易红绿灯设计报告------------------------------------------------------------------------------------ Company:-- Engineer:---- Create Date: 15:10:09 06/09/2009-- Design Name:-- Module Name: myslef - Behavioral-- Project Name:-- Target Devices:-- Tool versions:-- Description:---- Dependencies:---- Revision:-- Revision 0.01 - File Created-- Additional Comments:------------------------------------------------------------------------------------library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;---- Uncomment the following library declaration if instantiating---- any Xilinx primitives in this code.--library UNISIM;--use UNISIM.VComponents.all;entity myslef isPort ( RST : in STD_LOGIC;CLKIN : in STD_LOGIC;LIGHT : out STD_LOGIC_VECTOR (2 downto 0));end myslef;architecture Behavioral of myslef issignal CLK_DIV:STD_LOGIC:='0';signal CLK_DIV_REG:STD_LOGIC:='0';signal LIGHTN:STD_LOGIC_VECTOR (2 downto 0):="001";CONSTANT N:Integer:=25000000;CONSTANT P:Integer:=12;signal counter:Integer range 0 to N;signal counter1:Integer range 0 to P;beginprocess(RST,CLKIN,LIGHTN)beginLIGHT <= LIGHTN;IF rising_edge(CLKIN)THENIF(RST='1') thenCLK_DIV <='0';IF Counter=N thencounter<=0;CLK_DIV<=not CLK_DIV;elsecounter<=counter+1;end if;end if;end if;end process;process(CLKIN)beginif(CLKIN'EVENT AND CLKIN='1') thenCLK_DIV_REG <= CLK_DIV;end if;end process;process(RST,CLKIN)beginif(RST='0' AND rising_edge(CLKIN)) thenif((CLK_DIV='1') and (CLK_DIV_REG='0')) thencounter1<=counter1+1;if(counter1<=1)thenLIGHTN<="010";elsif(counter1<=6)thenLIGHTN<="100";elsif(counter1<=12)thenLIGHTN<="001";else counter1<=0;end if;end if;end if;end process;LIBRARY ieee;USE ieee.std_logic_1164.ALL;USE ieee.std_logic_unsigned.all;USE ieee.numeric_std.ALL;ENTITY myslef_tb ISEND myslef_tb;ARCHITECTURE behavior OF myslef_tb IS-- Component Declaration for the Unit Under Test (UUT)COMPONENT myslefPORT(RST : IN std_logic;CLKIN : IN std_logic;LIGHT : OUT std_logic_vector(2 downto 0));END COMPONENT;--Inputssignal RST : std_logic := '0';signal CLKIN : std_logic := '0';--Outputssignal LIGHT : std_logic_vector(2 downto 0);constant CLKIN_period :time := 20 ns;BEGIN-- Instantiate the Unit Under Test (UUT)uut: myslef PORT MAP (RST => RST,CLKIN => CLKIN,LIGHT => LIGHT);-- No clocks detected in port list. Replace <clock> below with -- appropriate port nameCLKIN_process :processbeginCLKIN <= '0';wait for CLKIN_period/2;CLKIN <= '1';wait for CLKIN_period/2; end process;-- Stimulus processstim_proc: processbegin-- hold reset state for 100ms.RST<='1'after 200 ns;wait for 100ms;wait for CLKIN_period*10;-- insert stimulus herewait;end process;电路结构：工作流程：CLKIN脉冲时钟经过分频后激活触发器，触发器激活计数器计数，计数器为12进制计数器，当有不同计数值时，红绿黄灯分别亮起。

华中科技大学基于xilinx FPGA的VHDL交通灯控制器的设计--基于Spartan3E开发板专业：电子信息工程一. 任务设计要求①设计一个十字路口交通信号灯的定时控制电路。

要求红、绿灯按一定的规律亮和灭，并在亮灯期间进行倒计时，并将运行时间用数码管/液晶显示出来。

②绿灯亮时，为该车道允许通行信号，红灯亮时，为该车道禁止通行信号。

要求主干道每次通行时间为99秒，支干道每次通行时间为30秒。

每次变换运行车道前绿灯闪烁，持续时间为5秒。

即车道要由主干道转换为支干道时，主干道在通行时间只剩下5秒钟时，绿灯闪烁显示，支干道仍为红灯，以便主干道上已过停车线的车继续通行，未过停车线的车停止通行。

同理，当车道由支干道转换为主干道时，支干道绿灯闪烁显示5秒钟，主干道仍为红灯。

③对红、绿灯的运行时间要能比较方便的进行重新设置。

④对器件进行在系统编程和实验验证。

⑤用VHDL语言对设计进行描述，设计一个测试方案，通过ISE对设计进行仿真验证。

并能够下载到实验板上调试成功。

任务扩展：在原设计的基础上加入指示方向的功能。

二. 系统设计1.系统原理图与说明由系统设计原理图，我以清楚地将系统分为六个模块：分频模块，时间设置模块，状态转换模块，时间计算模块，LED流水灯模块，LCD显示模块。

1）分频模块分频模块其作用为：由于Spartan3E板上提供的时钟信号为50MHz，而设计所需时钟信号为1Hz，故使用分频模块将50MHz信号分频为1Hz信号。

2）时间置数模块由于任务设计要求可以对主干道，支干道上左转、绿灯运行的时间进行重新设置调整，所以要对系统进行参数化设计。

首先引入一组参数，main_gh，main_gl，main_lh,main_ll,branch_gh，branch_gl，branch_lh,branch_ll(下划线后面的字母分别取green,left,high,low首字母).需要置数时，首先选择对主干道还是支干道时间置数，这里设置一个main_or_branch参数，当main_or_branch为高时设置支干道时间，为低时设置主干道时间。

交通灯设计课程名称：学院专业姓名：学号：年级：任课教师：2011年9 月 5 日实验目的：1.熟悉quartus的使用，了解VHDL编程2.掌握逻辑电路的设计方法3.利用Quartus，使用VHDL语言编写一个交通灯的程序，使之可以实现红黄绿灯的交替出现，并在十字路口的另一条岔路上实现指挥的同步，完成交通指挥的功能。

实验基本原理：在假设时钟信号为1HZ的情况下，对路口的灯进行计时，每当时间到时转入下一个状态，开始新一轮的计时，一个十字路口的交通灯组合后有四种情况（绿，红）（黄，红）（红，绿）（红，黄），每个状态可对应一个时间。

在对每种状态编号后就可以开始状态的循环了。

实验内容：实验代码：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity traffic isport(clk: in std_logic;r1,y1,g1,r2,y2,g2:out std_logic --六个输出对应十字路口的六个红绿灯);end traffic;architecture act of traffic isconstant yellow_time:integer:=5;constant green_time:integer:=20; --不用定义红灯的时间，因为后面用不到.signal state:integer range 0 to 3; --这里有四种状态，用state来表示beginprocess(clk)beginif(clk'event and clk='1') thencase state is --用来展示这四种状态when 0=>r1<='0';y1<='0';g1<='1';r2<='1';y2<='0';g2<='0';when 1=>r1<='0';y1<='1';g1<='0';r2<='1';y2<='0';g2<='0';when 2=>r1<='1';y1<='0';g1<='0';r2<='0';y2<='0';g2<='1';when others=>r1<='1';y1<='0';g1<='0';r2<='0';y2<='1';g2<='0';end case;end if;end process;process(clk)variable count:integer range 0 to 25;beginif(clk'event and clk='1') thenif count=0 then --状态的循环if state=3 thenstate<=0;elsestate<=state+1;end if;case state iswhen 0=>count:=yellow_time; --选择状态对应的时间when 1=>count:=green_time;when 2=>count:=yellow_time;when others=>count:=green_time;end case;elsecount:=count-1; --状态的计时end if;end if;end process;end act;实验结果点击编译，可以看出没有出现错误设计出相应的波形文件并加载后，点击仿真，就可以出现如下的波形由时序仿真的结果可以看出，它实现了红绿灯的交替以及十字路口的两路灯的协调实验总结：此次实验做出的交通灯是建立在时钟频率为1HZ的基础上的，而硬件实验中提供的时钟信号一般都为几兆赫兹，因此如果这个实验想要下载到实验箱上去模拟的的话就需要在前面加上分频的代码，并将clk换成更改后的时钟通过实验的结果可以看出，在红绿灯稳定之前，有几秒钟的不稳定时期，这个是由于在设计是没有给变量赋给初值造成的，这在以后的设计中尤其需要注意，而在稳定后，功能实现较好，各时间段的衔接很顺畅，并且计时的时候用的是定义的常数green_time和yellow_time本实验中定义式25秒和5秒，这种做法可以方便以后的维护，修改起来也比较方便，并且使代码比较容易读懂。

基于VHDL语言的交通灯控制器设计2009年06 月18 日星期四20:38设计要求1、显示一个方向的绿、黄、红的指示状态。

2、特殊情况按键能实现特殊的功能，计数器停止计数并保持在原来的状态，显示红灯状态。

特殊后能继续计数.3、复位按键实现总体计数清零功能。

4、实现正常的倒计时功能. 用数码管作为倒计时显示, 显示时间为绿灯17s, 黄灯3s 红灯20s。

| ---------- >|--->| ------------ >|| 绿灯| 黄灯| 红灯|设计思想首先由晶振产生出发信号，由控制器处理成1HZ的时钟，利用此时钟进行计数，通过判断控制交通灯的亮灭。

通过每种灯亮的时间总数与计数值比较得到数码管应该显示的数值，利用分位分成十位和个位。

通过译码电路来实现数码管的显示。

本实验所使用的芯片为EPM7128SLS84-，6 实体逻辑单元为64 点，结构体逻辑单元为128 小型芯片。

软件本实验使用MAX＋plus II 10 来进行程序的编写，编译，仿真以及下载。

在实验中发现其用，但仍有地方需要改进，不支持MOD取余运算。

（源程序）* 在MAX+plus II 中，汉字很容易出现乱码，建议大家用英文，这里为了考虑到读者的习惯写论文时都译成中文Library IEEE;Use IEEE.std_logic_1164.all;Entity redgreen isPort(clock_in:in std_logichold_state:instd_logic;reset_state:instd_logic，led_green ，led_yellow:out std_logic;led_redselect_en:buffer std_logic; select_display:out std_logic_vector(0 to 6)); end;Architecture half of redgreen isconstant loop_hz:integer:=800000; -- 一根据晶振实际频率算出来signal count_time:integer range 0 to loop_hz;signal clock_buffer:std_logic;signal clock_out:std_logic;signal count_num:integer range 0 to 40;signal display_num:integer range 0 to 20;signal display_shi:integer range 0 to 9;signal display_ge:integer range 0 to 9;constant loop_time:integer:=40; 个循环周期的时间constant red_time:integer:=20; -- 红灯的时间constant green_time:integer:=17; -- 绿灯的时间constant yellow_time:integer:=3; -- 黄灯的时间beginprocess(clock_in) -- 分频进程beginif rising_edge(clock_in) thenif count_time=loop_hz then count_time<=0; clock_buffer<=notclock_buffer;else count_time<=count_time+1;end if;end if; clock_out<=clock_buffer;-- 输入1HZ 的频率end process;process(reset_state ，clock_out) -- 计数进程beginif reset_state=1 then -- 重启后计数归零count_num<=0;elsif rising_edge(clock_out) thenif hold_state=1 then -- 紧急时计数占停count_num<=count_num;elseif count_num=loop_time-1 then count_num<=0;else count_num<=count_num+1;end if;end if;end if;end process;process(clock_out) -- 交通灯显示count countbeginnumnumif falling_edge(clock_in) thenif hold_state=1 then --led_red<=1;led_green<=0;led_yellow<=0;elseifelsifelseendif;占停时红灯亮display_num<=green_time-count_num;led_red<=0;led_green<=1;led_yellow<=0;display_num<=green_time+yellow_time-led_red<=0;led_green<=0;led_yellow<=1;display_num<=loop_time-count_num;led_red<=1;led_green<=0;led_yellow<=0;endif; end if;end process;process(display_num) -- 分位进程beginif display_num>=20 then display_shi<=2;display_ge<=display_num-20;elsif display_num>=10 thendisplay_shi<=1;display_ge<=display_num-10;elsedisplay_shi<=0;display_ge<=display_num;end if;end process;process(clock_in) -- 数码管显示beginif falling_edge(clock_in) thenselect_en<=1; -- 因为我们的实验箱采用数码管并联方式，所以显示case display_shi iswhen 0=>select_display<=1111110; when1=>select_display<=0110000; when 2=>select_display<=1101101; whenothers=>select_display<=0000000; end case;if select_en=1 then select_en<=0; case display_ge is when0=>select_display<=1111110; when 1=>select_display<=0110000; when2=>select_display<=1101101; when 3=>select_display<=1111001; when4=>select_display<=0110011; when 5=>select_display<=1011011; when6=>select_display<=1011111; when 7=>select_display<=1110000; when8=>select_display<=1111111; when 9=>select_display<=1110011; whenothers=>select_display<=0000000; end case;end if;end if;end process;end;-- 由于时间和硬件限制，这个程序仅仅实现了一路交通灯，用类似的方法可以写出两路交通灯的程library ieee;use ieee.std_logic_1164.all;entity redgreen isPort( clock_in:in std_logic; hold_state:in std_logic;reset_state:in std_logic;led_red,led_green,led_yellow:out std_logic; select_en:buffer std_logic; select_display:out std_logic_vector(0 to 6));end;architecture half of redgreen isbeginsignal count_time:integer range 0 to 800000;signal clock_buffer:std_logic;signal clock_out:std_logic;signal count_num:integer range 0 to 40;signal display_num:integer range 0 to 20; signal display_shi:integer range 0 to 9; signal display_ge:integer range 0 to 9; constantloop_time:integer:=50;constant red_time:integer:=25;constant green_time:integer:=20; constant yellow_time:integer:=5;begin process(clock_in)beginif rising_edge(clock_in)count_time<=0;clock_buffer<=not clock_buffer;count_time<=count_time+1;end if;end if;clock_out<=clock_buffer;end process;process(reset_state,clock_out)beginif reset_state=1then count_num<=0;elsif rising_edge(clock_out)then if hold_state=1then count_num<=count_num;else if count_num=loop_time-1then count_num<=0;else count_num<=count_num+1;end if;end if;thenif count_time=loop_hz then elseend if;end process;process(clock_out)beginif falling_edge(clock_in)then if hold_state=1thenled_red<=1;led_green<=0; led_yellow<=0;elseif count_numdisplay_num<=green_time-count_num;led_red<=0;led_green<=1;led_yellow<=0;elsif count_numdisplay_num<=green_time+yellow_time-count_num; led_red<=0;led_green<=0;led_yellow<=1;elsedisplay_num<=loop_time-count_num;led_red<=1;led_green<=0;led_yellow<=0;end if;end if;end if;end process;process(display_num)beginif display_num>=20then display_shi<=2;display_ge<=display_num-20;elsif display_num>=10then display_shi<=1;display_ge<=display_num-10;else display_shi<=0;display_ge<=display_num;end if;end process;process(clock_in)beginif falling_edge(clock_in)then select_en<=1;case display_shi iswhen 0=>select_display<=1111110;when 1=>select_display<=0110000;when 2=>select_display<=1101101;when others=>select_display<=0000000; end case;if select_en=1then select_en<=0;case display_ge iswhen 0=>select_display<=1111110;when 1=>select_display<=0110000;when 2=>select_display<=1101101;when 3=>select_display<=1111001;when 4=>select_display<=0110011;when 5=>select_display<=1011011;when 6=>select_display<=1011111;when 7=>select_display<=1110000;when 8=>select_display<=1111111;when 9=>select_display<=1110011;when others=>select_display<=0000000;end case; end if; end if;end process; end;end half;。

基于vhdl交通灯课程设计一、课程目标知识目标：1. 学生能理解并掌握VHDL语言的基本结构及其在交通灯控制系统中的应用；2. 学生能运用VHDL语言编写交通灯控制程序，实现对交通灯红、黄、绿灯亮灭时间的控制；3. 学生了解交通灯控制系统的工作原理，理解数字电路在实际应用中的重要性。

技能目标：1. 学生能够独立进行VHDL代码的编写，具备初步的编程能力；2. 学生通过课程设计实践，培养解决实际问题的能力，提高动手操作能力；3. 学生能够运用所学知识对交通灯控制系统进行调试和优化。

情感态度价值观目标：1. 学生在课程学习中，培养对电子信息技术专业的兴趣，激发学习热情；2. 学生通过团队合作完成课程设计，提高沟通与协作能力，增强团队意识；3. 学生认识到电子技术在现实生活中的应用，增强社会责任感和创新意识。

课程性质：本课程为电子信息技术专业高年级的专业课程设计，旨在通过实际操作，让学生将所学理论知识运用到实际项目中。

学生特点：学生已经掌握了VHDL语言的基本知识，具有一定的编程基础，对实际项目具有一定的兴趣和热情。

教学要求：结合学生特点和课程性质，注重实践操作，提高学生的动手能力和解决实际问题的能力。

在教学过程中，注重启发式教学，引导学生主动探索，培养学生的创新意识。

同时，关注学生的情感态度价值观培养，提高学生的综合素质。

通过分解课程目标，为后续教学设计和评估提供依据。

二、教学内容1. 交通灯控制系统原理介绍：讲解交通灯控制系统的工作原理，分析各个模块的功能及相互关系，使学生对交通灯控制系统有整体的认识。

相关教材章节：第三章 数字电路设计基础，第四节 交通灯控制系统原理。

2. VHDL语言基础回顾：回顾VHDL语言的基本结构、语法和常用语句，为后续编程打下基础。

相关教材章节：第二章 VHDL语言基础，全章。

3. 交通灯控制程序设计：详细讲解如何使用VHDL语言编写交通灯控制程序，包括红、黄、绿灯亮灭时间的设置。

福建农林大学计算机与信息学院信息工程类实验报告课程名称：VHDL数字系统设计姓名：系：电子信息工程专业：电子信息工程年级：2008级学号：指导教师：职称：2011 年6 月18 日实验项目列表福建农林大学计算机与信息学院信息工程类实验报告实验基于VHDL的交通控制灯设计1•实验目的和要求模拟十字路口交通信号灯的工作过程，利用实验板上的两组红、黄、绿LED作为交通信号灯，设计一个交通信号灯控制器。

基本要求：(a)信号灯分别由红、黄、绿三种颜色组成，运行时，绿灯亮40秒钟，然后闪5秒，绿灯灭，黄灯亮2秒，黄灯灭，红灯亮，同时另一方向的绿灯亮，红灯亮的时间为47秒。

扩展要求：(b)增加显示功能，即每个灯亮时显示相应的秒数并倒计时。

(c)增加左转功能，即信号灯由红灯、黄灯和两个绿灯组成，左转时间为15秒，红灯亮的时间调整为62秒。

2•实验原理或方案1.总体方案的设计：交通灯控制电路主要由以下几部分构成，如图 2.1所示，有电源电路，脉冲电路，分频电路，倒计时电路，(交通灯)状态控制电路，灯显示电路。

图2.1交通灯控制电路功能模块框图在某一十字路口交叉地带，可设置东西走向的道路为主道，南北走向的道路为次道，主次车道的交通灯需按交通法则交替运行。

2.总体设计电路图交通控制灯系统总体电路图3 •主要仪器设备1、 装有Altera 公司Max+plusU 仿真软件的计算机一台。

2、 选择 FPG/器件：Cyclone 中的 EP1C12Q240C83、 EDA-VI 实验箱一台。

4、 实现数据下载的数据线，导线。

5、 开关以及LED 灯。

6、 四位八段数码显示管。

4 •操作方法与实验步骤Max+plusH 开发工具是美国Altera 公司自行设计的一种软件工具，其使用方 法如下：(1) 建立和编写一个VHDL 语言的工程文件CLK-------- INPUT—VCC --OUTPUT C1 [KZCLK G1Y1 R1 L1L2 C2 Y2 R2inst9CNT45selkDOUT45M「 0EN45ADOUT45B[7 EN45B -instlOUTPUT Y1卜 二CD”OUTPU i^^^ L2OUTPUT Y2.OUTPU ^^ R2 XSKZinst4elk DOUT02M[7 EN02A EN02B inst3diV1elk3 elkouelkou 2i ist8SELTIMEDAOUT[y0]delednum[3..O] Ainst7Dfdeeode3 8SEL[2..0]Q[7.. 0]inst6OUTPUT Ar BTPUT C——=»OUTPUTEOUTPUT Q[7..0]EN45A EN45B EN02A EN02B EN15A EN15BCNT15sAIN45A[7..0] AIN45B[7..0]AIN15A[7..0]EN15ADOUT15B[7AIN15B[7..0]EN15BAIN02[7..0]inst2CNT02selk DOUT15M[: D O ITI 7TMD7OTDOUTM[7 DOUTB[7DOUT3[3..0] DOUT4[3..O] inst5BT U C DT U O D砂K2 碱T1[3..0]SEL [2.DOUT2[3..0]首先启动Max+plusU系统，启动后系统进入主菜单画面。

EDA课程设计实验报告交通信号控制器的VHDL的设计一、设计任务及要求：设计任务：模拟十字路口交通信号灯的工作过程，利用实验板上的两组红、黄、绿LED作为交通信号灯，设计一个交通信号灯控制器。

要求：（1）交通灯从绿变红时，有4秒黄灯亮的间隔时间；（2）交通灯红变绿是直接进行的，没有间隔时间；（3）主干道上的绿灯时间为40秒，支干道的绿灯时间为20秒；（4）在任意时间，显示每个状态到该状态结束所需的时间。

支干道主干道图1 路口交通管理示意图表1 交通信号灯的4种状态设计要求：（1）采用VHDL语言编写程序，并在QUARTUSII工具平台中进行仿真，下载到EDA实验箱进行验证。

（2）编写设计报告，要求包括方案选择、程序清单、调试过程、测试结果及心得体会。

二设计原理1、设计目的：学习DEA开发软件和QuartusII的使用方法，熟悉可编程逻辑器件的使用。

通过制作来了解交通灯控制系统，交通灯控制系统主要是实现城市十字交叉路口红绿灯的控制2’设计说明（1）第一模块：clk时钟秒脉冲发生电路在红绿灯交通信号系统中，大多数情况是通过自动控制的方式指挥交通的。

因此为了避免意外事件的发生，电路必须给一个稳定的时钟（clock）才能让系统正常运作。

模块说明：系统输入信号：Clk: 由外接信号发生器提供256的时钟信号；系统输出信号：full：产生每秒一个脉冲的信号；（2）第二模块：计数秒数选择电路计数电路最主要的功能就是记数负责显示倒数的计数值，对下一个模块提供状态转换信号。

模块说明：系统输入：full: 接收由clk电路的提供的1hz的时钟脉冲信号；系统输出信号：tm：产生显示电路状态转换信号tl：倒计数值秒数个位变化控制信号th：倒计数值秒数十位变化控制信号（3）第三模块：红绿灯状态转换电路本电路负责红绿灯的转换。

模块说明：系统输入信号：full: 接收由clk电路的提供的1hz的时钟脉冲信号；tm: 接收计数秒数选择电路状态转换信号；系统输出信号：comb_out: 负责红绿灯的状态显示。

北京XX大学《数字电路逻辑设计》实训报告基于VHDL语言的EDA设计——交通灯控制系统课程名称：数字电路逻辑设计课程实训学院：信息学院专业：电子信息工程姓名：班级：200908030301学号：2009080303132 2009080303101指导教师：成绩：2011年12 月22日目录目录 ................................................................................................................................................ - 1 - 概述 .. (1)第一章交通灯控制系统工程设计要求 (2)1、基础功能要求 (2)2、拓展功能要求 (2)第二章基础功能模块电路设计 (3)1、南北方向控制模块设计 (3)2、东西方向控制模块设计 (5)3、顶层设计 (8)第三章电路基础功能时序仿真验证 (9)1、南北方向控制模块功能仿真验证 (9)2、东西方向控制模块功能仿真验证 (9)3、顶层设计整体功能仿真验证 (10)第四章电路拓展功能设计 (11)1、“左转向”指示灯功能设计 (11)2、“左转向”指示功能设计 (12)附录 (13)附录1-小组成员与成员分工 (13)附录2-参考资料 (13)概述1、EDA技术的概念EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。

EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。

利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC 版图或PCB版图的整个过程的计算机上自动处理完成。

大连理工大学本科实验报告题目：十字路口交通灯控制系统课程名称：数字电路课程设计学院（系）：电子信息与电气工程学部专业：班级：学生姓名：学号：完成日期：成绩：年月日题目：1 设计要求设计并调试好一个十字路口的交通灯控制系统，具体功能如下：(1).主干道、支干道方向分别有红、黄、绿指示灯以及两个显示数码管。

(2).当主干道方向允许通行亮绿灯时，支干道方向亮红灯，而支干道方向允许通行亮绿灯时，主干道方向亮红灯。

(3).工作顺序为支干道方向红灯亮40秒，前35秒支干道方向绿灯亮，后5秒黄灯亮。

然后主干道方向红灯亮20秒，前15秒支干道方向绿灯亮，后5秒黄灯亮。

(4).主干道和支干道的数码管分别以倒计时的方式显示该道路当前状态所剩余的时间。

2 设计分析及系统方案设计根据设计要求整个系统需要包括交通灯状态控制以及倒计时显示控制两部分，包括了计时器、交通灯状态转换控制器以及译码显示电路的设计。

交通等状态转换控制器用来控制交通灯的颜色转换；计时器用来产生交通灯状态转换的条件以及数码管倒计时所需显示的数据；译码显示电路用来控制数码管完成倒计时的功能。

交通灯控制流程图mg my mr sg sy sr1 0 0 0 0 10 1 0 0 0 10 0 1 1 0 00 0 1 0 1 03系统以及模块硬件电路设计下载时选择开发系统模式54 系统的VHDL设计library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity traffic isport(clk: in std_logic;mg,my,mr,sg,sy,sr: out std_logic;showmh: out std_logic_vector(3 downto 0);showml: out std_logic_vector(3 downto 0);showsh: out std_logic_vector(3 downto 0);showsl: out std_logic_vector(3 downto 0));end;architecture sys of traffic istype state is (a0,a1,a2,a3); --交通灯亮灭状态type mstate is (m0,m1,m2); --主干道显示状态type sstate is (s0,s1,s2); --支干道显示状态signal presents,nexts : state;signal mpresent,mnext : mstate;signal spresent,snext : sstate;signal ch35,mh35 : std_logic_vector(3 downto 0) :="0011";signal cl35,ml35 : std_logic_vector(3 downto 0) :="0100";--ch35(高位),cl35(低位)为交通灯状态计时信号(35s)--mh35(高位),ml35(低位)为主干道显示计时信号(35s) signal ch15,sh15 : std_logic_vector(3 downto 0) :="0001";signal cl15,sl15 : std_logic_vector(3 downto 0) :="0100";--ch15(高位),cl15(低位)为交通灯状态计时信号(15s)--sh15(高位),sl15(低位)为支干道显示计时信号(15s) signal cl5,sl5,ml5 : std_logic_vector(3 downto 0) :="0100";signal ch5,sh5,mh5 : std_logic_vector(3 downto 0) :="0000";--ch5(高位),cl5(低位)为交通灯状态计时信号(5s)--sh5(高位),sl5(低位)为支干道显示计时信号(5s)--mh5(高位),ml5(低位)为主干道显示计时信号(5s)signal sh40 : std_logic_vector(3 downto 0) :="0011";signal sl40 : std_logic_vector(3 downto 0) :="1001";--sh40(高位),sl40(低位)为支干道显示计时信号(40s) signal mh20 : std_logic_vector(3 downto 0) :="0001";signal ml20 : std_logic_vector(3 downto 0) :="1001";--mh20(高位),ml20(低位)为主干道显示计时信号(20s) signal sreach40,mreach20,mreach5,sreach5,mreach35 : std_logic:='0';sreach15,reach5,reach35,reach15 : std_logic:='0';--表示各计时信号计时一次结束的信号signal srst40,mrst20,mrst5,srst5,mrst35,srst15,rst5,rst35,rst15 : std_logic :='0';--将各计时信号重新置数的信号beginshift: process(clk) --状态转换beginif clk'event and clk='1' thenpresents<=nexts; --交通灯状态转换mpresent<=mnext; --主干道显示状态转换spresent<=snext; --支干道显示状态转换end if;end process;lightctrl: process(presents,reach35,reach15,reach5) --交通灯控制begincase presents iswhen a0 => mg<='1';my<='0';mr<='0';sg<='0';sy<='0';sr<='1';if reach35='1' then nexts<=a1;else nexts<=a0;rst35<='0';rst15<='1';rst5<='1';end if;--若reach35为1则转到a1状态，否则维持a0状态when a1 => mg<='0';my<='1';mr<='0';sg<='0';sy<='0';sr<='1';if reach5='1' then nexts<=a2;else nexts<=a1;rst35<='1';rst15<='1';rst5<='0';end if;--若reach5为1则转到a2状态，否则维持a1状态when a2 => mg<='0';my<='0';mr<='1';sg<='1';sy<='0';sr<='0';if reach15='1' then nexts<=a3;else nexts<=a2;rst35<='1';rst15<='0';rst5<='1';end if;--若reach15为1则转到a3状态，否则维持a2状态when a3 => mg<='0';my<='0';mr<='1';sg<='0';sy<='1';sr<='0';if reach5='1' then nexts<=a0;else nexts<=a3;rst35<='1';rst15<='1';rst5<='0';end if;--若reach5为1则转到a0状态，否则维持a3状态end case;end process;c35: process(clk,rst35) --35s交通灯状态计时beginif rst35='1' then ch35<="0011";cl35<="0100";elsif (clk'event and clk='1') thenif (cl35="0001" and ch35="0000") then reach35<='1';else reach35<='0';--计数到1时reach35置1，否则置0if cl35="0000" thenif ch35="0000" thench35<="0011";cl35<="0100";else cl35<="1001";ch35<=ch35-1;end if;else cl35<=cl35-1;end if;end if;end process;c15: process(clk,rst15) --15s交通灯状态计时beginif rst15='1' then ch15<="0001";cl15<="0100";elsif clk'event and clk='1' thenif (cl15="0001" and ch15="0000") then reach15<='1';else reach15<='0';end if;--计数到1时reach15置1，否则置0if cl15="0000" thenif ch15="0000" thenelse cl15<="1001";ch15<=ch15-1;end if;else cl15<=cl15-1;end if;end if;end process;c5: process(clk,rst5) --5s交通灯状态计时beginif rst5='1' then cl5<="0100";elsif clk'event and clk='1' thenif cl5="0001" then reach5<='1';else reach5<='0';--计数到1时reach5置1，否则置0cl5<=cl5-1;end if;end process;mcount: process(mpresent,mreach20,mreach35,mreach5) --主干道显示控制begincase mpresent iswhen m0 => mrst35<='0';mrst20<='1';mrst5<='1';showmh<=mh35;showml<=ml35;if mreach35='1' then mnext<=m1;else mnext<=m0;end if;--若mreach35为1则转到m1状态，否则维持m0状态when m1 => mrst35<='1';mrst20<='1';mrst5<='0';showmh<=mh5;showml<=ml5;if mreach5='1' then mnext<=m2;else mnext<=m1;end if;--若mreach5为1则转到m2状态，否则维持m1状态when m2 => mrst35<='1';mrst20<='0';mrst5<='1';showmh<=mh20;showml<=ml20;if mreach20='1' then mnext<=m0;else mnext<=m2;end if;--若mreach20为1则转到m0状态，否则维持m2状态end case;end process;m5: process(clk,mrst5) --5s主干道显示计时beginif mrst5='1' then ml5<="0100";mh5<="0000";elsif clk'event and clk='1' thenif ml5="0001" then mreach5<='1';else mreach5<='0';end if;--计数到1时mreach5置1，否则置0if ml5="0000" then ml5<="0100";else ml5<=ml5-1;end if;end if;end process;m20: process(clk,mrst20) --20s主干道显示计时beginif mrst20='1' then mh20<="0001";ml20<="1001";elsif clk'event and clk='1' thenif (ml20="0001" and mh20="0000") then mreach20<='1';else mreach20<='0';end if;--计数到1时mreach20置1，否则置0if ml20="0000" thenif mh20="0000" thenmh20<="0001";ml20<="1001";else ml20<="1001";mh20<=mh20-1;end if;else ml20<=ml20-1;end if;end if;end process;m35: process(clk,mrst35) --20s主干道显示计时beginif mrst35='1' then mh35<="0011";ml35<="0100";elsif (clk'event and clk='1') thenif (ml35="0001" and mh35="0000") then mreach35<='1';else mreach35<='0';end if;--计数到1时mreach35置1，否则置0if ml35="0000" thenif mh35="0000" thenmh35<="0011";ml35<="0100";else ml35<="1001";mh35<=mh35-1;end if;else ml35<=ml35-1;end if;end if;end process;scount: process(spresent,sreach40,sreach15,sreach5) --支干道显示控制begincase spresent iswhen s0 => srst40<='0';srst15<='1';srst5<='1';showsh<=sh40;showsl<=sl40;if sreach40='1' then snext<=s1;else snext<=s0;end if;--若sreach40为1则转到s1状态，否则维持s0状态when s1 => srst40<='1';srst15<='0';srst5<='1';showsh<=sh15;showsl<=sl15;if sreach15='1' then snext<=s2;else snext<=s1;end if;--若sreach15为1则转到s2状态，否则维持s1状态when s2 => srst40<='1';srst15<='1';srst5<='0';showsh<=sh5;showsl<=sl5;if sreach5='1' then snext<=s0;else snext<=s2;end if;--若sreach5为1则转到s0状态，否则维持s2状态end case;end process;s40: process(clk,srst40) --40s支干道显示计时beginif srst40='1' then sh40<="0011";sl40<="1001";elsif (clk'event and clk='1') thenif (sl40="0001" and sh40="0000") then sreach40<='1';else sreach40<='0';end if;--计数到1时sreach40置1，否则置0if sl40="0000" thenif sh40="0000" thensh40<="0011";sl40<="1001";else sl40<="1001";sh40<=sh40-1;end if;else sl40<=sl40-1;end if;end if;end process;s5: process(clk,srst5) --5s支干道显示计时beginif srst5='1' then sl5<="0100";sh5<="0000";elsif clk'event and clk='1' thenif sl5="0001" then sreach5<='1';else sreach5<='0';--计数到1时sreach5置1，否则置0end if;if sl5="0000" then sl5<="0100";else sl5<=sl5-1;end if;end if;end process;s15: process(clk,srst15) --15s支干道显示计时beginif srst15='1' then sh15<="0001";sl15<="0100";elsif clk'event and clk='1' thenif (sl15="0001" and sh15="0000") then sreach15<='1';else sreach15<='0';end if;--计数到1时sreach15置1，否则置0if sl15="0000" thenif sh15="0000" thensh15<="0001";sl15<="0100";else sl15<="1001";sh15<=sh15-1;end if;else sl15<=sl15-1;end if;end if;end process;end sys;5 结论以及结果说明采用GW48-CK开发系统，选用工作模式5，使用MAX+plus II软件调试环境，仿真过程中时钟周期设为200ns，仿真时间100us。

课程设计课程名称：交通灯设计.一、课程设计内容1．学习ALTERA公司的FPGA/CPLD的结构、特点和性能。

2．学习集成开发软件MAX+plus II/Quartus II的使用及设计过程。

3．熟悉EDA工具设计数字电路设计方法，掌握VHDL硬件描述语言设计方法。

4．根据给定题目设计数字电路，来加深对可编程逻辑器件的理解和掌握。

二、课程设计应完成的工作1．在所选择器件内完成交通灯控制器的设计，要求设计完成后芯片具有交通灯控制器的全部功能、包括显示和操作接口。

2．交通灯控制器要求控制十字路口两道路的交通灯，两道路交替通行，每次通行时间可设定20——60秒之间，每个路口要求有前行、禁止、人行灯。

（根据实际设计进度考虑可以增加左右转向灯，等待和通行时间显示等）。

3．撰写设计说明书一份(不少于2000字)，阐述系统的工作原理，软、硬件设计方法，重点阐述软件思路。

说明书应包括封面、任务书、目录、摘要、正文、参考文献(资料)等内容，以及硬件电路综合图和软件程序清单等材料。

注：设计说明书题目字体用小三，黑体，正文字体用五号字，宋体，小标题用四号及小四，宋体，并用A4纸打印。

三、课程设计进程安排四、设计资料及参考文献1．康华光主编，《电子技术基础-数字部分》，高等教育出版社，1998。

2．谭会生等主编，《EDA技术及应用》，西安电子科技大学出版社，2001 3．潘松等主编，《EDA技术实用教程》，科学出版社，20064．雷伏容主编，《VHDL电路设计》，清华大学出版社，2006 5．Charles H.Roth等著，《数字系统设计与VHDL》，电子工业出版社，2008五、成绩评定综合以下因素：(1) 说明书及设计图纸的质量(占50%)。

(2) 独立工作能力及设计过程的表现(占30%)。

(3) 回答问题的情况(占20%)。

说明书和图纸部分评分分值分布如下：1、任务分析与设计思路（10分）要求说明设计任务的具体技术指标打算如何实现，根据实现各技术指标的解决方法，提出总体设计的思路和解决方案，说明其中关键问题及其解决办法。

《电子设计自动化（EDA）技术》课程实训报告题目: 交通信号控制器VHDL设计姓名：* *院系：应用技术学院专业：电子信息工程（仪器仪表）学号： ************ 指导教师：徐正坤2010 年6 月29 日目录1 课程设计题目、内容与要求…………………………………4页1.1 设计题目…………………………………………………4页1.2 设计内容…………………………………………………4页1.3 具体要求…………………………………………………4页2 系统设计………………………………………………………5页2.1 设计思路…………………………………………………5页2.2 系统原理…………………………………………………5页3 系统实现………………………………………………………5页3.1 VHDL源程序的具体程序和说明………………………5页3.2 交通信号控制器程序中使用到得信号及其对应的管脚…7页4 系统仿真………………………………………………………7页5 硬件验证（操作）说明………………………………………7页6 总结…………………………………………………………8页7 参考书目……………………………………………………8页交通灯控制器周晓重庆三峡学院应用技术学院电子信息工程（仪器仪表）2008级重庆万州 404000摘要基于VHDL的交通灯控制器设计，芯片采用ALTERA公司的ACEX1K 系列的EP1K10TC100-3，使用硬件描述语言VHDL进行描述，对交通灯进行模块化，在VHDL编程环境Quartus II下编译通过。

此报告对该设计的思想原理，详细程序和引脚配置以及波形仿真进行了详细的阐述。

关键词：VHDL 模块化交通灯设计1 课程设计题目、内容与要求1.1 设计题目交通信号控制器VHDL设计1.2 设计内容交通信号控制器的VHDL源程序；交通信号控制器的仿真波形；交通信号控制器的硬件测试结果。

可编程逻辑器件应用项目报告书项目名称：交通灯控制器指导老师：姓名：学号：班级：（以后写报告要包含以下一些内容：）一、设计要求--------------------------------------------------------------------------------二、设计目的--------------------------------------------------------------------------------三、设计方案--------------------------------------------------------------------------------四、设计程序---------------------------------------------------------------------------------五、管脚分配---------------------------------------------------------------------------------六、硬件下载实现现象描述------------------------------------------七、体会、对设计工作的总结与展-------------------------------------------一、设计要求：①在十字路口的两个方向上各设一组红、绿、黄灯，显示顺序为其中一方向（东西方向）是绿灯、黄灯、红灯；另一方向（南北方向）是红灯、绿灯、黄灯。

②设置一组数码管，以倒计时的方式显示允许通行或禁止通行的时间，其中绿灯、黄灯、红灯的持续时间分别是20s、5s和25s。

③当各条路上任意一条上出现特殊情况时，如当消防车、救护车或其他需要优先放行的车辆通过时，各方向上均是红灯亮，倒计时停止，且显示数字在闪烁。

当特殊运行状态结束后，控制器恢复原来状态，继续正常运行。

基于VHDL的交通信号灯设计曾辉，物理与电子信息工程学院摘 要：针对交通信号灯控制器的设计问题,采用层次化的设计方法,应用VHDL语言编制了可变多相位交通信号灯控制器的程序,并利用QuartusⅡ进行了仿真。

仿真结果表明:该系统可分别实现2、3、4相位交通信号灯控制,并且各相位的灯时分配能方便地通过设定输入进行调节,增强了系统的灵活性和适用范围。

关键字：交通信号灯，VHDL，设计， 多相位Design and simulation of traffic signal lamp circuitbased on VHDLZengHui,College of Physics and Electronic Information Abstract:To the design problem of traffic light controller ,the program of controller with VHDL is given and simulated by MAXPLUS Ⅱby using bierarchical design means. The simulation results show that the system could realize two phase. Three phase and four phase traffic light control, and light time of each phase could be changed by setting input value ,the adaptability of the system can be increased by changing the phase ang light time of traffic light ,I tab,6 figs 10 refs.Key words: traffic light,VHDL,design,multi phase引 言：随着城市的不断发展，城市交通的需求量快速加大，交通信号灯的数量急速加大，目前很多城市的交通信号灯还是应用传统的电路设计一旦交通信号灯出现故障不能及时维修和处理势必会造成道路的交通混乱.传统的交通信号灯控制电路的设计是基于中小规模集成电路电路元件多焊接复杂故障率高可靠性低而且控制系统的功能扩展及调试都需要硬件电路的支持为日常维护和管理增加了难度.为了更好地实现交通畅通不断优化交通信号灯的智能化管理通过采用EDA技术对交通信号灯控制电路进行改进,应用VHDL语言实现电路的设计和仿真消除了传统交通信号灯控制电路的弊端使交通信号灯控制电路的性能更稳定调试和维护更便捷。

基于VHDL的交通灯设计摘要随着社会上特别是城市中机动车辆保有量的不断增加,在现代城市的日常运行控制中，车辆的交通控制越来越重要，在十字交叉路口，越来越多的使用红绿灯进行交通指挥和管理。

本文以VHDL硬件描述语言为设计手段，完成了交通信号灯控制电路的设计，其中交通信号灯控制电路的开发目的是设计一个适用于主、支干道十字交叉路口的红黄绿交通灯的控制系统，通过合理设计系统功能，使红黄绿灯的转换有一个准确的时间间隔和转换顺序。

所设计的交通信号灯控制电路经过在QuartusⅡ 6.0软件下进行模拟仿真，观察其波形，证明所设计的交通信号灯控制电路完全可以实现预定的功能，并有一定的实用性。

关键词：FPGA; VHDL; QuartusⅡ; 交通灯一、设计思路本设计主要是利用状态机控制，交通灯的工作分成5个状态，如下：St0：支干道亮红灯，主干道亮绿灯，数码管不显示。

St1：主干道亮绿灯45秒，数码管显示45秒倒计时；支干道亮红灯，数码管显示从49秒倒计时到05秒。

St2：：主干道亮黄灯5秒，数码管显示5秒倒计时；支干道亮红灯，数码管显示从04秒倒计时到00秒。

St3：支干道亮绿灯25秒，数码管显示25秒倒计时；主干道亮红灯，数码管显示从29秒倒计时到05秒。

St4：支干道亮黄灯5秒，数码管显示5秒倒计时；主干道亮红灯，数码管显示从04秒倒计时到00秒。

把交通灯的工作分成五个状态，则写程序的时候思路就比较清晰，只要在相应的状态里完成相应的工作，控制好黄绿红灯和数码管的倒计时显示，而且把握好五个状态转换的条件即可。

实现起来也方便。

二、设计分析根据设计思路可以把整体设计分为三个模块：1、分频模块：把实验板上的50MHz的频率分成1Hz信号（用于倒计时计数的时钟信号）、1kHz信号（用于数码管扫描显示的片选时钟信号）和2hz（用于黄灯的闪烁）；2、交通灯控制以及倒计时（五个状态的控制）模块；3、数码管译码扫描显示模块。

基于VHDL语言的交通信号灯设计交通信号灯的设计是交通管理中非常重要的一环，通过合理的交通信号灯设计，可以提高道路交通的效率，并保证交通的安全性。

在本文中，将基于VHDL语言设计一个简单的交通信号灯系统，对信号灯进行控制。

首先，我们需要了解交通信号灯的基本原理。

一般情况下，交通信号灯通常分为红灯、黄灯和绿灯三个状态。

每个状态的时间长度可以根据实际情况进行调整。

在设计中，我们将考虑两个十字路口，每个十字路口设置一个交通信号灯。

接下来，我们将使用VHDL语言进行交通信号灯的设计。

首先定义一个信号类型，表示交通灯的三种状态：```vhdltype traffic_light_state is (red, yellow, green);```然后，定义信号灯实体，包括输入信号和输出信号：```vhdlentity traffic_light isportclk: in std_logic;reset: in std_logic;north_south_light: out traffic_light_state;east_west_light: out traffic_light_stateend traffic_light;```在实体中，我们使用了时钟clk和复位信号reset，以确保交通灯的状态按照预期进行转换。

north_south_light和east_west_light是输出信号，表示两个十字路口的交通信号灯状态。

接下来，我们定义信号灯行为。

在时钟上升沿或复位信号为高时，交通灯的状态会发生变化。

我们可以使用一个计数器和状态机来实现交通灯的控制。

当计数器达到一定值时，状态机将更新信号灯的状态。

```vhdlarchitecture behav of traffic_light issignal state: traffic_light_state := red;beginprocess(clk, reset)beginif reset = '1' thencounter <= 0;state <= red;elsif rising_edge(clk) thencounter <= counter + 1;case state iswhen red =>state <= green;counter <= 0;end if;when green =>state <= yellow;counter <= 0;end if;when yellow =>state <= red;counter <= 0;end if;end case;end if;end process;north_south_light <= state; east_west_light <= state; end behav;```最后，我们需要在顶层模块中实例化交通信号灯实体，并提供时钟和复位信号。

《VHDL与数字系统设计》课程设计报告( 2014 -- 2015 年度第1 学期)名称：VHDL与数字系统设计题目：交通灯控制器院系：电气与电子工程学院班级：电子1301学号：1131230106学生：辉指导教师：高雪莲设计周数：2周成绩：日期：2015年 1 月日一、课程设计的目的与要求1.设计目的（1）熟悉MAXPLUS2/Quartus II软件，掌握软件的VHDL程序输入、程序编译和程序仿真操作；（2）学习利用VHDL语言设计交通灯控制器电路程序。

2．设计要求：根据设计正文提出的交通灯控制器功能，实现交通灯控制器设计。

（1）分析交通灯控制器的基础功能（见设计正文），在此基础上完善该交通灯控制器功能。

（2）根据提出的真值表编写相应的VHDL程序。

（3）对编写的程序说明其实现的功能和编程思路，描述程序中出现的端口含义。

二、设计正文1.设计思路：设计一个交通灯控制器，该控制器包括两组红黄绿灯（A组和B组）。

它们的变化顺序采用实际红绿灯变化顺序，变化时长设置：红灯15秒，绿灯10秒，黄灯5秒。

（便于最终仿真结果的观察）2.交通灯控制器的源程序：libraRy ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all; ——包含库和程序包entity counter is ——定义实体port( clock,reset,hold:in std_logic; ——输入变量clock,reset,hold flash:out std_logic; ——输出变量flash，numa，numb，a，b numa,numb:out integer range 0 to 25;aR,aG,aY:out std_logic;bR,bG,bY:out std_logic);end counter; ——结束实体architecture rtl of counter is ——定义结构体signal countnum:integer range 0 to 30;beginprocess(clock)beginif reset='1' then ——reset=1时保持原状态countnum<=0;elsif rising_edge(clock) then ——检测时钟上升沿if countnum=29 then ——计29秒自动跳回0countnum<=0;countnum<=countnum+1; ——在前一秒的基础上加一秒end if;end if;end process;process(clock)beginif rising_edge(clock) then ——检测时钟上升沿if countnum<=9 then ——A路为绿灯numa<=10-countnum;aR<='0';aG<='1';aY<='0';elsif countnum<=14 then ——A路为黄灯numa<=15-countnum;aR<='0';aG<='0';aY<='1';elsenuma<=30-countnum; ——A路为红灯aR<='1';aG<='0';aY<='0';end if;if countnum<=14 thennumb<=15-countnum; ——b路为红灯bR<='1';bG<='0';bY<='0';elsif countnum<=24 thennumb<=25-countnum; ——B路为绿灯bR<='0';bG<='1';bY<='0';numb<=30-countnum; ——B路为黄灯bR<='0';bG<='0';bY<='1';end if;end if;end process; ——结束进程end;三．课程设计结论与总结1.交通灯控制器的仿真波形图及其分析：图1为交通灯控制道路的仿真波形图，由图1分析可得以下结论：（1）如图1中蓝色框区域所示，当reset=1时，交通灯状态保持不变；当reset=0时，交通灯控制器正常运行，即道路A按照绿—黄—红变化，道路B按照红—绿—黄变化。

交通灯控制器设计报告一．设计目的.（1）初步学习，运用VHDL(Verilog)语言编写模块程序。

（2）巩固课堂所学的组合逻辑电路，时序逻辑电路及其有关的应用，如计数器，分频器等。

（3）提高实践及运用意识。

二．设计任务及要求.利用EDA/SOPC实验开发平台提供的八位七段管码显示模块以及EP2C35核心板，实现交通灯信号控制器。

设交通灯信号控制器用于主干道公路的交叉路口，要求是优先保证主干道的畅通，因此，平时处于“主干道绿灯，支道红灯”状态。

（1）当处于“主干道绿灯，支道红灯”状态：①主干道有车要求通行，支道也有车要求通行时，若主干道通行时间大于等于30秒则切换到“主黄，支红”，4秒后自动切换到“主红，支绿”。

②主干道无车要求通行，支道有车要求通行时，立即切换到“主黄，支红”，4秒后自动切换到“主红，支绿”。

其它情况保持“主绿，支红”状态。

（2）当处于“主干道红灯，支道绿灯”状态：①支道有车要求通行时，保持“主红，支绿”状态，但最多保持30秒然后自动切换到“主红，支黄”状态，4秒后自动切换到“主绿，支红”状态。

②支道无车要求通行时，立即切换到“主红，支黄”状态，4秒后自动切换到“主绿，支红”状态。

（3）利用八位七段管码显示模块其中的2位实现时间显示。

（4）扩展要求：自主设计（如改变时间显示方式，丰富控制逻辑等）三．设计原理及方案.1.总体设计框图2.原理概述：（1）由于主干道，支干道的交通灯均在绿，黄，红三种状态之间有顺序的转换，组合共有四种。

所以，利用状态机按照设定的条件实现“主绿，支红”、“主黄，支红”、“主红，支绿”、“主红，支黄”4种状态之间的切换。

(2)因为红黄绿灯之间转换有时间限制，所以要有计数器，可用七段数码管显示模块，由于时间是两位数，所以只需要八位七段管码显示模块其中的2位实现时间显示。

(3)由于实验室提供的基准频率为50MHZ,所以得用分频器得到所需要的频率。

四．电路设计及实现.（1）各模块设计程序及模块图：1.1计数器:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY counter ISPORT (clk:IN STD_LOGIC;reset:in std_logic;图1 计数器countNum:BuFFeR INTEGER RANGE 0 TO 64);END;ARCHITECTURE behavior OF counter ISBEGINprocess(reset,Clk)BEGINIF Reset='1' THENcountNum<=0;ELSIF rising_edge(Clk) THENIF countNum=64 THENcountNum<=0;ELSEcountNum<=countNum+1;END IF;END IF;END PROCESS;END;（2）七段显示器程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY bcd_data ISPORT(bcd_data:in STD_LOGIC_VECTOR(3 downto 0); segout: out STD_LOGIC_VECTOR(6 downto 0)); END;ARCHITECTURE behavior OF bcd_data IS BEGINprocess(bcd_data)BEGINcase bcd_data iswhen "0000"=>segout<="0111111";when "0001"=>segout<="0000110";when "0010"=>segout<="1011011";when "0011" =>segout<="1001111";图2 显示器when "0100" =>segout<="1100110" ;when "0101"=>segout<="1101101" ;when "0110"=>segout<="1111101" ;when "0111"=>segout<="0000111" ;when "1000" =>segout<="1111111" ;when "1001" =>segout<="1101111";when others =>null;END CASE;END PROCESS;END;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_unsigned.ALL;ENTITY dtsm ISPORT(clk:in STD_LOGIC;NumA,NumB: in STD_LOGIC_VECTOR(3 downto 0);segout1:out STD_LOGIC_VECTOR(6 downto 0);led_sel:out STD_LOGIC_VECTOR(2 downto 0));END dtsm;architecture bhv of dtsm iscomponent bcd_data isport (bcd_data:in STD_LOGIC_VECTOR(3 downto 0); segout:out STD_LOGIC_VECTOR(6 downto 0)); end component;signal x:STD_LOGIC_VECTOR(3 downto 0);signal Q:STD_LOGIC;beginp1:process(clk)beginif clk'event and clk ='1' thenif Q='1' THEN Q<='0';ELSE Q<='1';END IF;end if;end process;p2:process(Q)begincase Q iswhen'0'=>led_sel<="010";x<=NumB;when'1'=>led_sel<="001";x<=NumA;when others=>null;end case;end process;u1:bcd_data PORT map(bcd_data=>x,segout=>segout1);图3 分频器1end ;3. 分频到512Hz程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity fenpin123 isport (clk: in std_logic;clkfen: out std_logic);end fenpin123;architecture fenpin of fenpin123 issignal clk_mid: std_logic;beginprocess(clk)variable data:integer range 0 to 48828;---将基准信号分频到512Hz beginif clk'event and clk='1' thenif data=48828 thendata:=0;clk_mid<=not clk_mid;elsedata:=data+1;end if;end if;clkfen<=clk_mid;end process;end fenpin;4. 分频到1Hz程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity fenpin isport( clk:in std_logic;finout:out std_logic);end fenpin;architecture bhv of fenpin issignal tmp:INTEGER RANGE 0 TO 49999999; 图4 分频器beginprocess(clk)beginif clk'event and clk='1' thenif tmp=49999999 then tmp<=00000000;else tmp<=tmp+1;end if;if tmp<25000000 then finout<='0';else finout<='1';end if;end if;end process;end bhv;（5）分位程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH;ENTITY FENWEI ISPORT(Numin:IN integer RANGE 0 TO 31;NumA,NumB:OUT Integer RANGE 0 to 9);END;ARCHITECTURE behavior OF FENWEI ISBEGINprocess(Numin)BEGINIF Numin>=30 THENNumA<=3;NumB<=Numin-30;图5 分位模块ELSIF Numin>=20 THEN NumA<=2;NumB<=Numin-20;ELSIF Numin>=10 THENNumA<=1;NumB<=Numin-10;ELSENumA<=0;NumB<=Numin;END IF;END PROCESS;END;（6）交通灯控制程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH;ENTITY traffic ISPORT(CLK , SM , SB : IN BIT;MR,MY,MG,BR,BY,BG : OUT BIT;reset:OUT std_logic;CountNum:in INTEGER RANGE 0 TO 64; Num:out INTEGER RANGE 0 TO 31);END traffic;ARCHITECTURE BEHAV OF traffic ISTYPE STATE_TYPE IS (A,B,C,D);SIGNAL STATE : STATE_TYPE ;BEGINCNT:PROCESS(CLK,SM,SB,CountNum)BEGINIF CLK'EVENT AND CLK='1' THENCASE STATE ISWHEN A => MR<='0';MY<='0';MG<='1';--主绿支红 BR<='1';BY<='0';BG<='0';RESET<='0';IF (SB AND SM)='1' THENIF CountNum<=29 THENNum<=30-CountNum;ELSESTATE<=B;RESET<='1';END IF;END IF;IF (SB AND(NOT SM))='1' THENSTATE<=B;RESET<='1';END IF;WHEN B => MR<='0';MY<='1';MG<='0';--主黄支红 BR<='1';BY<='0';BG<='0';RESET<='0';IF CountNum<=3 THENNum<=4-CountNum;ELSEEND IF;WHEN C => MR<='1';MY<='0';MG<='0';--主红支绿 BR<='0';BY<='0';BG<='1';RESET<='0';图6 交通灯主模块IF (SB AND SM)='1' THENIF CountNum<=29 THENNum<=30-CountNum;ELSESTATE<=D;RESET<='1';END IF;END IF;IF SB='0' THENSTATE<=D;RESET<='1';END IF;WHEN D => MR<='1';MY<='0';MG<='0';--主红支黄 BR<='0';BY<='1';BG<='0';RESET<='0';IF CountNum<=3 THENNum<=4-CountNum;ELSEEND IF;WHEN OTHERS=>STATE<=A;END CASE;END IF;END PROCESS CNT;END BEHAV;（2）总体原理图：（3）管脚对应表信号名称对应FPGA管脚名说明50MHz L1 基准时钟A G6 七段数码管aB G7 七段数码管bC H3 七段数码管cD H4 七段数码管dE H5 七段数码管eF H6 七段数码管fG J4 七段数码管gSEL0 G5 数码管选择控制端0SEL1 G3 数码管选择控制端1SEL2 F4 数码管选择控制端2R1 D3 主干道红灯Y1 D4 主干道黄灯G1 D5 主干道绿灯R2 E3 支道红灯Y2 E4 支道黄灯G2 F3 支道绿灯K1 E15 主干道通车请求开关K2 B14 支道通车请求开关五．分析与讨论.在实验室先后下载三次，第一次时灯亮但数码管显示有问题，经陈老师建议，重新检查管脚，发现有一个未设置，导致出错。