第七章 半导体存储器

第七章 半导体存储器
一、内容提要
本章首先介绍各种半导体存储器的工作原理和 使用方法。然后介绍存储器扩展存储容量的连接方 法和用存储器设计组合逻辑电路的方法。
二、本章内容
7.1 概述 7.2 只读存储器(ROM)
7.3 随机存取存储器(RAM)
7.4 存储器容量的扩展
7.5 用存储器实现组合逻辑函数
工作原理： G f 充电荷后，正常读出 C电压（ V）下，T1截止 G 3 未充电荷时，正常读出 C电压（ V）下，T1导通 G 3
充电： Wi , GC 加20V ,10ms的正脉冲， B j 接0 电子隧道区 G f
放电： GC 接0，Wi , B j 加正脉冲， G f 上电荷经隧道区放电
Байду номын сангаас
7.2 只读存储器(ROM)
按存储器功能的不同，ROM分为掩膜ROM （简称Mask ROM或ROM）、可编程ROM （简称PROM）、光可擦除可编程ROM（简 称EPROM）、电可擦除可编程ROM（简称 EEPROM）和快闪存储器五种。
7.2.1 掩膜只读存储器—ROM
一、电路结构
ROM的电路结构主要由地址译码器、存储矩阵 和输出缓冲器三部分组成。
A0 ......A7 , A8 , A9R W
1024 x 8 RAM
数据线： O0 ~ I O7 I 地址线： A0 ~ A7 读/写信号： W R 片选信号： CS
数据线： O0 ~ I O7 I 地址线： A0 ~ A7 , A8 , A9 读/写信号： W R
每一片提供256个字，需要 个地址( A0~7 : 0 ~ 0 1 ~ 1) 256 用A9 , A8两位代码区分四片
7.3.1 静态随机存储器（SRAM）
一、结构与工作原理 SRAM主要由 存储矩阵、地 址译码器和读/ 写控制电路三 部分组成，其 框图右图所示。
存储矩阵由许多存储单元排列组成，每个存储单元 能存放一位二值信息(0或1)，在译码器和读/写电路的控 制下，进行读/写操作。 地址译码器一般都分成行地址译码器和列地址译码 器两部分，行地址译码器将输入地址代码的若干位A0~Ai
R/W′称为读/写控制信号。R/W′=1 时，执行 读操作，将存储单元中的信息送到I/O端上；当 R/W′=0时，执行写操作，加到I/O端上的数据被 写入存储单元中。
A9
1024×4位RAM（2114）的结构图
二、SRAM的存储单元
六管N沟道增强型MOS管
T1 ~ T4为SR所存器， 作存储单元
总体结构与掩模ROM一样，但存储单元不同。
PROM在出厂时，存储的内容为 全 0(或全 1)，用户根据需要，可 将某些单元改写为 1(或 0)。 这种 ROM采用熔丝或PN结击穿的方法 编程，由于熔丝烧断或PN结击穿 后不能再恢复， 因此PROM只能 改写一次。
7.2.3 可擦除的可编程ROM（EPROM）
三、快闪存储器（Flash Memory） 为提高集成度，省去T2（选通管）改用叠栅MOS管 （类似SIMOS管）
G f 与衬底间SiO2更薄（ ~ 15nm） 10 G f 与S区有极小的重叠区 （隧道区）
* 工作原理： 向G f 充电利用雪崩注入方式 ， D S加正压（6V）， Vss 接0 Gc 加12V， us的正脉冲 10
11A7 ~ A0 768 ~ 1023
256 ~ 511
7.5 用存储器实现组合逻辑函数
ROM广泛应用于计算机、电子仪器、电子测量设备和数
控电路，其具体应用有专门的教材进行论述，这里仅介绍用
ROM在数字逻辑电路中的应用。 分析ROM的工作原理可知，ROM中的地址译码器可产
生地址变量的全部最小项，能够实现地址变量的与运算，即
X i 1时，能在 行中被选中， 1 T5 , T6导通，Q、Q与B j、Bj 相通
当CS 0时， 若 R 1, 则A1导通， A2与A3截止， W Q I ，读操作 O
若R W 0, 则A1截止，A2与A3导通， I O Q，写操作
Y j 1时，所在列被选中， 第i行 T7 , T8导通，这时 单元与缓冲器相连 第j列
译成某一条字线有效，从存储矩阵中选中一行存储单元；
列地址译码器将输入地址代码的其余若干位(Ai+1~An-1)译 成某一根输出线有效，从字线选中的一行存储单元中再 选一位(或n位)，使这些被选中的单元与读/写电路和 I/O(输入/输出端)接通，以便对这些单元进行读/写操作。
读/写控制电路用于对电路的工作状态进行控 制。CS′称为片选信号，当CS′=0时，RAM工作， CS′=1时，所有I/O端均为高阻状态，不能对RAM 进行读/写操作。
数据位数一般等于芯片数据线的根数；而存储单元个数 （p）与存储器芯片的地址线条数（k）有如下关系： p＝2k。
2、存取速度 存取速度用二个指标来衡量：存取时间和存储周期。
存取时间是指从CPU给出有效的存储器地址来启动一次 存储器读写操作，到该操作完成所经历的时间。
存储周期则是指连续两次访问存储器之间所需的最小时 间间隔。存储周期等于存取时间加上存储器的恢复时间。
二、电路举例
二极管ROM的电路结构图
上图是一个存储容量为4×4位（4个存储单元， 每个存储单元4位）的只读存储器结构图。地址译码 器由2线-4线译码器构成，存储矩阵都采用了二极管 结构。A1A0为输入的地址码，可产生W0～W3 4组不 同的地址，从而选中所对应的存储单元。W0～W3 称为字线。存储矩阵由二极管或门组成，其输出数 据为D3～D0。当字线W0～W3 其中之一被选中时， 在位线b3～b0上便输出一组4位二进制代码D3～D0。 输出缓冲器为三态输出电路。当EN= 0时，允许 数据从b3、b2、b1、b0各条位线上输出；当 EN= 1时， 输出端为高阻状态。
即将A9 A8 译成Y0 ~ Y3, 分别接四片的 CS
A9 A8
CS1 CS2 CS3 CS4
0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 四片的地址分配就是： 1 1 1 1 1 0
00A7 ~ A0 , 0 ~ 255
01A7 ~ A0 ,
10A7 ~ A0 , 512 ~ 767
存储矩阵 地 址 译 码 器
0单元 1单元 2单元 „„ 2n-1单元 输 出 缓 冲 器
地 址 输 入
数 据 输 出
三态控制
ROM的电路结构框图
• 地址译码器：地址译码器负责把输入的n位二进制地 址代码翻译成2n个相应的控制信号，从而选中存储 矩阵中相应的存储单元，以便将该单元的m位数据 传送给输出缓冲器。 • 存储矩阵：存储矩阵由2n个存储单元组成。每一个 存储单元都有一个确定地址。每个存储单元由若干 基本存储电路组成（一般为2的整数倍）。基本存储 电路可以由二极管、三极管或MOS管构成。每个存 储电路只能存储一位二进制代码“0”或“1”。 • 输出缓冲器：输出缓冲器由三态门组成，其作用一 是可以提高存储器的带负载能力，二是可以实现对 输出状态的三态控制，以便与系统的数据总线连接。
7.3.2* 动态随机存储器（DRAM）
动态RAM的存储矩阵由动态MOS存储单元组成。动态 MOS存储单元利用MOS管的栅极电容来存储信息，但由于 栅极电容的容量很小，而漏电流又不可能绝对等于0，所以
电荷保存的时间有限。为了避免存储信息的丢失，必须定
时地给电容补充漏掉的电荷。通常把这种操作称为“刷新” 或“再生”，因此DRAM内部要有刷新控制电路，其操作
“写入”：雪崩注入 D S间加高压（ ~ 25V）发生雪崩击穿 , 20 , 同时在Gc 上加25V ,50ms宽的正脉冲， 吸引高速电子穿过 2到达G f , 形成注入电荷 SiO “擦除”：通过照射产 生电子 空穴对，提供泄放通道 紫外 线照射20 ~ 30分钟（阳光下一周，荧 光灯下3年）
A0~An-1
D0
W0
W2n-1
Dm
地
A1
址
A0 D3
数
D2
据
D1 D0
0 0 1 1
0 1 0 1
0 1 0 1
1 0 1 1
0 1 0 1
1 1 0 0
三、基本概念
存储矩阵的每个交叉点是一个“存储单元”，存 储单元中有器件存入“1”，无器件存入“0”。
存储器的容量：“字数 x 位数”
7.2.2 可编程ROM（PROM）
0 n-1
W0
W2n-1
地
A1
址
A0 D3
数
D2
据
D1 D0
0 0 1 1
● RAM的分类及特点
（1）双极型RAM：存取速度高，集成度低，功耗大，成本高。 （2）MOS型静态RAM：集成度、功耗介于双极型RAM与动态 RAM之间，不需要刷新。 （3）MOS型动态RAM的特点：必须定时刷新，集成度高，功耗 低，价格便宜。
三、半导体存储器的技术指标 1、存储容量 存储器容量＝存储单元数×数据位数
G f 放电，利用隧道效应 Gc 0,Vss 加12V ,100ns的正脉冲 G f 上电荷经隧道区放电
7.3 随机存储器RAM
随机存取存储器也称随机存储器或随机读/写存储
器，简称RAM。RAM工作时可以随时从任何一个 指定的地址写入(存入)或读出(取出)信息。根据存 储单元的工作原理不同， RAM分为静态RAM和 动态RAM。
总体结构与掩模ROM一样，但存储单元不同 一、用紫外线擦除的PROM（UVEPROM）
SIMOS( Stacked gate Injuction MOS) 叠栅注入MOS管
G c : 控制栅 G f : 浮置栅
工作原理： 若G f 上充以负电 G c处正常逻辑高电平下不 导通 若G f 上未充负电G c处正常逻辑高电平下导 通
例：用八片1024 x 1位→ 1024 x 8位的RAM
7.4 存储器容量的扩展
二、字扩展方式 适用于每片RAM/ROM位数够用而字数不够时。 利用外加译码器控制芯片的片选(CS)输入端来实现。
例：用四片256 x 8位→1024 x 8位 RAM
I O0 .......... .......... I O7 ..
三、知识点
1、重点掌握的知识点 （1）各种ROM的电路结构和工作原理； （2）SRAM的的电路结构和工作原理；
（3）存储器容量的扩展方法；
（4）用存储器实现组合逻辑函数的方法。 2、一般掌握的知识点
（1）各种ROM存储单元的特点； （2）SRAM的静态存储单元。
7.1 概述
半导体存储器是一种能存储大量二值信息的半导 体器件。 一、半导体存储器的一般结构形式 存储单元数目庞大，输入/输出引脚数目有限。
输 入 出 电 路 输入/出 控制 / I/O
二、半导体存储器的分类及特点
1、从存/取功能上可以分为只读存储器（ROM）和随机存储器 （RAM）。 2、从制造工艺上分为双极型和MOS型。 ● ROM的分类及特点
（1）掩膜型ROM：厂家写入，用户只读。 （2）可编程PROM：用户可编程写入一次。 （3）紫外光擦除可编程EPROM：可多次擦写，擦除须用紫外光。 （4）电可擦除的可编程EPROM(EPROM)：可用电信号多次擦写。
二、电可擦除的可编程ROM（E2PROM） 总体结构与掩模ROM一样，但存储单元不同
为克服 UVEPROM擦除慢，操作不便的缺 点 采用FLOTOX(浮栅隧道氧化层 MOS管)
G f 与D之间有小的隧道区， SiO2 厚度 2 108 m 当场强达到一定大小（ 107V / cm） ,电子会穿越隧道 “隧道效应”
字线W与地址变量A0A1存在与逻辑关系，而ROM中的存储 矩阵可实现有关最小项的或运算，即输出数据D与地址变量 的有关最小项存在或逻辑关系。由于任何组合逻辑函数都可 变换为标准与—或表达式。因此，从理论上说，利用ROM可 以实现任何组合逻辑函数。
若以地址线为输入变量，则数据线即为一组关于地址变量 A ~A 的逻辑函数。
也比静态RAM复杂。尽管如此，由于DRAM存储单元的结
构能做得非常简单，所用元件少，功耗低，所以目前已成 为大容量RAM的主流产品。
动态存储单元是利用MOS管栅极电容可以存储电荷 的原理制成的。
一、位扩展方式 适用于每片RAM/ROM字数够用而位数不够时。 接法：将各片的地址线、读写线、片选线并联即可。