智能功率集成电路的设计83页PPT

Intel公司微处理 器—Pentium® 4
25
2 集成电路发展
Intel公司微处理 器—Pentium® 6
26
2 集成电路发展 Intel Pentium 4微处理器
27
2 集成电路发展 Intel XeonTM微处理器
28
2 集成电路发展 Intel Itanium微处理器
29
2 集成电路发展
集成电路发展里程碑
30
2 集成电路发展
集成电路发展里程碑
31
2 集成电路发展
晶体管数目
2003年一年内制造出的晶 体管数目达到1018个，相 当于地球上所有蚂蚁数量 的100倍
32
2 集成电路发展
芯片制造水平
2003年制造的芯片尺寸控制 精度已经达到头发丝直径的1 万分之一，相当于驾驶一辆 汽车直行400英里，偏离误差 不到1英寸！
33
2 集成电路发展
晶体管的工作速度
1个晶体管每秒钟的开关 速度已超过1.5万亿次。 如果你要用手开关电灯 达到这样多的次数，需 要2万5千年的时间！
34
2 集成电路发展
半导体业的发展速度
1978年巴黎飞到纽约的 机票价格为900美元，需 要飞7个小时。如果航空 业的发展速度和半导体业
1960年，Kang和Atalla研制出第一个利用硅半导体材料制成的MOSFET
1962年出现了由金属-氧化物-半导体（MOS）场效应晶体管组成的MOS 集成电路
早期MOS技术中，铝栅P沟MOS管是最主要的技术，60年代后期，多晶 硅取代铝成为MOS晶体管的栅材料
1970’s解决了MOS器件稳定性及工艺复杂性之后，MOS数字集成电路 开始成功应用
一个有关集成电路发展趋势的著名 预言，该预言直至今日依然准确。

11．TQFP 扁平簿片方形封装 12．TSOP 微型簿片式封装 13．CBGA 陶瓷焊球阵列封装 14．CPGA 陶瓷针栅阵列封装 15．CQFP 陶瓷四边引线扁平 16．CERDIP 陶瓷熔封双列 17．PBGA 塑料焊球阵列封装 18．SSOP 窄间距小外型塑封 19．WLCSP 晶圆片级芯片规 模封装 20．FCOB 板上倒装片
5.2 表面贴装式
. 2019/11/4
20
以0.5mm焊区中心距、208根I/O引脚QFP封装的 CPU为例，如果外形尺寸为28mm×28mm，芯片尺寸为 lOmm×10mm，则芯片面积／封装面积R=(10 ×10)／ (28 × 28)=l:7.8，由此可见QFP封装比DIP封装的尺 寸大大减小。
5.3 芯片尺寸封装
. 2019/11/4
23
焊料微球凸点 CSP
IC芯片
5.3 芯片尺寸封装
. 2019/11/4
24
CSP封装具有以下特点：
(1)满足了LSI芯片引出脚不断增加的需要；
(2)解决丁IC裸芯片不能进行交流参数测 试和老化筛选的问题；
(3)封装面积缩小，延迟时间大大缩小。
5.3 发展趋势
14
. 2019/11/4
五、集成电路封装技术
• 1、直插式 • 2、表面贴装式 • 3、芯片尺寸封装 • 4、发展趋势
5.1 直插式
• To封装：
15
. 2019/11/4
• DIP封装
5.1 直插式
16
. 2019/11/4
DIP封装特点：
• (1)适合PCB的穿孔安装，操作方便； • (2)比TO型封装易于对PCB布线； • (3)芯片面积与封装面积之间的比值较大，故体积

WW
top-metal (18 mOhm/sq)
MMeetatal -l1
WW
ILD WW
WW
A-Si
PSD
PSD
PSD
NSD
NSD
VTP PAPT
NAPT
Nwell
Pwell
WW
WW
MMeetatal-l3 WW
WW WW
Poly
NSD
Trench oxide
P Substrate 6
8.2 版图几何设计规则
导电层作为下电极 绝缘层作为平板电容两电极间的介质 导电层作为上电极 电容计算公式：
Ctotal [ fF ] Carea [ fF / m2 ]* area[ m2 ] C fringe[ fF / m ]* perimeter[ m ]
电阻的可变参数：电阻宽度(width)、电阻值(R)。
19
多晶硅电阻
2.0
3.0
2.0
2.0
2.0
Poly
Metal1
Xd
Xd
1.0
1.5
Contact
图8.7 第一层多晶硅电阻俯视图
3.0
Electrode
Metal1
Contact
Xd 1.0
2.0
图8.8 第二层多晶硅电阻俯视图
20
多晶硅电阻（续）
MOS管的可变参数为：栅长(gate_length)、栅宽(gate_width) 和栅指数(gates)。
栅长(gate_length)指栅极下源区和漏区之间的沟道长度，最 小值为2lambda=0.4μm。
栅宽(gate_width)指栅极下有源区(沟道)的宽度，最小栅宽为 3 lambda=0.6μm。

VDD C3
C0
C1
C2
C3
在预充电阶段（Ø＝0），传输管进位链中的所有中间节点都被预充电到
VDD，在求值阶段，当有输入进位且传播信号为PK为高电平，或进位产
设计生运算信功能号块（. 28GK）为高电平，节点CK放电
第28页，共83页。
• 棍棒图
数据通道版图由三排组织成位片式的单元组成:
Propagate/Generate Row
• 数据通路常常组织成位片式结构 • 每一个对一位进行操作——位片式
设计运算功能块. 7
第7页，共83页。
设计运算功能块. 8
第8页，共83页。
（二） 数据通路的特点：（它在很大程度上决定了整个系统的性 能） •规整性：（Bit-slice）优化版图
•局域性：（时间、空间，算子相邻布置）版图紧凑
设计运算功能块. 14
第14页，共83页。
加法器的反向特性
设计运算功能块. 15
第15页，共83页。
逐位(行波、串行)进位加法器
（1）结构：一个N位加法器可以通过把N个一位的全加器电路串联起来构成，第i 级的 Carry−out用来产生第i+1 级的 SUM和Carr y （2 ）特点：结构直观简单，运行速度慢，最坏情形下关键路径的
FA
FA
FA
FA
P0 G1
P0 G1
P2 G2
P3 G3
BP=P oP1P2P3
Ci,0
C o,0
Co,1
C o,2
FA
FA
FA
FA
C o,3
Multiplexe页，共83页。
例11.3 曼彻斯特进位链加法器中的进位旁路
P0