基于ProtelDXP的信号完整性分析

PCB设计中的信号完整性分析方法PCB设计是现代电子产品开发中不可或缺的一环。

而信号完整性是保证电子产品性能和可靠性的重要因素之一。

本文将介绍PCB设计中常用的信号完整性分析方法。

一、信号完整性的重要性信号完整性是指信号在电路板上的传输过程中，能够保持其原有的波形、速度和幅度，没有失真、噪声或者延迟。

信号完整性的不良会导致各种问题，如时钟偏移、串扰、干扰等，从而影响整个系统的性能和稳定性。

二、信号完整性分析方法1. 布线规则设计在PCB设计过程中，通过合理的布线规则设计可以减少信号的串扰和耦合。

比如，避免信号线之间的交叉、保持适当的距离、分层布线等。

2. 传输线理论传输线理论是用于分析高速信号传输的一种方法。

通过建立传输线模型，可以预测信号在传输过程中的行为。

在信号完整性分析中，可以使用传输线理论对信号的波形、传播时间和幅度进行分析。

3. 电磁仿真电磁仿真是一种基于数值计算的信号完整性分析方法。

通过建立PCB的电磁场模型，可以确定信号在电路板上的传播路径和互连耦合情况。

常用的电磁仿真软件包括HFSS、ADS等。

4. 时域分析时域分析是一种基于时间的信号完整性分析方法。

通过观察信号的波形和过渡边沿，可以判断信号是否出现失真、震荡或者反射等问题。

常用的时域分析工具包括示波器、逻辑分析仪等。

5. 频域分析频域分析是一种基于频率的信号完整性分析方法。

通过对信号的频谱进行分析，可以判断信号是否出现带宽限制、谐振或者频率响应不平坦等问题。

常用的频域分析工具包括频谱分析仪、网络分析仪等。

6. 时序分析时序分析是一种基于时钟的信号完整性分析方法。

通过分析信号在时钟边沿触发的时间关系，可以判断信号的稳定性和时钟偏移情况。

常用的时序分析工具包括时序分析仪、时钟提取软件等。

三、信号完整性验证流程针对PCB设计中的信号完整性问题，通常可以采用以下的验证流程：1. 设计规则检查（DRC）：通过软件工具检查布线是否符合设计规则，是否存在潜在的信号完整性问题。

电路板级的信号完整性问题和仿真分析摘要：今天随着电子技术的发展，电路板设计中的信号完整性问题已成为PCB设计者必须面对的问题。

信号完整性指的是什么？信号在电路中传输的质量。

由于电子产品向高速、微型化的发展，导致集成电路开关速度的加快，产生了信号完整性问题。

常见的问题有反弹、振铃、地弹和串扰等等。

这些问题将会对电路板设计产生怎样的影响？通过理论分析探讨，找到解决它们的一些途径。

传统的PCB设计是在样机中去测试问题，极大的降低了产品设计的效率。

使用EDA工具分析，可以将问题在计算机中进行暴露处理，降低问题的出现，提高产品的设计效率。

这里以Altium Designer 6.0工具为例，介绍分析解决部分信号完整性问题的方法。

关键词：信号完整性 Altium Designer 6.0 仿真分析[中图分类号] O59 [文献标识码] A [文章编号] 1000-7326（2012）04-0125-0320世纪初叶，科学家先后发明了真空二极管和三极管，它代表人类进入了电子技术时代。

随后半导体晶体管和集成电路的出现，将电子技术推向了一个新的时期。

特别是IC芯片的发展，使电子产品越来越趋向于小型化、高速化、数字化。

但同时却给电子设计带来一个新的问题：体积减小导致电路的布局布线密度变大，而同时信号的频率也在迅速提高，如何处理越来越快的信号。

这就是我们硬件设计中遇到的最核心问题：信号完整性。

为什么我们以前在学校学习和电子制作中没有遇到呢？那是因为在模拟电路中，采用的是单频或窄频带信号，我们关心的只是电路的信噪比，没有去考虑信号波形和波形畸变；而在数字电路中，电平跳变的信号上升时间比较长，一般为几个纳秒。

元件间的布线不会影响电路的信号，所以都没有去考虑信号完整性问题。

但是今天，随着GHz时代的到来，很多IC的开关速度都在皮秒级别，同时由于对低功耗的追求，芯片内核电压越来越低，电子系统所能容忍的噪声余量越来越小，那么电路设计中的信号完整性问题就突现出来了。

Altium Designer10酷功能介绍之板级设计5：信号完整性一旦高速设计领域专业化，信号完整性就成为了设计挑战的主流。

面对日益缩小的器件技术带来的越来越快的开关速度，板级互联从电路中无关轻重的角色变成了非常重要的部分。

Altium Designer将信号完整性直接置于PCB设计环境中。

它与板级设计规则完美结合，在设计时就可以关注信号完整性问题，而且随时都可以直接从原理图或PCB设计编辑器中运行信号完整性分析。

成熟的技术Altium Designer中的信号完整性分析器将传输线计算和I/O缓冲宏模型信息（IBIS）作为仿真的输入。

模型也作为Altium Designer统一元器件库的一部分存储起来。

在快速反射和串扰仿真模型的基础上，分析引擎使用业界成熟的算法提供准确的仿真。

并且由于Altium Designer使用单一的、统一的数据模型，可以从设计过程的早期原理图设计阶段就执行信号完整性分析，一直到完成板级设计。

这可以更早知道和处理信号完整性问题，而不至于让它们成为真正的麻烦。

监测整个设计过程的完整性阻抗匹配是用来保证信号完整性的常用技术。

同时还需要结合终端元器件和合理的布线来实现。

为了在原理图上指定终端元器件，需要在开发周期中尽早发现有潜在问题的网络，以便终端元器件的成本和布局效果也可以更早考虑进来。

有了Altium Designer，可以在原理图阶段就使用默认的布线长度和目标阻抗开始分析。

并且由于Altium Designer是统一的数据模式，PCB数据，如叠层和布线阻抗，一旦有效就可以用于计算，帮助您实现最优化的解决方案。

快速筛选，迅速发现问题信号完整性分析是一个复杂的，计算密集的过程。

对于大多数设计有可能只是一小部分网络有问题。

执行快速筛选分析，迅速找到那些性能在可接受设计限制范围之外的网络，详细检查有问题的网络，并对它们进行精确的反射和串扰分析，这样会加快整体分析的时间，迅速达到零问题。

信号完整性分析SI仿真DemoAltium Designer的SI仿真功能，可以在原理图阶段假定PCB环境进行布线前预仿真，帮助用户进行设计空间探索，也可以在PCB布线后按照实际设计环境进行仿真验证，并辅以虚拟端接，参数扫描等功能，帮助用户考察和优化设计，增强设计信心。

1.在Windows下打开SI_demo子目录，双击打开演示案例项目SI_demo.prjpcb，当前项目树中只有一页原理图SI_demo.schdoc，双击SI_demo.schdoc打开原理图。

观察到图中有U2和U3两个IC器件。

2.为器件指定IBIS模型（如果元件库中该器件已有正确的IBIS模型，则可跳过步骤2）通过双击器件U2，弹出以下窗口：点击Add右边的下拉箭头，选择Signal Integrity，为器件U2指定SI仿真用的IBIS模型。

在弹出的SI模型选择窗口中点击Import IBIS，选择U2对应的IBIS模型文件导入，本例中U2的IBIS模型文件为SI_demo文件夹中的文件5107_lmi.ibs，后面各窗口一直点击OK，直到回到原理图界面，U2的模型设定完成。

双击器件U3，按照同样的步骤为U3指定IBIS模型，其对应的IBIS模型文件为：edd2516akta01.ibs3.为关注的网络设定规则通过点击主菜单下的Place->Directives->Blanket，放置一个方框，将所关注的网络名称框住（本例中已经框住了LMID00-LMID15共16位数据总线）。

然后同样通过Place->Directives->PCB Layout, 放置一个PCB Rule规则符号，置于方框的边界上。

双击PCB Rule符号，编辑规则的属性，在以下窗口中依次点击红色矩形标记的按钮或填入相应的值：经过以上步骤，为LMID00-LMID15这16根信号线添加了一条规则：上升沿overshoot小于300mV（本例中已经预先设置，用户只需按步骤观察确认）。

第1章概述电路设计自动化（Electronic Design Automation ）EDA 指的就是将电路设计中各种工作交由计算机来协助完成。

如电路图（Schematic ）的绘制，印刷电路板（PCB ）文件的制作执行电路仿真（Simulation ）等设计工作。

随着电子工业的发展，大规模、超大规模集成电路的使用是电路板走线愈加精密和复杂。

电子线路CAD 软件产生了，Protel 是突出的代表，它操作简单、易学易用、功能强大。

1.1 Protel 的产生及发展1985 年诞生dos 版Protel1991 年Protel for Widows1998 年Protel98 这个32 位产品是第一个包含 5 个核心模块的EDA 工具1999 年Protel99 既有原理图的逻辑功能验证的混合信号仿真，又有了PCB 信号完整性分析的板级仿真，构成从电路设计到真实板分析的完整体系。

2000 年Protel99se 性能进一步提高，可以对设计过程有更大控制力。

2002 年Protel DXP 集成了更多工具，使用方便，功能更强大。

1.2 Protel DXP 主要特点1 、通过设计档包的方式，将原理图编辑、电路仿真、PCB 设计及打印这些功能有机地结合在一起，提供了一个集成开发环境。

2 、提供了混合电路仿真功能，为设计实验原理图电路中某些功能模块的正确与否提供了方便。

3 、提供了丰富的原理图组件库和PCB 封装库，并且为设计新的器件提供了封装向导程序，简化了封装设计过程。

4 、提供了层次原理图设计方法，支持“自上向下”的设计思想，使大型电路设计的工作组开发方式成为可能。

5 、提供了强大的查错功能。

原理图中的ERC （电气法则检查）工具和PCB 的DRC （设计规则检查）工具能帮助设计者更快地查出和改正错误。

6 、全面兼容Protel 系列以前版本的设计文件，并提供了OrCAD 格式文件的转换功能。

7 、提供了全新的FPGA 设计的功能，这好似以前的版本所没有提供的功能。