下载文档原格式
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
·C=C 2 +1=10 <1 +1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １ B . ２ C . ４ D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n 4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10 B .（127）10 C .（128）10 D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
C.B A ⊕D. B A ⊕ 7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变D.常数中“0”换成“1”，“1”换成“0” 8．A+BC= C 。
A .A+B +C C.（A+B ）（A+C ） +C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
101 010112．不与十进制数（）10等值的数或代码为 C 。
A .(0101 8421BCD B .16 C .2 D .813．以下参数不是矩形脉冲信号的参数 D 。
A.周期 B.占空比 C.脉宽 D.扫描期 14．与八进制数8等值的数为： BA. 2B.16C. )16D. 215. 常用的BCD码有 D 。
A.奇偶校验码B.格雷码码 D.余三码16.下列式子中，不正确的是(B)+A=A B.A A1⊕=⊕=A ⊕=A17.下列选项中，______是TTLOC门的逻辑符号。
数字电子技术基础试卷(本科)及参考答案试卷七一、选择题（每小题2分，共16分）6．TTL与非门在电路中使用时，多余输入端的处理一般是（）。
a. 悬空b. 通过一合适电阻接地c. 通过一合适电阻接电源7．欲用两输入与非门构成一个二—十进制译码器，最少要用（）两输入与非门。
a. 16b. 20c. 28d. 448．用六管静态存储单元构成1024bit的RAM，如果输出为Y1Y2，则地址为（），MOS管的个数为（）。
a. A0~ A7b. A0~ A8c. A0~ A9d. 4096e. 6144f. 8192七、（15分）设计一个将余3BCD码转换为余3循环BCD码（修改的格雷码，“0”的码组为“0010”）的码制变换电路。
画出用与非门组成的逻辑电路图。
八、（15分）试用74161和尽量少的门电路设计一个秒计数器，（在60秒时产生分进位信号）。
试卷七参考答案一、6．c7．d8．b，e七、1．设输入为A、B、C、D，输出为W、X、Y、Z，余3 BCD码转换为余3循环BCD 码如表A7所示。
表A7用卡诺图化简得输出的逻辑函数表达式分别为A W =，B A B A X ⋅=，C B C B Y ⋅=，D C D C Z ⋅=2．逻辑电路图（略）八、1．秒计数器应为BCD 码60进制计数器，即个位为10进制计数器，十位为6进制计数器。
当个位计到9时，再来一个脉冲，个位回0，十位进行加1计数。
因此，个位计到9产生置数信号，并控制高位片的使能输入端，在下一个CP 的上升沿来后，个位清零，同时使十位加1。
秒计数器如图A8所示，C 为在60秒时产生分进位信号。
图A8试卷八及参考答案试卷八一、（12分）二极管电路如图1所示，试分析判断D 1、D 2导通、截止情况。
假设D 1、D 2为理想二极管，求AO 两端电压V AO 。
O图1七、（15分）1．将逻辑函数BD C B C AB Y +++=写成与非—与非式； 2．写出CD C B A Y ++=)(的反演式；3．组合逻辑电路和时序逻辑电路有什么区别？有什么联系？ 4．将下列十进制数转换为二进制数和二—十进制BCD 码：（1）10 （2）5985．一个n位D/A转换器，可以达到的精度为多少？若一D/A转换器满刻度输出电压为10V，当要求1mV的分辨率时，输入数字量的位数n至少应为多少？八、（12分）图8所示是一双相时钟发生器。
华中科技大学计算机学院《数字电路与逻辑设计》试卷A （闭卷）班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。
A ．6B ．7C ．8D ．9 2．余3码10001000对应的2421码为（ ）。
A ．01010101 B.10000101 C.10111011 D.11101011 3．补码1．1000的真值是（ ）。
A ． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4．标准或-与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ）。
A. E )]E D (C C [A F ⋅++=B. E )E D (C C A F ⋅++=C. E )E D C C A (F ⋅++=D. E )(D A F ⋅++=E C C6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。
A. 与门B. 或门C. 非门D. 与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。
图1A. 或非门B. 与非门C. 异或门D. 同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。
A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。
A ．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。
A ．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。
每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。
（ ）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。
数字电路与逻辑设计复习资料一、单项选择题1. 十进制数53转换成八进制数应为（B ）。
A. 64B. 65C. 66D. 1101012. 将十进制数（18）10转换成八进制数是（B）0A. 20B. 22C. 21D. 233. 十进制数53转换成八进制数应为（D ）A. 62B.63C. 64D. 654. 当逻辑函数有n个变量时，共有（D ）种取值组合。
A. nB. 2nC. n2D. 2n5. 为了避免干扰，MOST门的多余输入端不能（ A ）处理。
A. 悬空B. 接低电平C.与有用输入端并接D. 以上都不正确6. 以下电路中可以实现“线与”功能的有（CA. TTL与非门B. TTL 或非门C. OC门D. TTL 异或门7. 用6264型RAM勾成一个32K 8位的存储器，需要（D ）根地址线。
A. 12B. 13C. 14D. 158. 同步时序电路和异步时序电路比较，其差异在于后者（B ）oA.没有触发器B. 没有统一的时钟脉冲控制C.没有稳定状态D. 输出只与内部状态有关9. 用6264型RAM勾成32K 32位的存储器，需要（D ）片进行扩展。
A. 4B. 8C. 14D. 1610. 逻辑函数F 二A 二（A 二B）= （D ）oA. AU BB. AC. A- BD. B11. 函数F二ABC - ABCD的反函数为（C ）。
A. F =(A B C)(A B C D)B. F=(ABC)(ABCD)C. F = (AB C)(A BC D) D. F = A B C A B C D12. 在图1所示的TTL 电路中，输出应为(B ) o A . F = 0 B. F = 1 C. F = A D. F = A13. 将F =ABC ACD CD 展开成最小项表达式应为（ A ） A. ' m(0,3,4,7,8,12,14,15) B. 、m(0,3,4,7,8,12,13,15)C. '、m(0,2,4,7,8,12,14,15)D.'、m(0,3,4,7,8,11,14,15)14. 用异或门实现反相功能，多余输入端应接( B )o A.地B.高电平C. 低电平D.以上都不正确15. 同A BC 相等的逻辑函数表达式是( D )o A. A(B C) B. (A B)(A C) C. A(B C) D. (A B)(A C) 16.图2是CMO 电路，则输出 （C）。
华科考研电路试题及答案一、选择题（每题5分，共20分）1. 在电路中，当电阻R1和R2并联时，总电阻Rt的计算公式是？A. Rt = R1 + R2B. Rt = (R1 * R2) / (R1 + R2)C. Rt = R1 * R2 / (R1 + R2)D. Rt = 1 / (1/R1 + 1/R2)答案：D2. 根据欧姆定律，电流I、电压V和电阻R之间的关系是？A. I = V + RB. I = V - RC. I = V / RD. I = V * R答案：C3. 在交流电路中，电感L和电容C的阻抗分别是？A. ZL = jωL，ZC = -j/ωCB. ZL = -jωL，ZC = j/ωCC. ZL = jωL，ZC = j/ωCD. ZL = -jωL，ZC = -j/ωC答案：A4. 根据基尔霍夫电压定律，对于任何闭合回路，下列说法正确的是？A. 沿着回路的电压总和等于零B. 沿着回路的电压总和等于电流的总和C. 沿着回路的电流总和等于零D. 沿着回路的电流总和等于电压的总和答案：A二、填空题（每题5分，共20分）1. 在电路中，一个电阻的阻值为10Ω，通过它的电流为2A，则该电阻两端的电压为________V。
答案：202. 一个交流电的频率为50Hz，其周期为________s。
答案：0.023. 理想变压器的变比n1/n2等于原副线圈的________比。
答案：匝数4. 一个电路的功率因数为0.8，若该电路的有功功率为1000W，则其无功功率为________var。
答案：1250三、简答题（每题10分，共20分）1. 请简述什么是超前相位和滞后相位，并举例说明。
答案：超前相位是指相位角小于0度，滞后相位是指相位角大于0度。
例如，在交流电中，当电流超前电压一个相位角时，电流的波形图会先于电压波形图，这称为超前相位；反之，如果电压波形图先于电流波形图，则称为滞后相位。
2. 什么是谐振频率？在谐振频率下，电路的特性是什么？答案：谐振频率是指电路的电感和电容的阻抗相等时的频率。
《数字电路与逻辑设计》综合练习题及解答第一部分习题一、填空1.将十进制数转换成等值的二进制数、十六进制数。
(51.62510 = ( 2= ( 162.(199710= ( 余3BCD = ( 8421BCD3.(BF.516= ( 24.一位二进制数只有2个数,四位二进制数有个数;为计64个数,需要位二进制数。
5.二进制数(1101.10112的等值八进制数是( 8。
6.二进制数(1101.1012的等值十进制数是( 10。
7.欲对100个对象进行二进制编码,则至少需要( 位二进制数。
8.二进制数为000000~111111能代表( 个十进制整数。
9.为将信息码10110010配成奇校验码,其配奇位的逻辑值为 ;为将信息码01101101配成偶校验码,其配偶位的逻辑值为。
10.格雷码的特点是。
11.n 变量函数的每一个最小项有个相领项。
12.当j i ≠时,同一逻辑函数的两个最小项j i m m ⋅=( 。
13.n 变量的逻辑函数,i m 为最小项,则有∑-=120n i i m =( 。
14.逻辑函数D C B A F ++=的反函数F = ( 。
15.逻辑函数(C B A F +=的对偶函数F '是 ( 。
16.多变量同或运算时, =0,则i x =0的个数必须为( 。
17.逻辑函数AB C B A F ⊕⊕=1,,(的最小项表达式为,,(C B A F =( 。
18. 逻辑函数14,12,0(10,8,4,3,2,1(,,,(∑∑Φ+=m D C B A F 的最简与或式为F =( 。
19.逻辑函数((,,(C B A C B A C B A F ++++=的最简与或式为( 。
20.巳知函数的对偶式BC D C B A D C B A F ++=',,,(,则它的原函数F =( 。
* * * * *21.正逻辑约定是( 、( 。
22.双极型三极管由截止状态过渡到饱和状态所需的过渡时间称为时间,它由时间和时间两部分组成,可用等式描述。
第一章1. 什么是模拟信号？什么是数字信号？试举出实例。
解答模拟信号-----指在时间上和数值上均作连续变化的信号。
例如，温度、压力、交流电压等信号。
数字信号-----指信号的变化在时间上和数值上都是断续的，阶跃式的，或者说是离散的，这类信号有时又称为离散信号。
例如，在数字系统中的脉冲信号、开关状态等。
2. 数字逻辑电路具有哪些主要特点？解答数字逻辑电路具有如下主要特点：●电路的基本工作信号是二值信号。
●电路中的半导体器件一般都工作在开、关状态●电路结构简单、功耗低、便于集成制造和系列化生产。
产品价格低廉、●由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可靠3. 数字逻辑电路按功能可分为哪两种类型？主要区别是什么？解答根据数字逻辑电路有无记忆功能，可分为组合逻辑电路和时序逻辑电路两类。
组合逻辑电路：电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合，而与电路过去的输入值无关。
组合逻辑电路又可根据输出端个数的多少进一步分为单输出和多输出组合逻辑电路。
时序逻辑电路：电路在任意时刻产生的稳定输出值不仅与该时刻电路的输入值有关，而且与电路过去的输入值有关。
时序逻辑电路又可根据电路中有无统一的定时信号进一步分为同4. 最简电路是否一定最佳？为什么？解答一个最简的方案并不等于一个最佳的方案。
最佳方案应满足全面的性能指标和实际应用要求。
所以，在求出一个实现预定功能的最简电路之后，往往要根据实际情况进行相应调整。
5. 把下列不同进制数写成按权展开形式。
(1) (4517.239)10 (3) (325.744)8(2) (10110.0101)2 (4) (785.4AF)16解答（1）(4517.239)10= 4×103＋5×102＋1×101＋7×100＋2×10-1＋3×10-2＋9×10-3（2）(10110.0101)2= 1×24＋1×22＋1×21＋1×2-2＋1×2-4 （3）(325.744)8= 3×82＋2×81＋5×80＋7×8-1＋4×8-2＋4×8-3(4) (785.4AF)16= 7×162＋8×161＋5×160＋4×16-1＋10×16-2＋15×16-36.将下列二进制数转换成十进制数、八进制数和十六进制数。
华中科技大学计算机学院《数字电路与逻辑设计》试卷A （闭卷）班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。
A ．6B ．7C ．8D ．9 2．余3码10001000对应的2421码为（ ）。
A ．01010101 B.10000101 C.10111011 D.11101011 3．补码1．1000的真值是（ ）。
A ． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4．标准或-与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ）。
A. E )]E D (C C [A F ⋅++=B. E )E D (C C A F ⋅++=C. E )E D C C A (F ⋅++=D. E )(D A F ⋅++=E C C6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。
A. 与门B. 或门C. 非门D. 与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。
图1A. 或非门B. 与非门C. 异或门D. 同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。
A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。
A ．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。
A ．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。
每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。
（ ）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。
（ ）3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。
（ ）4．并行加法器采用先行进位（并行进位）的目的是简化电路结构。
（ ）5. 图2所示是一个具有两条反馈回路的电平异步时序逻辑电路。
( )图2三．多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写在题后的括号内，每题2分，共10分) 1．小数“0”的反码形式有（ ）。
A ．0．0......0 ； B ．1．0......0 ； C ．0．1......1 ； D ．1．1 (1)2．逻辑函数F=A ⊕B 和G=A ⊙B 满足关系（ ）。
A. G F =B. G F ='C. G F ='D. 1G F ⊕=3． 若逻辑函数∑∑==5,7),m(0,2,3,4,C)B ,G(A,,m(1,2,3,6)C)B ,F(A,则F 和G 相“与”的结果是（ ）。
A ．32m m +B ． 1C ． B AD ． AB 4．设两输入或非门的输入为x 和y ，输出为z ，当z 为低电平时，有（ ）。
A ．x 和y 同为高电平 ；B ． x 为高电平，y 为低电平 ；C ．x 为低电平，y 为高电平 ；D ． x 和y 同为低电平. 5．组合逻辑电路的输出与输入的关系可用（ ）描述。
A ．真值表 B. 流程表 C ．逻辑表达式 D. 状态图四． 函数化简题（10分）1．用代数法求函数B A C B AC AB ⋅+⋅++=C)B,F(A, 的最简“与-或”表达式。
2．用卡诺图化简逻辑函数F(A ，B ，C ，D)＝∑m(2，3，9，11，12)+∑d(5，6，7，8， 10，13)求出最简“与-或”表达式和最简“或-与”表达式。
（6分）五．设计一个将一位十进制数的余3码转换成二进制数的组合电路，电路框图如图3所示。
（15分）图3要求：1．填写表1所示真值表；2．利用图4所示卡诺图，求出输出函数最简与-或表达式；图43．画出用PLA实现给定功能的阵列逻辑图。
4．若采用PROM实现给定功能,要求PROM的容量为多大？六、分析与设计（15分）某同步时序逻辑电路如图5所示。
图5(1) 写出该电路激励函数和输出函数；(2) 填写表2所示次态真值表；表2(3) 填写表3所示电路状态表；表3（4）设各触发器的初态均为0，试画出图6中Q1、Q2和Z的输出波形。
图6（5）改用T 触发器作为存储元件，填写图7中激励函数T 2、T 1卡诺图，求出最简表达式。
图7七．分析与设计（15分）某电平异步时序逻辑电路的结构框图 如图8所示。
图中：11222212y y x x Y x x y ++=212121211x x y y x Y y x x ++=212y x x Z =要求： 1．根据给出的激励函数和输出函数表达式，填写表4所示流程表；表42. 判断以下结论是否正确，并说明理由。
① 该电路中存在非临界竞争； ② 该电路中存在临界竞争；3．将所得流程表4中的00和01互换，填写出新的流程表5，试问新流程表对应的电路是否存在非临界竞争或临界竞争？表5图8八．分析与设计（15分）某组合逻辑电路的芯片引脚图如图9 所示。
图91．分析图9 所示电路，写出输出函数F 1、F 2的逻辑表达式，并说明该电路功能。
2．假定用四路数据选择器实现图9 所示电路的逻辑功能，请确定图10所示逻辑电路中各数据输入端的值，完善逻辑电路。
图103．假定用EPROM 实现图9 所示电路的逻辑功能，请画出阵列逻辑图。
华中科技大学计算机学院《数字电路与逻辑设计》试卷A 参考答案一．单项选择题（每题1分，共10分）1．B ； 2．C ； 3．D ； 4．B ； 5. A ； 6．D ； 7．D ； 8．A ； 9．D ； 10．B 。
二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。
每题2分，共10分）1．反码和补码均可实现将减法运算转化为加法运算。
（×）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则7)m(1,3,4,6,C)B,(A,F ∑=。
（×） 3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。
（∨） 4．并行加法器采用先行进位（并行进位）的目的是提高运算速度。
（×）5. 图2所示是一个具有一条反馈回路的电平异步时序逻辑电路。
(×)三．多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写在题后的括号内，每题2分，共10分)1．AD ； 2．ABD ； 3．AC ； 4．ABC ； 5．AC 。
四． 函数化简题（10分） 1．代数化简（4分）BA B AC A B AC AB AC B AC AB )A C (B AC AB BA CB AC AB C)B,F(A,+=++=++=++=+++=⋅+⋅++=2．卡诺图化简（共6分）最简“与-或”表达式为： C B C A F += （3分） 最简“或-与”表达式为： )C B (C)(A F +⋅+= （3分） 五．设计（共15分）1．填写表1所示真值表；（4分）ABCDWXYZ ABCD WXYZ 0000 0001 dddd dddd 1000 1001 0101 01102．利用卡诺图，求出输出函数最简与-或表达式如下：（4分）3．画出用PLA 5分）4．若采用PROM 实现给定功能,要求PROM 的容量为：（2分）4(bit)24⨯六、分析与设计（15分）（1） 写出该电路激励函数和输出函数；（3分）（2（3（4）设各触发器的初态均为0，根据给定波形画出Q 1、Q 2和Z 的输出波形。
（3分）（5）改用T 触发器作为存储元件，填写激励函数T 2、T 1卡诺图，求出最简表达式。
（3分）七．分析与设计（15分）1．根据给出的激励函数和输出函数表达式，填流程表；（5分）2. 判断以下结论是否正确，并说明理由。
（6分）①该电路中存在非临界竞争；正确。
因为处在稳定总态（00，11），输入由00变为01或者处在稳定总态（11，11），输入由11变为01时，均引起两个状态变量同时改变，会发生反馈回路间的竞争，但由于所到达的列只有一个稳定总态，所以属于非临界竞争。
②该电路中存在临界竞争；正确。
因为处在稳定总态（11，01），输入由11变为10时，引起两个状态变量同时改变，会发生反馈回路间的竞争，且由于所到达的列有两个稳定总态，所以属于非临界竞争。
3．将所得流程表3中的00和01互换，填写出新的流程表，试问新流程表对应的电路是否存在非临界竞争或临界竞争？（4分）新的流程表如下：新流程表对应的电路不存在非临界竞争或临界竞争。
八．分析与设计（15分）1．写出电路输出函数F1、F2的逻辑表达式，并说明该电路功能。
（4分）2．假定用四路数据选择器实现该电路的逻辑功能，请确定给定逻辑电路中各数据输入端的值，完善逻辑电路。
（5分）3．假定用EPROM实现原电路的逻辑功能，可画出阵列逻辑图如下：（5分）。
