当前位置：文档之家 › 数字电路与逻辑设计复习资料(含答案)

数字电路与逻辑设计复习资料(含答案)

  • 格式：doc
  • 大小：7.40 MB
  • 文档页数：17

数字电路与逻辑设计复习资料一、单项选择题1. 十进制数53转换成八进制数应为（ B ）。

A. 64 B.65 C. 66 D. 1101012.将十进制数(18)10 转换成八进制数是（B ）。

A. 20 B.22 C. 21 D. 233. 十进制数53转换成八进制数应为（ D ）。

A. 62 B.63 C. 64 D. 654. 当逻辑函数有n 个变量时，共有（ D ）种取值组合。

A. n B. 2n C. 2n D. 2n5. 为了避免干扰，MOS 与门的多余输入端不能（ A ）处理。

A. 悬空 B. 接低电平 C. 与有用输入端并接 D. 以上都不正确6. 以下电路中可以实现“线与”功能的有（ C ）。

A. TTL 与非门B. TTL 或非门C. OC 门D. TTL 异或门 7. 用6264型RAM 构成一个328K ⨯位的存储器，需要（ D ）根地址线。

A. 12 B. 13 C. 14 D. 158. 同步时序电路和异步时序电路比较，其差异在于后者（ B ）。

A. 没有触发器 B. 没有统一的时钟脉冲控制 C. 没有稳定状态 D. 输出只与内部状态有关9. 用6264型RAM 构成3232K ⨯位的存储器，需要（ D ）片进行扩展。

A. 4 B.8 C. 14 D.16 10. 逻辑函数()F A A B =⊕⊕ =（ D ）。

A. A B eB. AC. A B ⊕D. B 11. 函数F ABC ABCD =+的反函数为（ C ）。

A. ()()F A B C A B C D =+++++ B. ()()F ABC ABCD =C. ()()F A B C A B C D =+++++D. F A B C A B C D =++++++ 12.在图1所示的T T L 电路中，输出应为（ B ）。

A . F ＝0 B. F ＝1 C. F ＝A D. F ＝A图113. 将F ABC A CD CD =++展开成最小项表达式应为（ A ）。

A. (0,3,4,7,8,12,14,15)m ∑B. (0,3,4,7,8,12,13,15)m ∑C. (0,2,4,7,8,12,14,15)m ∑D. (0,3,4,7,8,11,14,15)m ∑ 14. 用异或门实现反相功能，多余输入端应接（ B ）。

A. 地B. 高电平C. 低电平D. 以上都不正确 15. 同C B A +相等的逻辑函数表达式是（ D ）。

A. ()A B C +B. ))((C A B A ++C. )(C B A +D. ))((C A B A ++ 16. 图2是CMOS 电路，则输出（ C ）。

A. Y A B C D E F =+++++B. Y ABC DEF =gC. Y A B C D E F =++++gD. ()()Y A B C D E F =++++g图217.下面可以实现线与的是（ B ）。

A. T TL 门B.OC 门C.三态门D.以上都不可以18. 用6264型RAM 构成一个168K ⨯位的存储器，需要（ A ）根地址线。

A. 14 B. 13 C. 12 D. 1119、三变量函数F(A,B,C)=A+BC 的最小项表示中不含下列哪项（A ）。

A. m2 B.m5 C. m3 D. m720、一片64k ×8存储容量的只读存储器（ROM ），有（C ）。

A. 64条地址线和8条数据线 B.64条地址线和16条数据线 C. 16条地址线和8条数据线 D.16条地址线和16条数据线21、16个触发器构成计数器，该计数器可能的最大计数模值是 （D ）。

A. 16 B.32 C. 162 D. 21622、一个64选1的数据选择器有（ A ）个选择控制信号输入端。

A. 6 B. 16 C. 32 D. 64 23、函数()F A A B =⊕的结果是（ C ）。

A. AB B. AB C. AB D. AB 24、芯片74LS04中，LS 表示：（B ）。

A. 高速COMSB. 低功耗肖特基C. 低速肖特基D. 低密度高速 25、下列等式不正确的是（ C ）。

A. ABC A B C =++;B. (A+B)(A+C)=A+BCC. ()A A B A B +=+;D. AB AC BC AB AC ++=+26．用或非门构成钟控R-S 触发器发生竞争现象时，输入端的变化是（ A ）。

A 、00→11 B 、01→10 C 、11→00 D 、10→01 27. 对n 个变量，最小项的个数为（ C ）。

A. nB. 21n -C. 2nD. 21n+28. 使用TTL 集成门电路时，为实现总线系统应该选用（ B ）门电路。

A. 集电极开路TTL 与非门 B. 三态输出门 C. TTL 或非门 D. OD 门 29. 芯片74LS00中，LS 表示 （ B ）A.高速COMSB.低功耗肖特基C.低速肖特基D.低密度高速30. 将一个JK 触发器转变成T 触发器，JK 触发器的输入应该采取的连接方式：（ C ）A. J T K T =⎧⎪⎨=⎪⎩B. 11J K =⎧⎨=⎩C. J TK T =⎧⎨=⎩ D. J T K T ⎧=⎪⎨=⎪⎩ 31. 对于含有约束项的逻辑函数，用卡诺图化简时，任意项（ C ）处理。

A. 必须当作0 B. 必须当作1 C. 方便化简时当作1，不方便化简时当作0 D. 以上都不正确32.用全加器将8421BCD 码转换成余3BCD 码时，其中固定的一个输入端应接（ A ）。

A. 0011 B.1100 C. 1101 D.1000二、填空题1. （0111）8421 BCD ＝ （ 7 ）10 。

2. 已知()F A B CD =+g，则其对偶函数为 *()()F AB C D =++ 。

3. 当逻辑函数有n 个变量时，共有 2n ; 种取值组合。

4. 为了避免干扰，MOS 门的多余输入端不能 悬空 处理。

5. 在单稳态触发器、多谐振荡器、施密特触发器中具有两个稳态的电路是施密特触发器 。

6. 已知一个四变量的逻辑函数的标准最小项表示为F(a ，b ，c ，d)＝(0,2,3,4,6,8,9,11,13)m ∑，那么用最小项标准表示*F= (2,4,6,7,9,11,12,13,15)m ∑ ,以及F = (1,5,7,10,12,14,15)m ∑ 。

7. 如果用J-K 触发器来实现T 触发器功能，则T,J,K 三者关系为 T=J=K ；如果要用J-K 触发器来实现D 触发器功能，则D,J,K 三者关系为 D=J=K 。

8. 要构成17进制计数器最少需要 5 个触发器。

9. TTL 与门多余输入端应该接 高电平（1） ，TTL 或门多余输入端应该接 低电平（0） 。

10. 逻辑函数= B 。

11. 数字电路按照功能可以分为组合逻辑电路和 时序 逻辑电路。

12.时钟触发器根据时钟控制信号有效时机的不同，可以把触发控制的方式分为两大类，即 电平 触发控制方式和 边沿 触发控制方式。

13.直接写出下列函数的反演式和对偶式：AB C A F +=；F *= A C A B (＋)(＋） ； F = A B A C (＋)(＋） 。

14. 在单稳态触发器、多谐振荡器、施密特触发器中具有两个稳态的电路是施密特触发器 ，具有两个暂态的电路是 多谐振荡器 。

三、分析题1. 分析图3所示电路的逻辑功能，其中，电路有3个输入变量A ，B ，C 和1个控制变量M 。

图3解：01234567,0,0,,0,,,1D M D D D M D D M D M D ======== 由此列出真值表M=0 M=1当M ＝0时实现“意见一致”功能，即A ，B ，C 状态一致时输出为1；当M ＝1时实现“多数表决”功能，即输出与A ，B ，C 中多数的状态一致。

2. 分析图4所示电路的逻辑功能，写出3210Q Q Q Q 的状态转移表（设初始置入的数据为0010）。

图4解：置入的数据322310,,1,0D Q D Q D D ====，1LD Q =。

由此列出状态转移表。

电路实现模9的计数分频。

3. 分析图5所示电路的逻辑功能，其中，74LS283是四位二进制加法器，k 为控制变量。

图5解：（1）当0k =时，0(03)i i i B k B B i ⊕=⊕==:，0i C =一组数是3210A A A A ，另一组数是3210B B B B ，电路实现两组数的加法功能。

（2）当1k =时，1(03)i i i B k B B i ⊕=⊕==: ，1i C =一组数是3210A A A A ，另一组数是3210B B B B 取反加1，电路实现两组数的减法功能。

4. 写出图6所示电路的驱动方程、状态转移方程、输出方程和状态转移表，并分析其逻辑功能 (设初始状态为000)。

图64.解：驱动方程132********,1,1,1n nn n nJ Q Q K J Q K Q Q J K ======状态转移方程和输出方程11321[]n n n n Q Q Q Q CP +=⋅↓1212312[]n n n n n nQ Q Q Q Q Q CP +=+⋅↓1332[]n n Q Q Q +=⋅↓23n nZ Q Q =状态转移表电路为模7异步计数器，具有自启动功能。

5. 写出图7（a ）所示电路的状态转移方程，并在图3（b ）中画出Q 的波形（设初始状态0n Q =）。

（a ）（b ） 图7解：1[]n n Q A Q CP +=⊕⋅↑DQ QA CP＝ 16.分析如图8由3线-8线译码器74LS138构成的电路，写出输出Si 和Ci的逻辑函数表达式，说明其逻辑功能。

（本小题12分）图8解：7.如图9所示由两片CT74161构成的计数器，试分析输出端Y的脉冲频率与CP脉冲频率的比值是多少？（本小题10分）12图 9解：8. 写出图10所示电路的驱动方程、状态转移方程和状态转移表，并分析其逻辑功能。

图1011解：驱动方程132********,1,1,1nnn n nJ Q Q K J Q K Q Q J K ======状态转移方程11321[]n n n n Q Q Q Q CP +=⋅↑1212312[]n n n n n n Q Q Q Q Q Q CP +=+⋅↑1332[]n n Q Q Q +=⋅↓ 状态转移表电路为模7异步计数器，具有自启动功能。

9.分析图11所示电路的逻辑功能，写出3210Q Q Q Q 的状态转移图。

图11解：功能：模为7的计数器。

四、设计题1. 用中规模集成同步计数器CT74160和必要的门电路设计模8计数器。

合集下载

数字电路与逻辑设计试题及答案

数字电路与逻辑设计试题及答案

《数字电路与逻辑设计》试题1参考答案一．填空题(10)1．2048 ×8位的RAM有10根地址线，8根数据线。

2．二进制数A=(1011010）2，B=(101111）2，求：A＋B＝(10001001)2；A一B＝( 101011 )23．时序逻辑电路的输出不仅取决于电路．输入信号的状态，而且还与电路原来的状态有关。

4．二硅极管具有单向导通的特性，它的正向导通电压为0.7V。

5．n变量的逻辑函数有2n个最小项，任意两个最小项的乘积为0。

二．选择题(10)1．当晶体三极管b时处于导通状态。

a.发射结和集电结均属于反向偏置；b.发射结正向偏置，集电结反向偏置；c.发射结和集电给均属于正向偏置2．与晶体三极管相比，MOS管具有的特点是a,c,d。

a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；e.极间电容影响小3．欲将二进制代码翻译成输出信号选用b，欲将输入信号编成二进制代码选用a，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用c，欲实现两个相同位二进制数和低位进位数的相加运算选用e。

a.编码器；b.译码器；c.多路选择器；d.数值比较器；e.加法器；f.触发器；ｇ.计数器；h.寄存器4．在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后c。

a.乘积项个数越少；b.实现该功能的门电路少；c.该乘积项含因子少5．逻辑函数Y=A B C+A+B+C的最简与或形式为1。

a. 已是最简与或形式；b. 0 ；c. 1 ；d. B+C三．简答题答案；1．简述用TTL与非门、或非门、异或门实现反相器功能．多余输入端的连接方法。

TTL与非门的余输入端应接高电平，或非门的余输入端应接低电平，异或门实现反相器功能是应将余输入端和输入信号并在一起。

2．举例说明什么叫竞争冒险－现象。

门电路两个输入信号同时向相反的逻辑电平跳变，比如一个从1变为0，另一个从0变为1时，所出现的可能出现尖峰脉冲的现象称为竞争－冒险。

数字电路及逻辑设计复习题

数字电路及逻辑设计复习题


B
&
&
FB
&
≥1
F
C
&
C
&
（C）
（D）
17. 维持阻塞Ｄ触发器电路中，当ＣＰ脉冲升沿过后，输入信号Ｄ改变，则其输出状态 ______。
(Ａ) 不变； (Ｂ) 不定； (Ｃ) 随Ｄ而变
18. 要实现图中各 TTL 门电路输出端所示的逻辑关系,各电路的接法正确的有 ______________。
A B 悬空
)2。
16. 用与非门实现逻辑函数 Z=AB+AC 时，逻辑表达式应写成__________。
真值表
C 00001111 D1 0 0 1 1 0 0 1 1 D2 0 1 0 1 0 1 0 1 F1 F2 17. 填写如图 TTL 电路的真值表。
D1
&
&
F2
D2
EN F1
C
18. 用代数法可把逻辑函数 Z = AB + ABD + AC + BCD 化简为___________。
相异点
模拟多路转换器
数字多路转换器
11. 凡是使电流IL流入反相器的负载，叫做________，使IL从反相器流出的负载，叫做 ________。
数字电路与逻辑设计
第 6 页 共 24 页
数字电路与逻辑设计复习题（共 137 题）
12. 基本ＲＳ、同步ＲＳ、主从ＪＫ和维持阻塞Ｄ四种不同结构的触发器中，可以作计 数器和移位寄存器的有____________________。
| U REF | _____； (2)计数器的位长Ｎ_____。
(Ａ)无关 (Ｂ)成正比 (Ｃ)成反比 (Ｄ)有关，但无确定的比例关系。 5. 某译码电路需要有四种不同的输出状态，那么输入信号至少应有______个。
数字逻辑电路复习题与答案

数字逻辑电路复习题与答案

_、单选题1、十进制整数转换为二进制数一般采用（）。

A.除2取整法B.除10取余法C.除2取余法D.除10取整法正确答案：C2、将十进制小数转换为二进制数一般采用（）。

A.乘2取整法B.乘10取余法C.乘2取余法D.乘10取整法正确答案：A3、十进制数"13",用三进制表示为（）。

A.211B.111C.112D.101正确答案：B4、将十进制数18转换成八进制是（）.A.20B.24C.22D.21正确答案：C5、十进制数25用8421 BCD码表示为（）A.10 010100B.0010 0101C.10 101D.10 000101正确答案：B6、以下代码中为恒权码的是()。

A.余3循坏码B右移码C.5211 码D.余3码正确答案：C7、T立八进制数可以用()位二进制数来表示。

A.4B.3C.1D.2正确答案：B&十进制数43用8421BCD码表示为()。

A.10011B.0100 0011C.101011D.1000011正确答案：B9、A+BC=()A.AB+ACB.BCC・(A+B)(A+C)正确答案：C10、4变量逻辑函数的真值表，表中的输入变量的取值应有()种。

A.4B.2C.16D.8正确答案：C11、f 16选1的数据选择器,其选择控制(地址)输入端有()个，数据输入端有16个，输出端有1个。

A.4B.16C.1D.2正确答案：A12、一个译码器若有100个译码输出端,则译码输入端至少有()个。

A.5B.8C.7D.6正确答案：C13、能实现并-串转换的是()。

A.数据选择器B.数据分配器C.译码器D.数值比较器正确答案：A14、欲设计一个3位无符号数乘法器（即3x3），需要6位输入及（）位输出信号。

B.6C.4D.5正确答案：B15、4位输入的二逬制译码器，其输出应有（）位。

A.4B.1C.8D.16正确答案：D16、对于8线一3线优先编码器，下面说法正确的是（）A.有8根输入线,8根输出线B.有8根输入线,3根输出线C.有3根输入线,8根输出线D.有3根输入线,3根输出线正确答案：B17、3线-8线译码电路是（）译码器A.八进制B.三进制C.三位二进制D.H-A进制正确答案：C18、实现多输入、单输出逻辑函数,应选（）。

数字电路与逻辑设计习题答案

数字电路与逻辑设计习题答案

数字电路与逻辑设计习题答案数字电路与逻辑设计习题答案数字电路与逻辑设计是计算机科学与工程领域中的重要基础课程，它涉及到数字信号的处理和转换，以及逻辑门电路的设计和分析。

学习这门课程时，习题是巩固知识和提高能力的重要途径。

下面将给出一些常见的数字电路与逻辑设计习题的答案，希望对大家的学习有所帮助。

1. 设计一个4位二进制加法器电路，实现两个4位二进制数的相加。

答案：一个4位二进制加法器电路可以由四个全加器电路组成。

每个全加器电路有三个输入：两个被加数和一个进位输入，以及两个输出：和位和进位输出。

将四个全加器电路按位级联，将进位输出连接到下一位的进位输入，最后一个全加器的进位输出作为最高位的进位输出。

和位的输出即为两个4位二进制数的和。

2. 给定一个3输入的逻辑电路，输出为1的条件是至少有两个输入为1。

请设计一个电路，实现这个逻辑功能。

答案：可以使用与门和或门组合的方式来实现这个逻辑功能。

首先，将三个输入分别与一个与门的三个输入相连，将输出连接到一个或门的输入。

然后，将三个输入分别与一个或门的三个输入相连，将输出连接到与门的输入。

这样，当至少有两个输入为1时，与门的输出为1，或门的输出也为1。

3. 给定一个4输入的逻辑电路，输出为1的条件是输入中有奇数个1。

请设计一个电路，实现这个逻辑功能。

答案：可以使用异或门实现这个逻辑功能。

首先，将四个输入两两分组，然后将每组的输出与另一组的输出进行异或操作。

最后，将四个异或门的输出连接到一个或门的输入。

这样，当输入中有奇数个1时，异或门的输出为1，或门的输出也为1。

4. 设计一个4位比较器电路，实现两个4位二进制数的大小比较。

答案：一个4位比较器电路可以由四个比较器组成。

每个比较器有两个输入：两个被比较的位，以及一个输出：比较结果。

将四个比较器电路按位级联，将每个比较器的输出连接到下一位比较器的输入。

最后一个比较器的输出即为两个4位二进制数的大小比较结果。

5. 给定一个3输入的逻辑电路，输出为1的条件是输入中的1的个数大于等于2。