第2章 Quartus II开发环境的使用

第2章_Quartus_II开发环境的使用Quartus II是一款由英特尔公司开发的集成电路设计软件，广泛应用于数字电路设计和可编程逻辑设备（PLD）的开发环境。

本章将介绍Quartus II开发环境的使用方法，并详细讲解其主要功能和操作流程。

首先，打开Quartus II软件，点击“文件”菜单，然后选择“新建项目”选项。

在出现的对话框中，输入项目名称和存储位置，并选择FPGA芯片型号。

点击“下一步”按钮，然后选择项目类型（一般为“普通VHDL项目”或“普通Verilog项目”），点击“下一步”按钮即可完成项目创建。

接下来，我们需要向项目中添加源文件。

点击“项目”菜单，然后选择“添加文件”选项。

在出现的对话框中，选择需要添加的源文件，点击“确定”按钮。

如果项目中有多个源文件，可以重复操作多次。

在项目中添加源文件后，我们需要进行编译。

点击“编译”菜单，然后选择“编译项目”选项。

Quartus II将对项目中的源文件进行语法检查和综合，并生成目标设备可执行文件。

接下来，我们需要进行功能仿真。

点击“工具”菜单，然后选择“RTL仿真器”选项。

在出现的对话框中，选择仿真源文件和仿真时长，点击“确定”按钮。

Quartus II将对源文件进行仿真，并生成波形图。

波形图生成后，我们可以对设计进行优化。

点击“工具”菜单，然后选择“组合逻辑优化器”选项。

在出现的对话框中，选择设计文件和优化选项，点击“确定”按钮。

Quartus II将对设计进行优化，并生成优化后的电路文件。

优化后的设计可以进行布局布线。

点击“工具”菜单，然后选择“物理编译器”选项。

在出现的对话框中，选择物理约束和布局布线选项，点击“确定”按钮。

Quartus II将根据物理约束对设计进行布局布线，并生成布局布线后的电路文件和报告。

布局布线完成后，我们可以进行时序分析。

点击“工具”菜单，然后选择“时序分析器”选项。

在出现的对话框中，选择设计文件和时钟约束，点击“确定”按钮。

Q u a r t u s I I软件的使用方法1、创建工程运行quartus II软件，如下图：建立工程，File New Project Wizad，既弹出“工程设置”对话框，如下图：单击此对话框最上一栏右侧的“...”按钮，在d盘中建一个工程文件夹，取名为test。

单击“打开”按钮，在第二行和第三行中填写为“half_adder”。

按Next按钮，出现添加工程文件的对话框，如下图：这里我们先不管它，直接按next进行下一步，选择FPGA器件的型号，如下图：在Family下拉框中，我们选择Cyclone V系列FPGA，选择此系列的具体芯片5CSEMA5F31C6。

执行next出现选择其它EDA工具setting对话框如下图，选择ModelSim_Altera为默认的Simulation 工具，语言为Verilog HDL.执行next出现选择其它EDA工具对话框，我们用Quartus II的集成环境进行开发，因此这里不作任何改动，按next进入工程的信息总概对话框，按Finish按钮即建立一个项目。

2、建立顶层文件。

（1）执行File New，弹出新建文件对话框，如下图：选择“Verilog HDL File”按OK即建立一个空的verilog 文件，按下图写入half_adder代码，我们把它另存为（File Save as）,接受默认的文件名，以使该文件添加到工程中去。

如下图：（2）设置。

在建立工程时我们选定了芯片型号，也可以在这一步设定，在菜单Assignments Device，弹出对话框，如下图：（3）编译。

按主工具栏上的编译按钮即开始编译，Message窗口会显示一些编译信息，最后编译成功弹出提示，如下图：3、仿真对工程编译通过后，必须对其功能和时序性质进行仿真测试，以了解设计结果是否满足原设计要求。

具体步骤如下：1功能仿真选择菜单processing -->start --> start test bench template writertestbench 文件创建完成打开testbench文件编写testbench文件见红色方框，编辑完后，保存。

第2 章QUARTUS II 使用教程.................................................................................. ............ 2 2.1 Quartus II 的安装.................................................................................. ............................. 2 2.1.1 安装Quartus II................................................................................... ....................... 2 2.1.2 安装License........................................................................... ................................... 2 2.2 FIFO 设计实例.................................................................................. ................................ 2 2.2.1 新建工程.................................................................................. ................................. 3 2.2.2 创建设计文件.................................................................................. ......................... 3 2.2.3 编译过程.................................................................................. ................................. 6 2.2.4 编译报告与延时分析.................................................................................. ............. 6 2.2.5 运行仿真.................................................................................. ................................. 7 2.3 设计流程.......................................................................................................................... 10 2.3.1 设计输入.................................................................................. ............................... 10 2.3.2 编译.................................................................................. ....................................... 17 2.3.3 延时分析.................................................................................. ............................... 19 2.3.4 仿真.................................................................................. ....................................... 20 2.4 系统级设计.................................................................................. .................................... 20 2.4.1 SOPC 设计.................................................................................. ............................. 20 2.4.1 DSP 设计.................................................................................. ................................ 21 2.5 设计实例.................................................................................. ........................................ 22 2.5.1 UART 控制器.................................................................................. ......................... 22 2.5.2 I 2 C 总线控制器.................................................................................. ...................... 24 2.5.3 USB2.0 控制器........................................................................................................ 26 2 第2 章QUARTUS II 使用教程本章以Quartus II 4.1 版本为例。

第二章Quartus II的使用2.1 Quartus II概述Quartus II是Altera公司继MAX＋PLUS II后，所提供的FPGA/CPLD开发集成环境，主要针对本公司新器件和大规模FPGA的开发。

Quartus II提供一个容易适应特定设计所需要的完整的多平台设计环境。

它不仅包括FPGA/CPLD设计所有阶段的解决方案，而且也提供可编程片上系统（SOPC）设计的综合性环境。

Quartus II除了保留有MAX＋PLUS II的特色外，也可以利用第三方的综合工具，如Synopsys、NativeLink、仿真工具ModelSim等。

2.1.1 设计的主要环节Quartus II可以使设计者完成设计输入、分析与综合、仿真、布局布线、时序分析及编程下载等工作。

下图显示了使用Quartus II进行设计的各主要环节。

全编译图2.1.1 Quartus II进行设计的主要环节这几个环节分别介绍如下：1.设计输入设计输入包括图形输入和硬件描述语言（HDL）文本输入两大类型。

本次实验中主要用到其中的原理图输入和VHDL输入两种方式。

HDL设计方式是现今设计大规模数字集成电路的常用形式，除IEEE标准中VHDL与Verilog HDL两种形式外，还有各自FPGA厂家推出的专用语言，如Quartus II下的AHDL。

HDL语言描述在状态机、控制逻辑、总线功能方面较强；而原理图输入在顶层设计、数据通路逻辑等方面具有图形化强、功能明确等特点。

Quartus II支持层次化设计，可以在一个新的输入编辑环境中调用不同输入设计方式完成的模块，从而完成混合输入设计以发挥二者各自特色。

212.分析与综合在完成设计输入之后，即可对其进行分析与综合。

其中先进行语法的分析与校正，然后依据逻辑设计的描述和各种约束条件进行编译、优化、转换和综合。

最终获得门级电路甚至更底层的电路描述网表文件。

因此，综合就是将电路的高级语言（如行为描述）转换成低级的，可与FPGA/CPLD的基本结构相映射的网表文件或程序。