当前位置：文档之家 › 数字跑表(电子科大)

数字跑表(电子科大)

  • 格式：doc
  • 大小：196.00 KB
  • 文档页数：16

数字跑表设计报告学院：电子工程学院学号：2011029180015姓名：洪娜建班级：电磁场5班一系统总体设计设计要求设计一个数字秒表，有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，系统主要由显示译码器、分频器、十进制计数器和六进制计数器组成。

整个秒表还需有一个启动/停止信号和一个复位信号，以便秒表能随意停止及启动。

要求：1、跑表精度为0.01秒2、跑表计时范围为：1小时3、设置开始计时/停止计时、复位两个按钮4、显示工作方式：用六位BCD七段数码管显示读数5、扩展功能：锁存控制功能。

系统工作原理数字跑表通过系统将48MHz时钟进行分频得到100Hz的秒表时钟，之后通过对时钟信号进行计数得到具体的跑表显示数值，跑表数值作为显示单元电路的输入，显示单元控制数码管动态扫描显示计数因此，系统主要划分为：分频器，计数器，显示控制，开始\停在使能控制，清零控制，锁存控制。

原理图如下：二单元电路设计1.分频器设计思路：输入信号48MHz，将其48000分频可得1KHz信号，再将1KHz信号10分频可得100Hz信号。

1KHz用于显示LED扫描，100Hz用于计数器时钟。

源程序如下：entity fenpin isPort ( clk : in STD_LOGIC;clk_1k : out STD_LOGIC;clk_100 : out STD_LOGIC);end fenpin;architecture Behavioral of fenpin issignal cnt1:INTEGER RANGE 1 TO 24000;signal cnt2:INTEGER RANGE 1 TO 5;signal clk_1k_temp:STD_LOGIC:='0';signal clk_100_temp:STD_LOGIC:='0';beginprocess(clk)beginif clk'event and clk='1' thenif cnt1=24000 then cnt1<=1;clk_1k_temp<=not clk_1k_temp;else cnt1<=cnt1+1;end if;end if;end process;clk_1k<=clk_1k_temp;process(clk_1k_temp)beginif clk_1k_temp'event and clk_1k_temp='1' then if cnt2=5 then cnt2<=1;clk_100_temp<=not clk_100_temp;else cnt2<=cnt2+1;end if;end if;end process;clk_100<=clk_100_temp;end Behavioral;2.计数器实验需要用到2个六进制计数器和4个十进制计数器，本人使用的级联方式为同步级联。

十进制计数器的源程序：entity counter10 isPort ( reset : in STD_LOGIC;clk : in STD_LOGIC;carry_in : in STD_LOGIC;carry_out : out STD_LOGIC;cnt_out : out STD_LOGIC_VECTOR (3 downto 0));end counter10;architecture Behavioral of counter10 issignal cnt_temp :STD_LOGIC_VECTOR (3 downto 0):="0000";beginprocess(reset,clk)beginif reset='0' then cnt_temp<="0000";elsif clk'event and clk='1' thenif carry_in='1' thenif cnt_temp<"1001" then cnt_temp<=cnt_temp+1;else cnt_temp<="0000";end if;end if;end if;if carry_in='1' and cnt_temp="1001" then carry_out<='1';else carry_out<='0';end if;end process;cnt_out<=cnt_temp;end Behavioral;仿真结果：六进制计数器的源程序为：entity counter6 isPort ( reset : in STD_LOGIC;clk : in STD_LOGIC;carry_in : in STD_LOGIC;carry_out : out STD_LOGIC;cnt_out : out STD_LOGIC_VECTOR(3 downto 0)); end counter6;architecture Behavioral of counter6 issignal cnt_temp:STD_LOGIC_VECTOR(3 downto 0):="0000"; beginprocess(reset,clk)beginif reset='0' then cnt_temp<="0000";elsif clk'event and clk='1' thenif carry_in='1' thenif cnt_temp<"0101" then cnt_temp<=cnt_temp+1;else cnt_temp<="0000";end if;end if;end if;if carry_in='1' and cnt_temp="0101" then carry_out<='1';else carry_out<='0';end if;end process;cnt_out<=cnt_temp;end Behavioral;仿真结果：3.使能控制按一下使能控制键，跑表开始计时，再次按下，跑表暂停计时，且计数器使能端高电平有效。

因此程序设计思路为：最初提供一个低电平信号‘0’，按一下使能控制键时，信号翻转位‘1’，开始计时；当再次按下使能控制键时，信号再次翻转，变为‘0’，计时暂停。

源程序为：entity enable isPort ( ss : in STD_LOGIC;en : out STD_LOGIC);end enable;architecture Behavioral of enable issignal en_temp:STD_LOGIC:='0';beginprocess(ss)beginif ss'event and ss='0' thenen_temp<=not en_temp;end if;end process;en<=en_temp;end Behavioral;4.显示控制显示控制电路根据输入的时钟信号对输入的数据信号进行选择输出，同时输出位选信号控制数码管的动态信号。

显示控制模块应包含一个六进制计数器、六选一数据选择器和七段译码器，六进制计数器的时钟信号频率为1KHZ,计数输出作为位选控制信号sel(2:0)，数据选择器的地址控制信号为计数输出，数据选择器的数据端为要显示的六位数据mh(3:0),ml(3:0),sh(3:0),sl(3:0),ds(3:0),cs(3:0)，根据地址控制信号选择其中一路输出至译码器，译码器的输出作为段选控制信号led(6:0)。

源程序为：entity xianshi isPort ( clk : in STD_LOGIC;mh : in STD_LOGIC_VECTOR (3 downto 0);ml : in STD_LOGIC_VECTOR (3 downto 0);sh : in STD_LOGIC_VECTOR (3 downto 0);sl : in STD_LOGIC_VECTOR (3 downto 0);ds : in STD_LOGIC_VECTOR (3 downto 0);cs : in STD_LOGIC_VECTOR (3 downto 0);sel : out STD_LOGIC_VECTOR (2 downto 0);led : out STD_LOGIC_VECTOR (7 downto 0);G : out STD_LOGIC);end xianshi;architecture Behavioral of xianshi issignal sel_temp :STD_LOGIC_VECTOR (2 downto 0);signal led_temp :STD_LOGIC_VECTOR (3 downto 0); beginprocess(clk)--用时钟信号控制位选beginif clk'event and clk='1' thenif sel_temp="101" then sel_temp<="000";else sel_temp<=sel_temp+1;end if;end if;end process;process(sel_temp,cs,ds,sl,sh,ml,mh)--用位选信号控制段选的输出beginif sel_temp="000" then led_temp<=cs;elsif sel_temp="001" then led_temp<=ds;elsif sel_temp="010" then led_temp<=sl;elsif sel_temp="011" then led_temp<=sh;elsif sel_temp="100" then led_temp<=ml;else led_temp<=mh;end if;end process;process(led_temp)--将段选信号译码beginled<="11111111";if led_temp="0000" then led<="00000011";elsif led_temp="0001" then led<="10011111";elsif led_temp="0010" then led<="00100101";elsif led_temp="0011" then led<="00001101";elsif led_temp="0100" then led<="10011001";elsif led_temp="0101" then led<="01001001";elsif led_temp="0110" then led<="01000001";elsif led_temp="0111" then led<="00011111";elsif led_temp="1000" then led<="00000001";elsif led_temp="1001" then led<="00001001";end if;end process;G<='0';sel<=sel_temp;end Behavioral;5.锁存控制设计思路：在计数器输出和显示器输入之间添加一个缓存装置，按下锁存键时，计数器的输出赋给一个临时变量，这时锁存控制装置的输出等于计数器的输出。

合集下载

大学电工电子课程设计数字跑表设计

大学电工电子课程设计数字跑表设计

课程设计任务书学生姓名：专业班级：指导教师：邓坚李波工作单位：自动化学院题目: 数字跑表设计初始条件：1．运用所学的模拟电路和数字电路等知识；2．用到的元件：实验板、电源、连接导线、74系列芯片、555芯片或微处理器等。

要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1．设计一个具有、‘分’、‘秒’、‘1/100秒’的十进制数字显示的计时器。

2．要有外部开关，控制计数器的直接清零、启动和暂停/连续计时功能；3．严格按照课程设计说明书要求撰写课程设计说明书。

时间安排：第1天下达课程设计任务书，根据任务书查找资料；第2～4天进行方案论证，软件模拟仿真并确定设计方案；第5天提交电路图，经审查后领取元器件；第6～8天组装电路并调试，检查错误并提出问题；第9～11天结果分析整理，撰写课程设计报告，验收调试结果；第12～14天补充完成课程设计报告和答辩。

指导教师签名： 2011年 6月26日系主任（或责任教师）签名： 2011年 6月26日目录引言 (1)1设计意义及要求 (2)1.1设计意义 (2)1.2设计要求 (2)2方案设计 (3)2.1设计思路 (3)2.2设计方案 (3)2.2.1设计方案一电路图 (3)2.2.2设计方案二电路图 (3)2.3方案比较 (4)图2-2 设计方案二 (5)3部分电路设计 (6)3.1脉冲输出电路 (6)3.2 74LS192计数电路 (7)4调试与检测 (10)4.1调试中故障及解决方案 (10)4.2调试与运行结果 (11)数字跑表的仿真操作步骤及使用说明 (13)结束语 (14)参考文献 (15)附录： (16)引言在当今随着各个领域的高科技快速发展，社会生产力的发展个社会信息化程度的提高，人们各方面综合素质的提高，世界更新换代的节奏与人们生活的步伐也越来越快，在这告诉发展的当今世界，时间对人们来说无疑是极其宝贵的，时间就是金钱。

数字跑表课程设计研究内容

数字跑表课程设计研究内容

数字跑表课程设计研究内容一、课程目标知识目标：1. 学生能理解数字跑表的基本概念，掌握其计时原理和操作方法；2. 学生能运用所学知识，分析并解释数字跑表在实际运动中的应用；3. 学生了解数字跑表在体育赛事中的重要作用，掌握相关赛事规则。

技能目标：1. 学生能够熟练操作数字跑表，进行简单的计时和数据处理；2. 学生通过实际操作，培养观察、分析、解决问题的能力；3. 学生学会运用数字跑表进行运动训练，提高运动效果。

情感态度价值观目标：1. 学生培养对体育运动的兴趣，增强运动参与的积极性和主动性；2. 学生通过数字跑表的学习，认识到科技在体育领域的重要作用，增强科技创新意识；3. 学生在学习过程中，培养团队合作精神和公平竞争意识，树立正确的价值观。

课程性质：本课程为实践性较强的学科课程，结合理论知识与实际操作，注重培养学生的动手能力和实际应用能力。

学生特点：学生处于好奇心强、求知欲旺盛的年级，具有一定的逻辑思维能力和动手能力，但需加强对体育运动和科技知识的了解。

教学要求：教师应结合学生特点，采用启发式教学，引导学生主动探究数字跑表的知识，注重培养学生的实际操作能力和运动素养。

同时，关注学生的情感态度价值观培养，使学生在学习过程中形成正确的价值观。

通过分解课程目标为具体学习成果，为后续教学设计和评估提供依据。

二、教学内容1. 数字跑表基础知识：- 数字跑表的定义与功能；- 计时原理与计时方法；- 数字跑表在体育赛事中的应用。

2. 数字跑表操作与使用：- 数字跑表的结构与按键功能；- 数字跑表的操作流程；- 实际操作练习与问题解决。

3. 数字跑表在运动训练中的应用：- 运动训练中的计时需求；- 数字跑表在跑步、游泳等运动项目中的使用；- 提高运动训练效果的方法与策略。

4. 体育赛事规则与数字跑表：- 常见体育赛事的规则要点；- 数字跑表在赛事中的重要作用；- 赛事现场操作注意事项。

教学大纲安排：第一课时：数字跑表基础知识学习；第二课时：数字跑表操作与使用；第三课时：数字跑表在运动训练中的应用；第四课时：体育赛事规则与数字跑表。

电子实验数字跑表

电子实验数字跑表

电子科技大学基于FPGA的数字系统设计——数字跑表的设计学生姓名：学号：指导教师：摘要本文利用XILINX-ISE开发软件和XILINX EDA教学实验开发板实现数字跑表的开始、暂停以及复位等功能。

ISE工程利用VHDL语言编写，单模块包含时钟分频进程、始能及清零进程、时钟数据产生进程、位码产生进程和显示进程；分模块设计包含时钟分频模块、控制模块、计数器模块、显示模块。

计时区间00’00’’00到59’59’’99。

课余设计的单模块源程序：library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;---- Uncomment the following library declaration if instantiating---- any Xilinx primitives in this code.--library UNISIM;--use UNISIM.VComponents.all;entity paobiao isPort ( clkin : in STD_LOGIC;enable : in STD_LOGIC;clear : in STD_LOGIC;seg : out STD_LOGIC_VECTOR (7 downto 0);wei : out STD_LOGIC_VECTOR (2 downto 0);enout : out STD_LOGIC);end paobiao;architecture Behavioral of paobiao issignal cnt100: integer range 1 to 240000;signal cnt1k: integer range 1 to 24000;signal clk100: std_logic:='0';signal clk1k : std_logic:='0';signal en: std_logic:='0';signal d1: integer range 0 to 5:=0;signal d2: integer range 0 to 9:=0;signal d3: integer range 0 to 5:=0;signal d4: integer range 0 to 9:=0;signal d5: integer range 0 to 9:=0;signal d6: integer range 0 to 9:=0;signal num: integer range 1 to 6:=1;beginenout<='0';process(clkin)beginif clkin'event and clkin='1' thenif cnt100=240000 thencnt100<=1;clk100<=not clk100;elsecnt100<=cnt100+1;end if;if cnt1k=24000 thencnt1k<=1;clk1k<=not clk1k;elsecnt1k<=cnt1k+1;end if;end if;end process;process(enable,clear)beginif clear='0' thenen<='0';elseif enable'event and enable='1' thenen<=not en;end if;end if;end process;process(clear,d1,d2,d3,d4,d5,d6)beginif clear='0' thend1<=0;d2<=0;d3<=0;d4<=0;d5<=0;d6<=0;-- en<=0;elseif en='1' and clk100'event and clk100='1' then if d6=9 thend6<=0;if d5=9 thend5<=0;if d4=9 thend4<=0;if d3=5 thend3<=0;if d2=9 thend2<=0;if d1=5 thend1<=0;elsed1<=d1+1;end if;elsed2<=d2+1;end if;elsed3<=d3+1;end if;elsed4<=d4+1;end if;elsed5<=d5+1;end if;elsed6<=d6+1;end if;end if;end if;end process;process(num)beginif clk1k'event and clk1k='1' thenif num=6 thennum<=1;elsenum<=num+1;end if;end if;end process;process(num)variable data: integer range 0 to 9;begincase num iswhen 1 => wei<="111";data:=d1;when 2 => wei<="110";data:=d2;when 3 => wei<="100";data:=d3;when 4 => wei<="011";data:=d4;when 5 => wei<="001";data:=d5;when 6 => wei<="000";data:=d6;end case;case data iswhen 0 => seg<="00000011";when 1 => seg<="10011111";when 2 => seg<="00100101";when 3 => seg<="00001101";when 4 => seg<="10011001";when 5 => seg<="01001001";when 6 => seg<="01000001";when 7 => seg<="00011111";when 8 => seg<="00000001";when 9 => seg<="00001001";end case;end process;end Behavioral;管脚分配NET "clkin" LOC = T8;NET "enout" LOC = D7;NET "seg<0>" LOC = C11;NET "seg<1>" LOC = A11;NET "seg<2>" LOC = B12;NET "seg<3>" LOC = A12;NET "seg<4>" LOC = C12;NET "seg<5>" LOC = C13;NET "seg<6>" LOC = A13;NET "seg<7>" LOC = B14;NET "wei<0>" LOC = F8;NET "wei<1>" LOC = D8;NET "wei<2>" LOC = E7;NET "clear" LOC = E4;NET "enable" LOC = G6;课时设计一、系统总体设计指标：1、跑表精度为0.01秒2、跑表计时范围为：1小时3、设置开始计时/停止计时、复位两个按钮4、显示工作方式：用六位BCD七段数码管显示读数。

电子科技大学成绩单

电子科技大学成绩单

电子科技大学成绩单University of Electronic Science and Technology of ChinaOFFICIAL ACADEMIC TRANSCRIPTNAME（姓名）：Dawe i Wang(王大伟)STUDENT NO（学号）: 2010013131329 DATE OF BIRTH（出生年月）：Mar29, 1993SEX（性别）: Male（男）MAJOR（专业）：Communication Engineering（通信工程）SCHOOLING（学制）：4 Years DURATION OF SCHOOL（在校期间）：09/2012-06/2014COURSE TITLE（课程）CREDITS（学分）POINTS（分数）1st SEM. 2nd SEM.First Year(Sept. –June)（第一学年）Physical Education-1 (体育-1) 1 100Practice of Military （军训） 2 90Thought Morals Accomplishment and Basic Law（思想道德修养与法律基础）3 85The Outline of Chinese Modern History（中国近现代史纲要）2 81 College Physics Ⅰ(大学物理-I) 4 76Linear Algebra and Space Analytical Geometry（线性代数与空间解析几何）4 78Military Theory（军事理论） 1 90Calculus Ⅰ(微积分Ⅰ) 6 76Indoor Football（五人制足球） 1 95 Advanced Programming Language（高级语言程序设计） 3 92College English Ⅰ(大学英语Ⅰ) 4 77College English Ⅱ（大学英语Ⅱ） 4 85 Enrollment Education（新生适应与成才） 2 95C Programming（C程序设计） 3 92Calculus- Ⅱ（微积分Ⅱ） 5 67 Discrete Mathematics（离散数学） 4 85 Mathematical Experiment（数学实验） 2 82 Fundamental of Circuit Analysis（电路分析基础） 4.5 66 Experiment of Electronic TechnologyⅠ(Circuit Analysis)（电子技术实验基础Ⅰ（电路分析））1 91 Drama Appreciation(戏曲鉴赏)2 A Modern Engineering Drawing（现代工程设计制图） 2 86 Second Year(Sept.-June)（第二学年）Probability Theory and Mathematical Statistics(概率论与数理统计)3.5 IP Fundamentals of Analog Circuits(模拟电路基础) 4 IPSignals and Systems(信号与系统) 5 IPCollege Physics Ⅱ(大学物理II) 4 IPFundamental of Software Technology(软件技术基础) 4 IP1 IPExperiment of Electronic Technology Ⅱ(AnalogCircuits)(电子技术实验基础Ⅱ（模拟电路）)Physical experiment Ⅰ（大学物理实验Ⅰ） 2 IPEnglish Elective Ⅰ(CET4后英语选修Ⅰ) 4 IPBasketball（篮球） 1 IPElectrical Assembly Practice(电装实习) 1 IPElectromagnetic Field and Microwave(电磁场与波) 4 PL4 PLApplication and Design of Digital Logic(数字逻辑设计及应用)Numerical Analysis(数值分析) 2 PL1 PLIntegrated Circuit Application Experiment Ⅰ(集成电路应用实验Ⅰ )Physical experiment Ⅱ（大学物理实验Ⅱ） 2 PLEnglish Elective Ⅱ（CET4后英语选修Ⅱ） 4 PLStochastic Signal Analysis（随机信号分析） 3 PLComputer Networks（计算通信网） 4 PLNote: IP-----Course is in process (课程还在继续) PL-----Plan (计划选修课程)已修学分：48 正在修学分：19 计划春季修学分：22全部总学分89 已修全部课程（包括选修课）GPA： 3.368注：成绩单电子版一定要包括已修学分数，正修学分数，计划春季修学分数和全部总学分数，以及已修全部课程（包括选修课）成绩的GPA。