图1 带复位功能的简单计数器的电路图

单片机复位电路设计一、概述影响单片机系统运行稳定性的因素可大体分为外因和内因两部分:1、外因射频干扰，它是以空间电磁场的形式传递在机器内部的导体<引线或零件引脚）感生出相应的干扰，可通过电磁屏蔽和合理的布线/器件布局衰减该类干扰；电源线或电源内部产生的干扰，它是通过电源线或电源内的部件耦合或直接传导，可通过电源滤波、隔离等措施来衰减该类干扰。

2、内因振荡源的稳定性，主要由起振时间频率稳定度和占空比稳定度决定。

起振时间可由电路参数整定稳定度受振荡器类型温度和电压等参数影响复位电路的可靠性。

二、复位电路的可靠性设计1、基本复位电路复位电路的基本功能是：系统上电时提供复位信号，直至系统电源稳定后，撤销复位信号。

为可靠起见，电源稳定后还要经一定的延时才撤销复位信号，以防电源开关或电源插头分-合过程中引起的抖动而影响复位。

图1所示的RC复位电路可以实现上述基本功能，图3为其输入-输出特性。

但解决不了电源毛刺<A 点）和电源缓慢下降<电池电压不足）等问题而且调整 RC 常数改变延时会令驱动能力变差。

左边的电路为高电平复位有效右边为低电平 Sm为手动复位开关Ch可避免高频谐波对电路的干扰。

图1 RC复位电路图2所示的复位电路增加了二极管，在电源电压瞬间下降时使电容迅速放电，一定宽度的电源毛刺也可令系统可靠复位。

图3所示复位电路输入输出特性图的下半部分是其特性，可与上半部比较增加放电回路的效果图2 增加放电回路的RC复位电路使用比较电路，不但可以解决电源毛刺造成系统不稳定，而且电源缓慢下降也能可靠复位。

图4 是一个实例当 VCC x (R1/(R1+R2> > = 0.7V时，Q1截止使系统复位。

Q1的放大作用也能改善电路的负载特性，但跳变门槛电压 Vt 受 VCC 影响是该电路的突出缺点，使用稳压二极管可使 Vt 基本不受VCC影响。

见图5，当VCC低于Vt(Vz+0.7V>时电路令系统复位。

51单片机最小系统原理图接触过单片机的朋友们都时常会听到别人提"最小系统"这个词.那到底什么是最小系统,有怎样设计称上"最小"呢?下面让依依电子来告诉大家:单片机最小系统,或者称为最小应用系统,是指用最少的元件组成的单片机可以工作的系统.对51系列单片机来说,单片机+晶振电路+复位电路,便组成了一个最小系统.但是一般我们在设计中总是喜欢把按键输入、显示输出等加到上述电路中,成为小系统。

应用89C51（52）单片机设计并制作一个单片机最小系统，达到如下基本要求：1、具有上电复位和手动复位功能。

2、使用单片机片内程序存储器。

3、具有基本的人机交互接口。

按键输入、LED 显示功能。

4、具有一定的可扩展性，单片机I/O口可方便地与其他电路板连接。

51单片机学习想学单片机，有一段时间了，自己基础不好，在网上提了许多弱智的问题，有一些问题网友回答了，还有一些为题许多人不屑一顾。

学来学去，一年多过去了，可是还是没有入门，现在我就把我学习中遇到的一些问题和大家分享一下，希望在大虾的帮助下能快速的入门：）在学习之前我在网上打听了一下atmel公司的单片机用的人比较多，avr系列这几年在国内比较流行，但是考虑到avr还是没有51系列用的人多，51系列的许多技术在实践中都已经的到了前人的解决，遇到问题后，有许多高人可以帮助解决，所以这次学习，选用了atmel公司的at89s52，来进行学习。

学习单片机是需要花费时间实践的；学之前我们先准备好所需的东西一、所需硬件at89s52一片；8m晶振一个，30pf 的瓷片电容两个；10uf电解电容一个，10k的电阻一个；万用板（多孔板）一块；其他的器件如电烙铁一把30w的，松香，焊锡若干，如果是第一次学习，不知道这些东西，没关系，以下是它们的照片：Atmel公司生产的at89s52 8m晶振22pf瓷片电容电解电容图1/4 w 10k 的电阻普通的电木万用板好了，有了这些东西，我们就可以把它们组合到一起做成我们的最小系统了：）有了这些东西我们怎么焊接丫？不用着急，过一会我们把原理图给大家画出来大家就会了。

89C52单片机模块1概述1.1模块结构框图和功能描述模块结构框图如图：采用8位单片机89C52，时钟电路使用片内时钟振荡器，具有上电复位和手动按键复位功能，外接WDG复位电路。

通过并行总线外扩了128KW SRM和64K展：通过RS-232连接了UART口；通过跳线器可选两个IO口来虚拟I2C总线，并外接带I2C总线的EEPROM和RTC。

数据总线地址总线经总线驱动后引出到总线插槽与其他模块相连。

模块的译码控制电路由一片CPLD来完成。

1.2模块性能：＋5V单电源供电；正常,空闲和掉电模式。

有电源指示灯。

MCU内部存储器：8KB片内FLASH/EE程序存储器，256Byte片内数据RAM，外部存储器：128KW外部SRAM，64KB外部FLASH ROM,256K EEPROM串行接口：一个UART接口,一个虚拟I2C总线接口12MHz工作频率2 模块主要芯片介绍2.1 89C52芯片（1）主要性能特点兼容8052的单片机内核，12MHz额定工作频率（最大24MHz），8KB片内FLASH 程序存储器，256Byte片内数据RAM ，3个16位定时/计数器，32条可编程I/O 线，可允许2个优先级的8个中断源。

（2）功能方块图图0101-2 89C52结构框图（3）引脚排列图 0101-3 89C52引脚排列（4）89C52单片机存储器◆片内ROM存储器 SFR映射到内部数据存储空间的高128B，仅通过直接寻址来访问（地址为X0H或X8H的SFR可位寻址），并提供CPU和所有片上外设间的接口。

256Byte的内部数据存储器具有直接寻址、间接寻址及位寻址等多种寻址方式。

◆片内Flash程序存储器 作为89C52可寻址64k程序存储器的低8k空间，用于存放用户程序代码。

（5） 89C52单片机接口资源并行I/O接口P0：当作为通用的I/O口时，P0口的引脚以“开漏”的方式输出，所以必需外加上拉电阻。

做成时钟,并不难,把十进改成6进就行了如下:1,震荡电路的电容用晶震,记时准确.2, 时:用2块计数器,十位的用1和2(记时脚)两个脚.分:用2块计数器,十位的用1,2,3,4,5,6,(记时脚)6个脚.秒:同分.评论:74系列的集成块不如40系列的,如:用CD4069产生震荡,CD4017记数,译码外加.电压5V.比74LS160 74LS112 74LS00好的.而且CD4069外围元件及少.如有需要我可以做给你.首先需要产生1hz的信号，一般采用CD4060对32768hz进行14分频得到2hz，然后再进行一次分频。

（关于此类内容请参考数字电路书中同步计数器一章）(原文件名:4060.JPG)一种分频电路：(原文件名:秒信号1.JPG)采用cd4518进行第二次分频另一种可以采用cd4040进行第二次分频第三种比较麻烦，是对1mhz进行的分频(原文件名:秒信号2.JPG)介绍一下cd4518：CD4518，该IC是一种同步加计数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别为1～7和9～{15}。

该计数器是单路系列脉冲输入（1脚或2脚；9脚或10脚），4路BCD码信号输出（3脚～6脚；{11}脚～{14}脚）。

此外还必须掌握其控制功能，否则无法工作。

手册中给有控制功能的真值（又称功能表），即集成块的使用条件，如表2所示。

从表2看出，CD4518有两个时钟输入端CP和EN，若用时钟上升沿触发，信号由CP输入，此时EN端应接高电平“1”，若用时钟下降沿触发，信号由EN端输入，此时CP端应接低电平“0”，不仅如此，清零（又称复位）端Cr也应保持低电平“0”，只有满足了这些条件时，电路才会处于计数状态，若不满足则IC不工作。

计数时，其电路的输入输出状态如表3所示。

值得注意，因表3输出是二/十进制的BCD码，所以输入端的记数脉冲到第十个时，电路自动复位0000状态（参看连载五）。

另外，该CD4518无进位功能的引脚，但从表3看出，电路在第十个脉冲作用下，会自动复位，同时，第6脚或第{14}脚将输出下降沿的脉冲，利用该脉冲和EN端功能，就可作为计数的电路进位脉冲和进位功能端供多位数显用。

长沙学院课程设计说明书题目同步五进制加法计数器系(部) 电子与通信工程专业(班级) 电气工程及其自动化姓名黄明发学号***********指导教师瞿瞾起止日期 5.21-5.25数字电子技术课程设计任务书(5)系（部）：电子与通信工程系专业：电气工程及其自动化指导教师：瞿曌长沙学院课程设计鉴定表目录课程设计的目的 (4)课程设计内容及要求 (4)课程设计原理 (4)课程设计方案步骤 (4)建立状态图 (5)建立状态表 (5)状态图化简、分配，建立卡诺图 (5)确定状态方程以及激励方程 (5)绘制逻辑图，检查自启动能力 (6)绘制逻辑电路图并仿真 (6)观察时序电路逻辑分析仪，调节频率 (6)课程设计的思考与疑问 (7)课程设计总结 (8)参考文献 (8)其主要目的是通过本课程，培养、启发学生的创造性思维，进一步理解数字系统的概念，掌握小型数字系统的设计方法，掌握小型数字系统的组装和调试技术，掌握查阅有关资料的技能。

课程设计内容及要求设计一个小型数字电子系统——同步五进制加法计数器电路。

试用触发器设计一个同步五进制加法计数器。

应检查是否具有自启动能力。

设置一个复位按钮和一个启动按钮。

采用数码管显示计数器的数值。

课程设计原理计数器对时钟脉冲进行计数，每来一次上升沿时钟脉冲，计数器状态改变一次，每五个时钟脉冲完成一个计数周期。

原理图如A-1示，信号源同时接入三个D 触发器（74LS74N ）的，开关键1J 作为启动按钮和暂停按钮，开关键3J 则作为复位键，即数据清零按钮。

各驱动点210D D D 由三个D 触发器输出端Q 的组合驱动。

nnQ Q 10驱动触发器D0，nnQ Q 10 驱动触发器D1，01Q Q 则驱动触发器D2。

三个触发器的输出端都连接到数码管的接口上，信号源截一开关启动，PR 端接一双键开关用来复位清零。

同步五进制加法计数器图A-1建立状态表无进制计数器共有5个状态，需要3个触发器构成，按照状态图，写出加法计数器的状态表，如图加法计数器状态表A-3状态图化简、分配，建立卡诺图D2的卡诺图B-3确定状态方程以及激励方程nn Q Q D 100==1+n Q …………………………①)(101nnQ Q D ⊕==11+n Q ……………………②nn Q Q D 012==12+n Q …………………………③绘制逻辑图，检查自启动能力三个触发器有823=种情况，那么检验5、6、7是否能进入自启动的循环状态图中，将5、6、7的BCD 码带入激励方程中，看能否进入循环圈内，分析如下：5——101 代入方程 Q0=0 Q1=1 Q2=0 那么上升沿脉冲后为 010 6——110 代入方程 Q0=0 Q1=1 Q2=0 那么上升沿脉冲后为 010 7——111代入方程Q0=0Q1=0Q2=1那么上升沿脉冲后为 100由此可知，此计数器具有自启动功能，所以可以绘制逻辑电路图了；若是，代入激励方程后，不能进入循环状态图中，那么就得改变卡诺图中，取任意状态的5、6、7的状态值，重新书写激励方程，知道能够自启动为止。

计数器原理计数器是数字系统中用的较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也可用与分频、定时、产生节拍脉冲和脉冲序列等。

例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。

计数器的种类很多。

按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预制数和可编计数器等等。

1、用D触发器构成异步二进制加法/减法计数器图1 3位二进制异步加法器如上图1所示，是由3个上升沿触发的D触发器组成的3位二进制异步加法器。

图中各个触发器的反相输出端与该触发器的D输入端相连，就把D触发器转换成为计数型触发器T。

将上图加以少许改变后，即将低位触发器的Q端与高一位的CP端相连，就得到3位二进制异步减法器，如下所示：图2 3位二进制异步减法器2、异步集成计数器74LS9074LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。

其引脚排列图和功能表如下所示：图3 74LS90的引脚排列图表1 74LS90的功能表3、中规模十进制计数器74LS192(或CC40192)74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图4 74LS192的引脚排列及逻辑符号（a ）引脚排列 (b) 逻辑符号图中：PL 为置数端，U CP 为加计数端，D CP 为减计数端，U TC 为非同步进位输出端，TC为非同步借位输出端，P0、P1、P2、P3为计数器输入端，MR为清除端，Q0、Q1、DQ2、Q3为数据输出端。

其功能表如下：表2 74LS192的功能表4、4位二进制同步计数器74LS161该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。

在电路中,使用电阻给电容充电,使电容的电压缓慢上升一直到VCC,在还没有到VCC时,芯片复位脚近似低电平,但是芯片复位,接近VCC时,芯片复位脚近高电平,导致芯片停止复位,此时复位完成,整个电路循环运行.这个电路就叫做复位电路.它主要为了能保证微型机系统得到稳定可靠的工作.复位电路的分类单片机复位电路主要有四种类型:(1)微分型复位电路;(2)积分型复位电路;(3)比较器型复位电路;比较器型复位电路的基本原理如图8所示.上电复位时,由于组成了一个RC低通网络,所以比较器的正相输入端的电压比负相端输入电压延迟一定时间.而比较器的负相端网络的时间常数远远小于正相端RC网络的时间常数,因此在正端电压还没有超过负端电压时,比较器输出低电平,经反相器后产生高电平.复位脉冲的宽度主要取决于正常电压上升的速度.由于负端电压放电回路时间常数较大,因此对电源电压的波动不敏感.但是容易产生以下二种不利现象:(1)电源二次开关间隔太短时,复位不可靠;(2)当电源电压中有浪涌现象时,可能在浪涌消失后不能产生复位脉冲.为此,将改进比较器重定电路,如图9所示.这个改进电路可以消除第一种现象,并减少第二种现象的产生.为了彻底消除这二种现象,可以利用数字逻辑的方法与比较器配合,设计如图9所示的比较器重定电路.此电路稍加改进即可作为上电复位与看门狗复位电路共同复位的电路,大大提高了复位的可靠性.(4)看门狗型复位电路.看门狗型复位电路主要利用CPU正常工作时,定时复位计数器,使得计数器的值不超过某一值;当CPU不能正常工作时,由于计数器不能被复位,因此其计数会超过某一值,从而产生复位脉冲,使得CPU恢复正常工作状态.此复位电路的可靠性主要取决于软件设计,即将定时向复位电路发出脉冲的程序放在何处.一般设计,将此段程序放在定时器中断服务子程序中.然而,有时这种设计仍然会引起程序走飞或工作不正常.原因主要是:当程序"走飞"发生时定时器初始化以及开中断之后的话,这种"走飞"情况就有可能不能由Watchdog复位电路校正回来.因为定时器中断一真在产生,即使程序不正常,Watchdog也能被正常复位.为此提出定时器加预设的设计方法.即在初始化时压入堆栈一个地址,在此地址内执行的是一条关中断和一条死循环语句.在所有不被程序代码占用的地址尽可能地用子程序返回指令RET代替.这样,当程序走飞后,其进入陷阱的可能性将大大增加.而一旦进入陷阱,定时器停止工作并且关闭中断,从而使Watchdog复位电路会产生一个复位脉冲将CPU复位.当然这种技术用于实时性较强的控制或处理软件中有一定的困难.主板上复位电路的工作原理复位电路在主板的设计当中以无可替代的必需品存在的,因为CPU的PG信号和复位信号都是由复位电路供给的.主板上的所有复位信号都是由芯片组产生,其主要由南桥产生(内部有复位系统控制器),也就是说主板上所有的需要复位的设备和模块都由南桥来复位.南桥要想产生复位信号或者说南桥要想去复位其他的设备和模块,其首先要自身先复位或者说自身先有复位源.使南桥复位的或者说南桥的复位源是ATX电源的灰线(灰线常态为5V电平,工作后为恒定的5V,ATX电源的灰线也是PG信号),或者是系统电源管理芯片发出的PG信号常态.ATX电源的灰线在电源的工作瞬间会有一个延时的过程.此延时的过程是相当于黄线和红线而言,延时的时间是100~500ms.也就是说灰线在ATX电源的工作瞬间会有一个低电平到高电平变化的过程.也就是0~1变化的电平信号.此瞬间变化的0~1电平信号会直接或者间接的作用于南桥内的复位系统控制器,首先让南桥本身先复位.当南桥复位后,南桥内部的复位系统控制器会把灰线5V信号进行分解处理,产生不同的复位信号,直接或者间接通过门电路或者电子开关发出.直接加入后级所有的设备或模块中,同时各设备和模块也被瞬间复位.CPU的复位信号由北桥产生,如果是电源管理器发出的PG信号,此信号在加电的瞬间也是一个0~1变化的跳变过程.此信号也会重复以上的动作,让南桥复位.南桥再发出其它复位信号(在笔记本电路中较为常用).在某些主板上CPU的PG信号是由电源管理器的PG信号直接供给,还有的是由ATX电源的灰线间接供给,通常主板上的复位电路由RESET开关来控制,此复位开关一端为低电平一端为高电平,低电平通常接地,高电平由红线和灰线间接供给,通常为3.3V,此复位键的某一端也会直接或间接作用于南桥内的复位系统控制器,当微机需要强行复位时,瞬间短接复位开关.在开关的高电平端会产生一个低电平信号,此信号会直接或者间接作用于南桥内的复位系统控制器,使南桥强行复位之后,南桥也会强行去复位其它的设备和模块,这样就达到一个强行复位的过程,也就是常说的冷启动.ISA总线的复位信号到南桥之间会有一个非们,跟随器或电子开关,常态时为低电平,复位时为高电平.IDE的复位和ISA总线正好相反,通常两者之间会有一个非门或是一个反向电子开关,也就是说IDE常态时为高电平,复位时为低电平,这里的高电平为5V或3.3V,低电平为0.5V以下的电位.如果主板上没有ISA总线,也就是8XX系列芯片组的主板,IDE的复位直接来自于南桥,在两者之间通常也会有一个非门或是反向电子开关,PCI总线的复位直接来自于南桥,有些主板会在两者之间加有跟随器,此跟随器起缓冲延时作用.且PCI的常态为3.3V 或5V,复位时为0V,AGP总线的复位信号和PCI总线的复位信号是同路产生.也有的主板AGP总线的复位也是由南桥直接供给,常态时为高电平,复位时为低电平,对于北桥的复位信号也是和PCI总线的复位信号同路产生,也就是说PCI总线的复位信号,AGP总线的复位信号和北桥的复位信号通常是串在一根线上的,复位信号都相同,对于CPU的复位信号,不同的主板都是由北桥供给,I/O的复位信号是由南桥直接供给,通常是3.3V或5V.在8XX系列芯片组的主板中,固件中心(B205)和时钟发生器芯片也有复位信号,且复位信号由南桥直接供给,常态为3.3V,复位时为0V.复位电路在主板上的维修方法主板上的复位电路出现故障通常会造成整个主板都没有复位信号.维修此类故障应从RESET键和灰线入手,首先测量RESET键的一端有无3.3V的高电位,如果此高电位没有,应通过理电路,明确此高电位的来源,找出故障点排除即可,如果高电位有,再通过理电路,明确ATX电源灰线到南桥之间的电路是否有故障,通常灰线到南桥之间经过一些电阻、门电路或电子开关,不同的主板灰线到南桥之间的路径都不一样,在维修时还应通过理电路得出.如果发现有一元器件损坏应立即更换.如果确定灰线到南桥之间无问题和RESET键到南桥之间也无问题,应重点检查I/O,南桥和北桥,应通过切线法---排除,就是说理清PCI,AGP到北桥的复位线,把进北桥的复位线切断,通电测量,如果PCI点复位正常,说明故障点在北桥,如果故障依旧,说明故障在南桥和I/O 之间,再通过切线法进一步判断故障是在I/O还是在南桥,对于主板上某部分无复位信号,通常会引起主板不亮或者是主板不认某些设备,如CPU 无复位,而其他复位点都正常,则故障点在北桥,如果IDEO无复位,通常会造成主板亮而不认IDE接口设备,故障点通常在IDE到南桥之间的门电路或电子开关,门电路通常是非门比较多.I/O 的复位信号通常是南桥直接发出,I/O没有复位信号也会造成主板不亮,在8XX系列芯片组中,固件中心的复位信号也是由南桥直接发出,如果此信号小时也会造成主板不亮,P4主板的SDR内存的四点时钟信号的来源与DDR内存可能相同.对于8XX系列芯片组的FWH(BIOS)固件中心的时钟信号是由时钟芯片供给,频率为33MHZ,电路中也有ABO电阻.复位电路在AT89S51最小系统中的常见问题1、复位电路的电容为什么要用几十uf,还要电解电容?电阻用的是几千欧的?答:复位电路的电阻和电容要根据复位脉冲的宽度要求计算得到:比如如果单片机的复位脉冲要求至少20ms,高电平是5V,最大低电平为0.8V,则应按RC电路的放电(或充电)方程计算,使从5V放电到0.8V(或相反)所用的时间不小于20ms.这个数据最好要经过计算,经验数据在有些情况下可能会因不符合要求而出现复位不稳定现象.2、还有为什么晶振两端要并联的电容值是30pf?答:晶体谐振器的电容一大小是于晶体的特性决定的,严格来说应该参照晶体的资料.一般在10-30p中间都可行.有些单片机内部有并联电容(比如430),这时注意计算外部电容时去掉内容并联电容.3、I/O口的上拉电阻的阻值是怎么确定的呢?答:IO的上拉电阻的大小要看用途和IO的内部结构而定.如果仅仅是得到一个稳定的高电平,即负载比较小,10k以上为好,这样功耗小.但如果是驱动三极管或光隔等负载,则需要根据被驱动元件所需要的电流来计算,计算时还要注意,有些IO口内部有20-100k上拉,这样,外部上拉后,实际的上拉电阻是内外电阻的并联值.有些IO内部是集电极开路,这样的IO的上拉等于外部上拉.IO上拉电阻的最小阻与IO的灌电流能力有关,如果灌电流最大.20mA,则5V的系统的电小上拉电阻为5/0.02=250欧.所以一般不下于330欧都没问题.影碟机中的复位电路应用影碟机在发明之后,因为它的实用性强,所以迅速普及,现在市场上的碟机各式各样,但是它们中间都存在着这样一个电路-复位电路,在碟机按下RESET键之后可以复位运行的一个功能,这里我们介绍下,碟机的复位电路.一、碟机的复位方式碟机复位方式分为高电平复位和低电平复位,其电路结构不尽相同.高电平复位指在电路开始工作前用一个正脉冲信号使电路回归到初始状态,完成清零过程,为整个电路开始工作做好准备.低电平复位则相反,在复位电压上升到正电压前通过电容充放电的延时过程产生一个负脉冲完成复位过程.复位电路波形如图1所示.高电平复位是在复位脉冲的下降沿完成复位过程,低电平复位是在复位脉冲的上升沿完成复位,所以说高电平复位,低电平有效,低电平复位,高电平有效.二、碟要复位信号的检测碟要中各芯片复位时间一般不得小于50μs,解码芯片各单位时间通常为100μs左右,CPU复位时间要短些.这些复位信号可以通过指针式万用表的电压挡来测量.测量高电平复位信号时将万用表拨到直流2.5V挡,开机时复位脉冲会使指针跳变到1V 左右的位置(视复位脉冲的宽度和表头灵敏度而略有差异),然后还原为0V.在测量低电平复位脉冲时需将万用表拨到直流10V挡位置,开机时复位脚电压由0V上升到VCD的过程中,复位脉冲会使表针在2.5V处略有一下停顿(低电平复位不容易观察,需要有一定经验才能看准).三、常见复位电路分析1、高电平复位:高电平复位一般用于主CPU的复位,较常见的主CPUP87C52就是采用这种复位方式.图2为早期使用的高电平复位电路,使用在先科40型解码板(620型VCD)上,为主CPU(P87C52)进行复位,开机瞬间+5V电压对复位电容C11进行充电,由于电容两端电压不能突变,所以在电容负端产生一个感应电动势,即复位信号.电容充满电后感应电动势停止,复位脉冲消失,复位过程结束.电路中R22为时间常数电阻,用来控制复位电容充放电时间,即复位脉冲宽度.因为这种电路结构简单,所以复位时间较长,当复位电容中还有电荷时重新进行复位,往往会因复位脉冲不良而无法正常复位.图3在复位输出部分并联了一只0.1μF 瓷片电容以提高电路抗干扰性.图4增加二极管D11,目的是为了在复位释放掉电容中的电荷,发免造成复位不良.某些需要复位信号精度较高的影碟机(例如有待机电源的VCD或DVD)采用带有三极管的复位电路进行复位,图5为先科20型解码板(678型VCD 机)主CPU(P87C52)上的复位电路.+5V电源通过Q3(Z3E)对复位电容C15进行充电,产生一个瞬间高电平信号,通过Q3集电极输出到CPU9脚进行复位.此电路设计上有缺陷,三极管Q3为贴片元件,功率较小,常会出现开路或击穿的故障,如遇此类机型应将Q3改为功率较大的9015.R37(4.7kΩ)电阻过小,易使复位电路受干扰,造成复位不良,将此电阻改为10 kΩ后情况会有所改善.先科后期生产的20板对电路进行了改进,如图6所示,将时间常数电阻改为10 kΩ,另外并联一只0.22 μF电容以提高抗干扰能力.2、低电平复位:低电平复位电路相对而言简单一些,多数情况为主CPU输出一个复位信号直接对被复位芯片进行复位.例如主CP对CL680、CVD-1、AVS1428等芯片就是直接输出复位信号进行复位.数字电路中一个复位信号只能对一个IC进行复位,因为被复位部分为TTL(晶体管一晶体管逻辑)电路所需复位电流很大,约为CMOS电路的十倍且还要求能承受很高的复位脉冲电压.当需要一个复位脉冲同时对多个电路进行复位时,需串联一驱动器提高其复位电流,同时也降低复位脉冲的输出阻抗.图9为先科ALP-806型DVD机中ZR367036脚复位信号输出,经Q23(9014)及电阻组成的驱动器同时为ZR3671014脚、CS495434脚、AVS31686脚进行复位的电路.有部分芯片自带低电平复位电路,图10为ESS3207常见的复位电路,用在先科22型解码板(688型VCD机)上,如果去掉释放复位电容电荷的二极管D3,其结构与图2高电平复位电路十分相似,只是将复位电容与时间常数电阻位置掉换,而工作原理则恰恰相反:开机时电源VDD通过时间常数电阻R59为复位电容C60进行充电,由于电容两端电压不能突变,在复位电容正端(即复位输出端会保持一段时间低电平,即复位脉冲信号.当电容充满电后复位端结束.这种电路复位时间长,易受干扰.图11是在图2高电平复位电路的基础上增加一个三极管Q5(9014)进行倒相放大,Q5的另外一个作用是降低复位电路输出阻抗,提高抗干扰能力.图12为先科25型解码板(635型VCD机)上ESS3883的复位电路,在复位信号输出部分并联一只0.01μF电容增加电路抗干扰能力.部分电路用反相器74HCU04来代替晶体管电路进行复位,图13为步步高AB007KB型超级VCD机中CL680的复位电路.74HCU04输入输出阻抗很高,所以增加了释放电荷的二极管D3、D4.图14为一种较复杂的复位电路,用在先科803型DVD机中,复位信号经74HCU04两次倒相后对G2000的7脚进行复位.有些复位电路可以同时输出高低两组电平的复位信号,图17为步步高ABI05K型超级VCD机的复位电路,a点是为SAA7327输出的低电平复位信号,b点则为CL8860输出的高电平复位信号.图7、图8、图15及图16分别为先科、步步高的复位电路,可供参考.四、复位电路的标识复位电路的英文标识为Rest,大部分厂家简写为RST,也有部分厂家标为RET.在有多个复位电路的电路图中,为加以区分则在rst前加上代表不同芯片的字母,例如Crst、Xrst、Mrst等.复位信号有输出和输入之分,在VCD机中的区分方法是在rst后面加上i或者o,rsti代表复位输入,rsto则代表复位输出.有些DVD机图纸复杂,是以箭头来代表复位信号的输入与输出,箭头指向IC表示为复位信号复位输入,反之则为复位信号输出.五、复位电路的标识复位时间(即复位脉冲宽度)J可以通过公式J=RC来计算,R代表时间常数电阻阻值,C为复位电容容量,两者相乘就是复位时间.六、复位电路的检修复位电路最常见的故障就是复位电容击穿或失去容量,三极管或反相器也容易被击穿,因为复位脉冲虽然额定幅度只有5VP-P,但在实际应用中幅度往往会非常高,达到20VP-P以上,电容耐压值不高,也是容易损坏的部分.复位三极管若选用Z3E、Z1E 之类贴片元件则损坏的较多,但用9014、9015之类作复位三极管的则损坏的较少.时间常数电阻损坏较少见.复位电路有时也会出现互相干扰的情况.如1998年2月份以前采用飞利浦机心的VCD机,有时开机后会出现机心无动作的情况,这是因为CPU(P87C52)输出的复位信号干扰了系统控制CPU(OM5234)复位电路而产生的,如果遇到此类现象,只需将解码板对伺服板的复位线剪断即可.本文来自: 原文网址:/diycn/tech/0074098.html复位电路在单片机中的设计分析单片机目前已被广泛地应用于家电、医疗、仪器仪表、工业自动化、航空航天等领域.单片机复位电路主要有微分型复位电路、积分型复位电路、比较器型复位电路、看门狗型复位电路.单片机复位电路设计的好坏,直接影响到整个系统工作的可靠性.许多用户在设计完单片机系统,并在实验室调试成功后,在现场却出现了"死机"、"程序走飞"等现象,这主要是单片机的复位电路设计不可靠引起的.一 概述影响单片机系统运行稳定性的因素可大体分为外因和内因两部分1. 外因射频干扰,它是以空间电磁场的形式传递,在机器内部的导体 引线或零件引脚,感生出相应的干扰,可通过电磁屏蔽和合理的布线/器件布局衰减该类干扰;电源线或电源内部产生的干扰,它是通过电源线或电源内的部件耦合或直接传导,可通过电源滤波、隔离等措施来衰减该类干扰.2. 内因振荡源的稳定性,主要由起振时间、频率稳定度和占空比稳定度决定.起振时间可由电路参数整定、稳定度受振荡器类型、温度和电压等参数影响.复位电路的可靠性二 复位电路的可靠性设计1. 基本复位电路复位电路的基本功能是系统上电时提供复位信号直至系统电源稳定后撤销复位信号,为可靠起见,电源稳定后还要经一定的延时才撤销复位信号,以防电源开关或电源插头分-合过程中引起的抖动而影响复位,但解决不了电源毛刺A点和电源缓慢下降,电池电压不足等问题;而且调整RC常数改变延时会令驱动能力变差,左边的电路为高电平复位有效;右边为低电平;Sm为手动复位开关;Ch可避免高频谐波对电路的干扰.2. 电源监控电路上述的带电压监控的复位电路又叫电源监控电路,监控电路必须具备如下功能:上电复位 保障上电时能正确地启动系统掉电复位 当电源失效或电压降到某一电压值以下时,复位系统市面上有类似的集成产品,如PHILIPS半导体公司生产的MAX809 MAX810此类产品体积小、功耗低 而且可选门槛电压 可保障系统在不同的异常条件下可靠地复位,防止系统失控.最限度地简化外围电路,也可选择PHILIPS半导体公司带手动复位功能的产品MAX708.此外,MAX708还可以监视第二个电源信号,为处理器提供电压跌落的预警功能,利用此功能系统.可在电源跌落时到复位前执行某些安全操作、保存参数、发送警报信号或切换后备电池等,MAX708电表可在电源毛刺或停电前把当前电度数保存到E2PROM中,再配合保存多个电度.数备份算法:可有效解决令工程师头疼E2PROM中的电度数掉失问题,使用该电路必须选择适当的预警电压点,以保证靠电源的储能供电情况下,VCC电压从预警电压跌到复位电压的维持时间tB必须足够长,E2PROM的写周期约为10、20ms一般取tB>200ms就可确保数据稳定写入,预警电压调整方法. 当VDC等于预警电压时调整R1和R2使PFI的电压为1.25V此时可检测/PFO来确认内部的电压比较器是否动作,调整时必须注意此比较器是窗口比较器.3. 多功能电源监控电路除上电复位和掉电复位外,很多监控电路集成了系统所需的功能.如:电源测控 供电电压出现异常时提供预警指示或中断请求信号,方便系统实现异常处理数据保护 当电源或系统工作异常时,对数据进行必要的保护,如写保护,数据备份或切换后备电池看门狗定时器 当系统程序, 跑飞或死锁时,复位系统其它的功能 如温度测控 短路测试等等我们把其称作多功能电源监控电路 下面介绍两款特别适合在工控 安防 金融行业中广泛应用多功 能的监控电路Catalyst 公司的 CAT1161 是一个集成了开门狗 电压监控和复位电路的 16K 位 E2PROM I 2C 接口,不但集成度高、功耗低,E2PROM部分静态时真正实现零功耗,而且清看门狗是通过改变SDA的电平实现的,节省系统I/O资源,其门槛电压可通过编程器修改.该修改范围覆盖绝大多数应用,当电源下降到门槛电压以下时,硬件禁止访问,E2PROM 确保数据安全,使用时注意的是 RST /RST 引脚是 I/O 脚 CAT1161 检测到两引脚中任何一个电压异常都会产生复位信号,与RST/RST引脚相连的下拉电阻R2和上拉电阻R1必须同时连接,否则CAT1161将不断产生复位,同样不需要手动复位功能时可节省Rm和Sm两个元件.PHILIPS公司的SA56600-42被设计用在电源电压降低或断电时作保护微电脑系统中SRAM的数据.当电源电压下降到通常值4.2V时,输出CS变为逻辑低电平,把CE也拉低,从而禁止对SRAM的操作.同时,产生一个低电平有效的复位信号,供系统使用.如果电源电压继续下降,到达通常值3.3V或更低时,SA56600-42切换系统操作,从主电源供电切换到后备锂电池供电.当主电源恢复正常,电压上升至3.3V或更高时,将SRAM的供电电源将由后备锂电池切换回主电源.当主电源上升至大于典型值4.2V时,输出CS变为逻辑高电平,使CE变为高电平,使能SRAM的操作. 复位信号一直持续到系统恢复正常操作为止.在系统电源电压不足或突然断电的时候,这个器件能可靠地保护系统在SRAM内的数据 .4. ARM单片机的复位电路设计无论在移动电话、高端手持仪器还是嵌入式系统32位单片机ARM,占据越来越多的份额.ARM已成为事实的高端产品工业标准 由于 ARM 高速 低功耗 低工作电压导致其噪声容限低,这是对数字电路极限的挑战,对电源的纹波,瞬态响应性能,时钟源的稳定度,电源监控可靠性等诸多方面也提出了更高的要求.ARM监控技术是复杂并且非常重要的分立元件实现的监控电路,受温度、湿度、压力等外界的影响大而且对不同元件影响不一致,较大板面积、过多过长的引脚容易引入射频干扰,功耗大也是很多应用难以接受 而集成电路能很好的解决此类问题.目前也有不少微处理器中集成监控电路,处于制造成本和工艺技术原因,此类监控电路大多数是用低电压CMOS工艺实现的,比起用高电压、高线性度的双极工艺制造的专用监控电路,性能还有一段差距结论是使用ARM而不用专用监控电路,可能导致得不偿失,经验也告诉我们使用专用监控电路可以避免很多离奇古怪的问题ARM的应用工程师,切记少走弯路.复位电路在DC/DC变换器中的设计复位电路的设计日趋多样化,并且在各行各业中都有使用到,复位电路的重要性可谓不言而喻,在正激式DC/DC变换器中磁复位电路,略哦防止变压器磁芯饱和,从而保护变压器.一、磁复位电路的设计正激式DC/DC变换器或者正激式开关电源,需要在开关功率管截止期间将高频变压器复位,以防止变压器磁芯饱和,因此,一般需要增加磁复位电路(亦称变压器复位电路).图一示出单端降压式同步整流器常用的3种磁复位电路:辅助绕组复位电路,R,C,VDZ箝位电路,有源箝位电路.3种磁复位的方法各有优缺点:辅助绕组复位法会使变压器结构复杂化;R,C,VDZ箝位法属于无源箝位,其优点是磁复位电路简单,能吸收由高频变压器漏感而产生的尖峰电压,但箝位电路本身也要消耗磁场能量;有源箝位法在上述3种方法中的效率最高,但提高了电路的成本.(a)辅助绕组复位电路 (b)R、C、VDZ箝位电路 (c)有源箝位电路图一 单端降压式同步整流器常用的三种磁复位电路磁复位要求漏极电压要高于输入电压,但要避免在磁复位过程中使DPA-Switch的漏极电压超过规定值,为此,可在次级整流管两端并联一个RS、CS网络,电路图二所示.该电路可使高频变压器在每个开关周期后的能量迅速恢复到一个安全值,保证UD>UI.当DPA-Switch关断时,磁感应电流就通过变压器的次级绕组流出,利用电容CS使磁感应电流减至零.CS的电容量必须足够小,才。

电子课程设计—简易公用电话计时器学院：电子信息工程学院专业：电气工程及其自动化班级：电气101501班姓名：赵树刚学号：201015010143指导老师：李小松2012年12月21日目录一．设计任务与要求介绍 --------------------------3二. 总体框图-------------------------------------32.1 设计总体框图---------------------------------3 2.2 设计思路-------------------------------------42.3 模块功能-------------------------------------4三. 使用的主要器件及其功能-----------------------63.1 74LS160的介绍--------------------------------6 3.2 555多谐震荡器的功能及应用--------------------9 3.3 三极管非门的应用-----------------------------113.4 LED显示屏的简单介绍--------------------------12四. 各部分功能模块-------------------------------12五. 总体设计电路图及仿真结果---------------------18六. 心得体会-------------------------------------19简易公用电话计时器一．设计任务与要求简易公用电话计时器是一种用数字显示的计时装置，具体要求如下：1．每一秒钟计时一次。

最大计时时间为59分59秒。

2．具有手动复位功能。

3．每一分钟报警一次。

4．通话时长超过三分钟按通话一次计数。

最大计数为99。

5．可对通话次数手动清零。

要求完成的任务如下：1．画出整体电路图，并进行必要的分析说明。

实验八计数器一、实验目的1．熟悉由集成‎触发器构成‎的计数器电‎路及其工作‎原理。

2．熟悉掌握常‎用中规模集‎成电路计数‎器及其应用‎方法。

二、实验原理和‎电路所谓计数，就是统计脉‎冲的个数，计数器就是‎实现“计数”操作的时序‎逻辑电路。

计数器的应‎用十分广泛‎，不仅用来计‎数，也可用作分‎频、定时等。

计数器种类‎繁多。

根据计数体‎制的不同，计数器可分‎成二进制（即2”进制）计数器和非‎二进制计数‎器两大类。

在非二进制‎计数器中，最常用的是‎十进制计数‎器，其它的一般‎称为任意进‎制计数器。

根据计数器‎的增减趋势‎不同，计数器可分‎为加法计数‎器—随着计数脉‎冲的输入而‎递增计数的‎；减法计数器‎—随着计数脉‎冲的输入而‎递减的；可逆计数器‎—既可递增，也可递减的‎。

根据计数脉‎冲引入方式‎不同，计数器又可‎分为同步计‎数器—计数脉冲直‎接加到所有‎触发器的时‎钟脉冲（CP）输入端；异步计数器‎—计数脉冲不‎是直接加到‎所有触发器‎的时钟脉冲‎（CP）输入端。

1.异步二进制‎加法计数器‎异步二进制‎加法计数器‎是比较简单‎的。

图1.8.1(a)是由4个J‎K（选用双JK‎74LS1‎12）触发器构成‎的4位二进‎制（十六进制）异步加法计‎数器，图1.8.1(b)和（c）分别为其状‎态图和波形‎图。

对于所得状‎态图和波形‎图可以这样‎理解：触发器FF‎O（最低位）在每个计数‎沿（CP）的下降沿（1 → 0）翻转，触发器FF‎1的C P端‎接FF0的‎Q0端，因而当FF‎O（Q O）由1→ 0时，FF1翻转‎。

类似地，当FF1（Q1）由1→0时，FF2翻转‎，FF2（Q2）由1→0时，FF3翻转‎。

4位二进制‎异步加法计‎数器从起始‎态0000‎到1111‎共十六个状‎态，因此，它是十六进‎制加法计数‎器，也称模16‎加法计数器‎（模M=16）。

从波形图可‎看到，Q0 的周期是C‎P周期的二‎倍；Q1是Q0的二‎倍，CP的四倍‎；Q2是Q1 的二倍，Q0的四倍‎，CP的八倍‎；Q3是Q2‎的二倍，Q1的四倍‎，Q0的八倍‎，CP的十六‎倍。

实验八计数器一、实验目的1．熟悉由集成触发器构成的计数器电路及其工作原理。

2．熟悉掌握常用中规模集成电路计数器及其应用方法。

二、实验原理和电路所谓计数，就是统计脉冲的个数，计数器就是实现“计数”操作的时序逻辑电路。

计数器的应用十分广泛，不仅用来计数，也可用作分频、定时等。

计数器种类繁多。

根据计数体制的不同，计数器可分成二进制（即2”进制）计数器和非二进制计数器两大类。

在非二进制计数器中，最常用的是十进制计数器，其它的一般称为任意进制计数器。

根据计数器的增减趋势不同，计数器可分为加法计数器—随着计数脉冲的输入而递增计数的；减法计数器—随着计数脉冲的输入而递减的；可逆计数器—既可递增，也可递减的。

根据计数脉冲引入方式不同，计数器又可分为同步计数器—计数脉冲直接加到所有触发器的时钟脉冲（CP）输入端；异步计数器—计数脉冲不是直接加到所有触发器的时钟脉冲（CP）输入端。

1.异步二进制加法计数器异步二进制加法计数器是比较简单的。

图 1.8.1(a)是由4个JK（选用双JK74LS112）触发器构成的4位二进制（十六进制）异步加法计数器，图1.8.1(b)和（c）分别为其状态图和波形图。

对于所得状态图和波形图可以这样理解：触发器FF O（最低位）在每个计数沿（CP）的下降沿（1 → 0）翻转，触发器FF1的CP端接FF0的Q0端，因而当FF O（Q O）由1→ 0时，FF1翻转。

类似地，当FF1（Q1）由1→0时，FF2翻转，FF2（Q2）由1→0时，FF3翻转。

4位二进制异步加法计数器从起始态0000到1111共十六个状态，因此，它是十六进制加法计数器，也称模16加法计数器（模M=16）。

从波形图可看到，Q0 的周期是CP周期的二倍；Q1 是Q0的二倍，CP的四倍；Q2是Q1 的二倍，Q0的四倍，CP的八倍；Q3是Q2的二倍，Q1的四倍，Q0的八倍，CP的十六倍。

所以Q0 、Q1、Q2、Q3分别实现了二、四、八、十六分频，这就是计数器的分频作用。