下载文档原格式
通信原理基于创龙DSP+FPGA TMS320C665x，FPGA端基于Xilinx Artix-7处理器简介1DSP+FPGA TMS320C665x + Xilinx Artix-7开发板简介集成TL665x-EasyEVM开发板（DSP端）+ TL-A7HSAD采集卡（FPGA端）；DSP端基于TI KeyStone C66x多核定点/浮点DSP TMS320C665x，单核TMS320C6655和双核TMS320C6657管脚pin to pin兼容，FPGA端基于Xilinx Artix-7处理器；TMS320C665x主频为1.0/1.25GHz，单核运算能力高达40GMACS和20GFLOPS，包含2个Viterbi协处理器和1个Turbo协处理解码器，每核心32KByte L1P、32KByte L1D、1MByte L2，1MByte多核共享内存，8192个多用途硬件队列，支持DMA传输； FPGA芯片为XC7A100T-2FGG484I，逻辑单元101K个，DSP Slice 240个；FPGA采集卡支持双通道250MSPS*12Bit高速高精度ADC，一路175MSPS*12Bit高速高精度DAC，满足多种数据采集需求，同时支持CameraLink输入输出、VGA输出等拓展模块；DSP开发板支持千兆网口，可接工业网络摄像机，同时支持uPP、EMIF16、I2C、SPI、UART、McBSP等常见接口；开发板DSP端与FPGA端通过I2C、PCIe、SRIO等通讯接口连接，其中PCIe、SRIO每路传输速度最高可达到5GBaud。
图 1 开发板正面图图 2 开发板斜视图1图 3 开发板斜视图2图 4 DSP开发板正面图图 5 FPGA采集卡正面图广州创龙基于TI设计的TL665xFI-EasyEVM是一款DSP+FPGA高速大数据采集处理架构，适用于高端图像处理、高速大数据传输和音视频等大数据采集处理领域。
基于DSP和FPGA技术的导航计算机设计与实现作者：缑丽敏刘陶刘良勇来源：《电脑知识与技术》2017年第02期摘要：为提高导航计算机的精度和处理速度，降低导航计算机的功耗和体积，采用DSP+FPGA的小型化设计捷联惯导计算机平台。
FPGA完成传感器信号采集，实现对传感器信号的数字滤波和外围接口电路逻辑，同时实现导航计算机控制逻辑。
采用高性能TMS320C6713为核心处理器完成姿态信息解算和温度信号采集和解算。
经过调试验证本设计满足技术指标要求，且实现技术先进，具有广泛的应用前景。
关键词：TMS320C6713B； FPGA；IMU中图分类号：TP311 文献标识码：A 文章编号：1009-3044（2017）02-0218-02从专业化角度出发，惯性导航系统主要是借助对航行体运动期间的实际加速度情况进行测量之后，所求得准确速度以及具体位置的系统。
就构成来说，该系统由控制显示装置、惯性传感器以及计算机组合而成。
惯性导航系统是推算导航方式，也就是说从已知位置参照连续性测得的载体航向角以及实际速度来进一步推算接下来的具体位置。
传感器根据安装方式上的差异，可以将其划分为捷联式传感器以及平台式传感器[1]。
具体来说，捷联惯导系统通常情况下是将惯性传感器安装到载体中，摆脱了机电平台，这种情况下，惯性平台所具有的功能是由计算机来完成的。
由于惯性传感器直接安装在载体，在实际应用中导航精度易受外部环境等因素影响。
为了提高导航精度在设计中采用DSP和FPGA技术实现采集惯性导航参数及惯性导航参数的数字滤波、导航参数解算和外部通信。
同时该技术方案采用FPGA实现计算机系统外围设备扩展部分，提高了导航计算机的集成度，增加计算机可靠性，减小导航计算机体积重量。
1系统结构设计惯性导航系统当中的惯性传感器关键组成部分有里程计、陀螺仪以及加速度计。
在实际导航过程中，主要是利用加速度计来获得载体速度以及最终的位置信息，之后再借助陀螺仪对载体姿态信息数据进行进一步计算，并有效控制显示器的导航参数[2]。
Revision HistoryDraft Date Revision No. Description 2016/02/04 V1.1 1. 排版修改。
2014/07/30 V1.0 1. 初始版本。
目录1 核心板简介 (4)2 典型运用领域 (5)3 软硬件参数 (6)4 开发资料 (8)5 电气特性 (9)6 机械尺寸图 (9)7 产品订购型号 (10)8 技术支持 (11)9 增值服务 (11)更多帮助 (12)附录A 开发例程 (13)1核心板简介处理器架构先进：基于TI KeyStone C66x多核定点/浮点DSP TMS320C665x，单核TMS320C6655和双核TMS320C6657管脚pin to pin兼容，同等频率下具有四倍于C64x+器件的乘累加能力；运算能力强：主频1.0G/1.25GHz，单核可高达40GMACS和20GFLOPS，包含2个Viterbi 协处理器和1个Turbo协处理解码器，每核心32KB L1P、32KB L1D、1MB L2，1MB 多核共享内存，8192个多用途硬件队列，支持DMA传输；性价比高：可免装风扇，以最低的功率级别和成本提供最高的性能；拓展资源丰富：支持PCIe、SRIO、HyperLink、uPP、EMIF、千兆网口等多种高速接口，同时支持I2C、SPI、UART、McBSP等常见接口；连接稳定可靠：80mm*58mm，体积极小的C66x核心板，采用工业级高速B2B连接器；开发资料齐全：提供丰富的开发例程，入门简单，支持裸机和SYS/BIOS操作系统。
图 1 SOM-TL665x正面图 2 SOM-TL665x背面由广州创龙自主研发的SOM-TL665x是一款基于TI KeyStone系列多核架构的定点/浮点TMS320C665x 高端DSP核心板，采用沉金无铅工艺的八层板设计，专业的PCB Layout 保证信号完整性的同时，经过严格的质量控制，满足多种环境应用。
专利名称：一种基于DSP内核和FPGA内核的双核数字式控制板
专利类型：实用新型专利
发明人：蔡清源,余鹏鹏,何月朗,曹骥,曹政
申请号：CN202122006056.6
申请日：20210824
公开号：CN215642313U
公开日：
20220125
专利内容由知识产权出版社提供
摘要：一种基于DSP内核和FPGA内核的双核数字式控制板，包括PCB板，PCB板上设置有线性电源接口、DSP内核控制结构、FPGA内核控制结构、AD采样结构以及通信结构，DSP内核控制结构包括DSP最小系统、DSP仿真器接口以及随机存储器，用于实现程序烧写以及最大2M数据缓存存储功能；FPGA内核控制结构包括FPGA电路、FPGA程序存储器、FPGA仿真器接口，用于实现FPGA烧写和FPGA程序存储功能；AD采样结构包括AD并行采样装置、切换采样电路以及64路采样输入接口、64路PWM输出接口和32路预留输出控制口，用于实现64路采样；以及通信结构包括以太网通信模块和以太网接口，用于与外部通信。
本实用新型的有益效果是：PWM通道数量多，周期值灵活，占空比，死区，接口丰富，可并行处理事件。
申请人：浙江杭可科技股份有限公司
地址：311251 浙江省杭州市萧山经济技术开发区桥南区块高新十一路77号
国籍：CN
代理机构：杭州天正专利事务所有限公司
更多信息请下载全文后查看。
TMS320C6678DSP+XilinxKintex-7FPGA核心板硬件参数资源说明分享本文主要介绍硬件接口资源以及设计注意事项等内，其中测试的应用板卡为TMS320C6678DSP + Xilinx Kintex-7 FPGA核心板，它是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x 定点/浮点DSP与Xilinx Kintex-7 FPGA处理器设计的高端异构多核核心板。
核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接。
核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
硬件资源SOM-TL6678F核心板板载DSP、FPGA、CPLD、ROM、RAM、晶振、电源、LED等硬件资源，并通过工业级高速B2B连接器引出IO。
图 1 核心板硬件框图图 2图 3DSP核心板DSP型号兼容TMS320C6678ACYPA25(1.25GHz)、TMS320C6678ACYPA(1GHz)，FCBGA(841)封装，工作温度为-40°C~100°C，引脚数量为841个，尺寸为24mm*24mm。
TI TMS320C6678处理器架构如下：图 4 TMS320C6678处理器功能框图FPGA核心板FPGA型号为XC7K325T-2FFG676I，FFG676封装，工作温度范围为-40°C~100°C，引脚数量为676个，尺寸为27mm*27mm。
Kintex-7系列FPGA特性如下所示：图 5 Kintex-7系列FPGA特性ROMNAND FLASH核心板DSP通过EMIF16总线连接工业级NAND FLASH，采用8bit数据线，型号为S34MS01G2，容量为128MByte。
SPI NOR FLASH核心板DSP通过SPI总线连接工业级SPI NOR FLASH，型号兼容GigaDevice公司的GD25WQ128E和Micron公司的MT25QU128ABA，容量为128Mbit。
TMS320C3xDSP原理与应用课程设计背景TMS320C3x是德州仪器(Texas Instruments)公司推出的一款32位固定点数字信号处理器(DSP)，其在嵌入式系统中具有重要的应用价值。
本课程设计旨在通过对TMS320C3x系列DSP的原理和应用进行研究，提高学生对嵌入式系统以及数字信号处理的理解和应用能力。
设计目标本课程设计的主要目标是让学生通过对TMS320C3x系列DSP的学习和应用，掌握以下能力：•掌握TMS320C3xDSP的基本原理和结构•学会使用TI提供的开发工具和开发套件•能够利用TMS320C3xDSP实现实际应用，并进行性能优化•对TMS320C3xDSP的应用有一定的熟悉度和实践经验教学内容1.DSP原理基础–固定点定点运算和浮点运算的区别和优缺点–DSP的指令集和指令执行流程–DSP中的存储器和存储器架构2.TMS320C3x系列DSP的结构和体系结构–TMS320C3x系列DSP的处理能力和特性–TMS320C3x系列DSP的内存结构和体系结构–TMS320C3x系列DSP的DMA控制器和中断控制器3.DSP应用案例分析–音频处理：基于TMS320C3xDSP的音频采集和分析系统设计–视频处理：基于TMS320C3xDSP的视频压缩和编码系统设计–图像处理：基于TMS320C3xDSP的图像处理算法实现4.DSP编程和调试–DSP开发环境的搭建和调试–DSP程序的编写和调试–DSP程序的性能分析和优化实验内容1.TMS320C3x系列DSP的环境搭建和开发工具的使用–安装CCS开发环境–界面操作和工具面板介绍–编译器介绍和调试设置2.固定点算法的实现及应用分析–固定点算法和浮点算法的比较–固定点算法的编写和实现–常用算法的性能实验和应用案例分析3.DMA控制器的使用–DMA控制器的原理和特性–数据传输速度的测试与性能优化–加速数据传输的应用案例分析4.DSP应用实践–音频处理实验：基于TMS320C3xDSP的音频采集与合成–视频处理实验：基于TMS320C3xDSP的视频压缩和解码系统一体化实验–图像处理实验：基于TMS320C3xDSP的边缘检测和图像增强实验结论通过本课程的学习和实践，学生可以掌握TMS320C3x系列DSP的基本原理和结构，了解DSP的应用和优化方法。
通信原理基于创龙DSP+FPGA TMS320C665x，FPGA端基于Xilinx Artix-7处理器简介1DSP+FPGA TMS320C665x + Xilinx Artix-7开发板简介集成TL665x-EasyEVM开发板（DSP端）+ TL-A7HSAD采集卡（FPGA端）；DSP端基于TI KeyStone C66x多核定点/浮点DSP TMS320C665x，单核TMS320C6655和双核TMS320C6657管脚pin to pin兼容，FPGA端基于Xilinx Artix-7处理器；TMS320C665x主频为1.0/1.25GHz，单核运算能力高达40GMACS和20GFLOPS，包含2个Viterbi协处理器和1个Turbo协处理解码器，每核心32KByte L1P、32KByte L1D、1MByte L2，1MByte多核共享内存，8192个多用途硬件队列，支持DMA传输； FPGA芯片为XC7A100T-2FGG484I，逻辑单元101K个，DSP Slice 240个；FPGA采集卡支持双通道250MSPS*12Bit高速高精度ADC，一路175MSPS*12Bit高速高精度DAC，满足多种数据采集需求，同时支持CameraLink输入输出、VGA输出等拓展模块；DSP开发板支持千兆网口，可接工业网络摄像机，同时支持uPP、EMIF16、I2C、SPI、UART、McBSP等常见接口；开发板DSP端与FPGA端通过I2C、PCIe、SRIO等通讯接口连接，其中PCIe、SRIO每路传输速度最高可达到5GBaud。
图 1 开发板正面图图 2 开发板斜视图1图 3 开发板斜视图2图 4 DSP开发板正面图图 5 FPGA采集卡正面图广州创龙基于TI设计的TL665xFI-EasyEVM是一款DSP+FPGA高速大数据采集处理架构，适用于高端图像处理、高速大数据传输和音视频等大数据采集处理领域。
此设计通过I2C、PCIe、SRIO等通信接口将DSP开发板和FPGA采集卡结合在一起，组成DSP+FPGA架构，实现了需求独特、灵活、功能强大的DSP+FPGA高速数据采集处理系统。
DSP和FPGA可以独立开发，互不干扰。
其中DSP开发板使用核心板+底板形式，SO M-TL665x核心板引出丰富的资源信号引脚，客户只需要专注上层运用，降低了开发难度和时间成本。
FPGA采集卡提供工业级高速数据传输PCIe x4接口，串行高速输入输出GT P总线通过HDMI接口提供稳定、可靠的高速传输能力，还引出丰富的IO接口，为产品搭建提供极大的便利。
提供丰富的Demo程序，包含DSP开发例程、DSP与FPGA通信例程、FPGA开发例程，全面的技术支持，协助客户进行底板设计和调试以及多核软件开发。
2DSP+FPGA TMS320C665x + Xilinx Artix-7典型运用领域✓数据采集处理显示系统Telecom Tower：远端射频单元（RRU）✓高速数据采集和生成✓高速数据采集处理系统✓高端图像处理设备✓高端音视频数据处理✓通信系统3DSP+FPGA TMS320C665x + Xilinx Artix-7通讯原理前端由FPGA采集数据（AD或视频），数据通过PCIe、SRIO、I2C等通信接口传输到D SP；数据被DSP处理之后，可用于数据对比和分析、网络转发、SATA硬盘存储等应用； DSP根据处理结果，将得到的逻辑控制命令送FPGA，由FPGA控制板载DA实现逻辑输出，更新速率175MSPS。
硬件框图图6 开发板硬件框图（1）高速数据采集前端部分由FPGA同步采集两路AD模拟输入信号，可实现对AD数据进行预滤波处理，AD采样率最高可达250MSPS。
另外一路DAC可输出任意幅值和任意波形的并行DA数据，更新速率175MSPS。
（2）高速数据传输部分由I2C、PCIe、SRIO等通信接口构成。
大规模吞吐量的AD和DA 数据，可通过SRIO和PCIe接口在DSP和FPGA之间进行高速稳定传输；DSP对FPGA进行逻辑控制和进行中等规模吞吐量的数据交换，同时可通过I2C对FPGA端进行初始化设置和参数配置。
（3）高速数据处理部分由DSP核和算法库构成。
可实现对AD和DA数据进行时域、频域、幅值等信号参数进行实时变换处理（如FFT变换、FIR滤波等）。
（4）视频采集、输出拓展部分由CameraLink输入输出模块、VGA输出模块、千兆网等部分构成。
接口资源丰富，方案选择灵活方便，是高端图像处理系统的理想选择。
图7 DSP开发板硬件资源图解图8 FPGA采集卡硬件资源图解4DSP+FPGA TMS320C665x + Xilinx Artix-7硬件参数表 1 DSP端硬件参数CPU 单核TMS320C6655/双核TMS320C6657，主频1.0/1.25GHz ROM 128/256MByte NAND FLASH64Mbit SPI NOR FLASHRAM 512M/1GByte DDR3EEPROM 1MbitSENSOR 1x TMP102AIDRLT，核心板温度传感器，I2C接口B2B Connector 2x 50pin公座B2B，2x 50pin母座B2B，间距0.8mm，合高5.0mm；1x 80pin高速B2B连接器，间距0.5mm，合高5.0mm，共280pin，信号速率最高可达10GBaudLED2x供电指示灯（核心板1个，底板1个）5x用户指示灯（核心板2个，底板3个）KEY 2x复位按键，包含1个系统复位和1个软复位1x NMI按键1x用户按键SRIO 1x SRIO，四端口四通道，每通道最高通信速率5GBaudPCIe 1x PCIe Gen2，单端口双通道，每通道最高通信速率5GBaudHyperLink 1x HyperLink，最高通信速率40GBaud，KeyStone处理器间互连的理想接口IO 2x 25pin IDC3简易牛角座，间距2.54mm，含uPP、EMIF16拓展信号2x 25pin IDC3简易牛角座，间距2.54mm，含McBSP、SPI、TIMER、GPIO等拓展信号UART1x UART0，Micro USB接口，提供4针TTL电平测试端口1x UART1，DB9接口，提供6针TTL电平测试端口Ethernet 1x SGMII，RJ45接口，10/100/1000M自适应JTAG 1x 14pin TI Rev B JTAG接口，间距2.54mmFAN 1x FAN，12V供电，间距2.54mmBOOT SET 1x 5bit拨码开关SWITCH 1x电源开关POWER 1x 12V 2A直流输入DC417电源接口，外径4.4mm，内径1.65mm 备注：广州创龙SOM-TL6655、SOM-TL6657核心板在硬件上pin to pin兼容。
表 2 采集卡硬件参数FPGA Xilinx Artix-7 XC7A100T-2FGG484IROM 256Mbit SPI NOR FLASHRAM 512M/1GByte DDR3EEPROM 2KbitLED 1x供电指示灯1x PRG状态灯3x用户指示灯KEY 1x复位按键1x PRG REESET按键2x用户按键ADC 双通道，量程0～8.5V，12bit，最高250MHz采样率，LVDS信号输出DAC 175MHz，12bit，最大输出电流5mAXADC 1x XADC双通道，12bit，1MHz，1.0Vp-pPCIe 1x PCIe Gen2，单端口双通道，每通道最高通信速率5GBaudGTP 1x GTP，双通道，每通道最高速率5GBaud，通过HDMI座引出IO2x 48pin欧式连接器，GPIO拓展1x I2C，通过HDMI座引出Ethernet 1x GMII，RJ45接口，10/100/1000M自适应UART 1x UART，Micro USB接口，提供4针TTL电平测试端口JTAG 1x 14pin JTAG接口，间距2.0mmBOOT SET 1x 2bit拨码开关SWITCH 1x电源开关POWER 1x 12V 2A直流输入DC417电源接口，外径4.4mm，内径1.65mm 5DSP+FPGA TMS320C665x + Xilinx Artix-7软件参数表 3DSP端软件支持裸机、SYS/BIOS操作系统CCS版本号CCS5.5软件开发套件提供MCSDKVivado版本号2015.26DSP+FPGA TMS320C665x + Xilinx Artix-7开发资料（1）提供核心板引脚定义（DSP端）、可编辑底板原理图、可编辑底板PCB、采集卡原理图、芯片Datasheet，缩短硬件设计周期；（2）提供丰富的Demo程序，包含DSP开发例程、DSP与FPGA通过PCIe、SRIO、I2C 通信例程、FPGA开发例程；（3）提供丰富的平台开发包、入门教程，节省软件整理时间，上手容易；部分开发例程详见附录A，开发例程主要包括：裸机开发例程SYS/BIOS开发例程多核开发例程FPGA开发例程7DSP+FPGA TMS320C665x + Xilinx Artix-7电气特性DSP端核心板工作环境表4环境参数最小值典型值最大值工业级温度-40°C / 85°C工作电压/ 9V /FPGA采集卡工作环境表 5环境参数最小值典型值最大值工作温度0°C / 70°C工作电压/ 12V /DSP端功耗表 6类别典型值电压典型值电流典型值功耗核心板8.95V418.8mA 3.75W整板11.97V 597.4mA 7.15W备注：功耗测试基于广州创龙TL6657-EasyEVM开发板进行。
FPGA端功耗表7典型值电压典型值电流典型值功耗12.05V 150mA 1.80W备注：功耗测试基于广州创龙TL-A7HSAD采集卡进行。
8DSP+FPGA TMS320C665x + Xilinx Artix-7机械尺寸图表8核心板DSP开发板FPGA采集卡PCB尺寸80mm*58mm 200mm*106.65mm 200mm*106.65mm 安装孔数量4个8个8个散热器安装孔数量2个/ /图9 核心板机械尺寸图图10 开发板机械尺寸图图11 采集卡机械尺寸图9DSP+FPGA TMS320C665x + Xilinx Artix-7产品订购型号表9 SOM-TL665x核心板型号型号CPU主频NAND FLASH DDR3 温度级别SOM-TL6655-1000-1GN4GD-I 单核1.0GHz 128MByte 512MByte 工业级SOM-TL6655-1000-1GN8GD-I 单核1.0GHz 128MByte 1GByte 工业级SOM-TL6657-1000-1GN4GD-I 双核1.0GHz 128MByte 512MByte 工业级SOM-TL6657-1000-1GN8GD-I 双核1.0GHz 128MByte 1GByte 工业级表10 TL-A7HSAD采集卡型号型号FPGA型号NOR FLASH DDR3 温度级别TL-A7HSAD-100T-256MN4GD-C XC7A100T 256Mbit 512MByte 商业级TL-A7HSAD-100T-256MN8GD-C XC7A100T 256Mbit 1GByte 商业级备注：标配为SOM-TL6655-1000-1GN4GD-I和TL-A7HSAD-100T-256MN4GD-C，其他型号请与相关销售人员联系。
