第六章时序逻辑电路
一、选择题
1．同步计数器和异步计数器比较，同步计数器的显著优点是 。
A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。
2．把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。
A.4 B.5 C.9 D.20
3．下列逻辑电路中为时序逻辑电路的是 。
A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器
4. N个触发器可以构成最大计数长度（进制数）为 的计数器。
A.N B.2N C.N2 D.2N
5. N个触发器可以构成能寄存 位二进制数码的寄存器。
A.N-1 B.N C.N+1 D.2N
6．五个D触发器构成环形计数器，其计数长度为 。
A.5 B.10 C.25 D.32
7．同步时序电路和异步时序电路比较，其差异在于后者 。
A.没有触发器 B.没有统一的时钟脉冲控制
C.没有稳定状态 D.输出只与内部状态有关
8．一位8421BCD码计数器至少需要 个触发器。
A.3 B.4 C.5 D.10
9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 级触发器。
A.2 B.3 C.4 D.8
10．8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。
A.1 B.2 C.4 D.8
11．用二进制异步计数器从0做加法，计到十进制数178，则最少需要 个触发器。
深圳市21EDA电子 夏宇闻著作
第六章 运算和数据流动控制逻辑
6. 前言：
6.1 数字逻辑电路的种类：
y 组合逻辑：输出只是当前输入逻辑电平的函数（有延时），与电路的原始状态无关的逻
辑电路。也就是说，当输入信号中的任何一个发生变化时，输出都有可能会根据其变化
而变化，但与电路目前所处的状态没有任何关系。
y 时序逻辑：输出不只是当前输入的逻辑电平的函数，还与电路目前所处的状态有关的逻
辑电路。
同步有限状态机是同步时序逻辑的基础。所谓同步有限状态机是电路状态的变化只可能在在
同一时钟跳变沿时发生的逻辑电路。但状态是否发生变化还要看输入条件，如输入条件满足，
则进入下一状态，否则即使时钟不断跳变，电路系统仍停留在原来的状态。利用同步有限状
态机可以设计出极其复杂灵活的数字逻辑电路系统，产生各种有严格时序和条件要求的控制
信号波形，有序地控制计算逻辑中数据的流动。
6.2 数字逻辑电路的构成
y 组合逻辑：由与、或、非门组成的网络。常用的组合电路有：多路器、数据通路开关、
加法器、乘法器….
y 时序逻辑： 由多个触发器和多个组合逻辑块组成的网络。常用的有：计数器、复杂的
数据流动控制逻辑、运算控制逻辑、指令分析和操作控制逻辑。同步时序逻辑是设计复
杂的数字逻辑系统的核心。时序逻辑借助于状态寄存器记住它目前所处的状态。在不同
的状态下，即使所有的输入都相同，其输出也不一定相同。
组合逻辑举例之一：一个八位数据通路控制器
它的Verilog HDL描述如下：
`define ON 1 ‘b 1
`define OFF 1 ‘b 0
wire ControlSwitch;
wire [7:0] Out, In;
assign Out = (ControlSwith = = `ON) ? In : 8 ‘h00；
深圳市21EDA电子 夏宇闻著作
它的逻辑电路结构如下：
1 第三章 门电路
1 : 下列哪个逻辑门可以双向传输数据
A:OD门
B:三态门
C:传输门
D:OC门
您选择的答案: 正确答案： C
知识点：传输门可以双向传输数据
----------------------------------------------------------------------------
2 : 下列哪个逻辑门可以输出并联使用
A:卤门
B:三态门
C:传输门
D:OC门
您选择的答案: 正确答案： D
知识点：OC门输出并联使用形成“线与”关系
----------------------------------------------------------------------------
3 : 下列哪个逻辑门有三种状态
A:OD门
B:三态门
C:传输门
D:OC门
您选择的答案: 正确答案： B
知识点：三态门有高电平、低电平、高阻态三种状态
----------------------------------------------------------------------------
4 : 下列哪个逻辑门可以实现吸收大负载电流功能
A:卤门
B:三态门
C:传输门
D:OD门
您选择的答案: 正确答案： D
知识点：OD门输出并联使用形成“线与”关系，可以实现吸收大负载电流功能
----------------------------------------------------------------------------
时序逻辑电路
一、选择题
1．同步计数器和异步计数器比较，同步计数器的显著优点是
。
A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。
3．下列逻辑电路中为时序逻辑电路的是 。
A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器
4. N个触发器可以构成最大计数长度（进制数）为
的计数器。
A.N B.2N C.N2 D.2N
5. N个触发器可以构成能寄存
位二进制数码的寄存器。
A.N-1 B.N C.N+1 D.2N
6．
7．同步时序电路和异步时序电路比较，其差异在于后者
。
A.没有触发器 B.没有统一的时钟脉冲控制
C.没有稳定状态 D.输出只与内部状态有关
8．一位8421BCD码计数器至少需要
个触发器。
A.3 B.4 C.5 D.10
9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用
个触发器。
A.2 B.3 C.4 D.8
10．8位移位寄存器，串行输入时经
个脉冲后，8位数码全部移入寄存器中。
A.1 B.2 C.4 D.8
二、判断题（正确打√，错误的打×）
1．同步时序电路由组合电路和存储器两部分组成。（ √ ）
2．组合电路不含有记忆功能的器件。（ √ ）
3．时序电路不含有记忆功能的器件。（× ）
4．同步时序电路具有统一的时钟CP控制。（ √ ）
5．异步时序电路的各级触发器类型不同。（ × ）
6．环形计数器在每个时钟脉冲CP作用时，相临状态仅有一位触发器发生状态更新。（ × ）
