硬布线控制器控制的CPU设计

目录目录 (i)摘要 (ii)Abstract (iii)第一章课题背景 (1)1.1 设计目的 (1)1.2 设计原理 (1)第二章设计简介及设计方案论述 (2)2.1 单元电路设计 (2)第三章详细设计 (4)3.1 芯片介绍 (4)3.2 指令系统结构及功能确定 (6)第四章设计结果及分析 (7)4.1 设计结果分析 (7)摘要硬连线控制器是由基本逻辑电路组成的，对指令中的操作码进行译码，并产生相应的时序控制信号的部件，又称组合逻辑控制器。

硬连线控制器由指令部件、地址部件、时序部件、操作控制部件和中断控制部件等组成(参见“中央处理器”条目中的控制器部分)。

其中操作控制部件用来产生各种操作控制命令，它根据指令要求和指令流程，按照一定顺序发出各种控制命令。

操作控制部件的输人信号有:指令译码器的输出信号、时序信号和运算结果标志状态信号等。

设计时根据指令流程、操作时间表得到各种操作控制命令的逻辑表达式，可采用由基本逻辑电路（与门、或门、与非门等）组成的逻辑网络来实现。

也可采用可编程逻辑器件PLD来实现。

PLD的“与”阵列及“或”阵列和操作控制命令的“与一或”逻辑表达式相对应，为设计组合逻辑控制器提供了一种理想器件。

80年代出现的通用阵列逻辑电路〔GAL与PAL(参见专用逻辑集成电路)）具有与可编程逻辑器件PLD类似的结构，它不但可编程并且是可擦除的，为设计提供了更大的灵活性。

组合逻辑控制器的最大优点是速度快。

但因其线路复杂而且不规整，不便于调试、维护、修改，也不便于仿真不同的机器的指令集。

关键词：硬连线控制器；基本逻辑AbstractHard wired controller is composed of the basic logic circuits, decodes the instruction in the operation code, andproduce the corresponding sequential control signal components, also called combined logic controller. Hard wired controller by the instruction unit, address components, temporal parts, operation control part and the interrupt controlcomponents etc. (see "the controller part central processor" in entry). The operation control unit is used for generating various operation control command, it according to the instructions and instruction process, according to the order of the control commands issued. The operation of part of the control input signal: the instruction decoderoutput signals, timing signals and operation results indicating the status signal. The design according to theinstruction flow, operation schedule obtained logical expression of various operation control command, can beadopted by the basic logic circuits (and gate, or gate and NAND gate logic network composition etc.) to realize. Can also adopt the programmable logic device PLD to realize. PLD "and" and "or" array and array operation control command "and or" logical expression corresponding, providing an ideal device for the design of combinational logic controller. GAL and PAL generic array logic circuit (80 of the 1980s (see special logic integrated circuit)) withprogrammable logic device structure similar to the PLD, it is not only a programmable and erasable, provides more flexibility to design. The biggest advantage combinational logic controller is fast. But because of the circuit complex and irregular, not easy to debug, maintain, modify, also not easy for machines with different instruction set simulation.Keywords：Hard wired controller；basic logic第一章课题背景自1946年第一台电子计算机问世以来，计算机技术在元件器件、硬件系统结构、软件系统、应用等方面，均有惊人进步，现代计算机系统小到微型计算机和个人计算机，大到巨型计算机及其网络，形态、特性多种多样，已广泛用于科学计算、事务处理和过程控制，日益深入社会各个领域，对社会的进步产生深刻影响。

目录本报告包括以下内容：1. 数据通路图2. 硬布线控制器逻辑模块图3. 硬布线控制器指令周期流程图4. 控制模块HDL语言源程序/原理图（包含说明和注释）5. 测试波形图（以WRM为例）6. 设计说明书7. 设计与调试小结8. 本组成员实验心得数据通路图说明：数据通路是将双端口存储器模块和双端口通用寄存器模块连接在一起形成的。

双端口通用寄存器(RF)由一个ispLSI1016实现，功能相当于四个八位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。

双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从右端口读出的通用寄存器，RD1、RD0用于选择从左端口读出的通用寄存器。

而WR1、WR0用于选择写入的通用寄存器。

LDRi是写入控制信号，当LDRi=1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。

左右端口分别与操作数暂存器DR1和DR2相连，RF的右端口通过三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过右端口送到DBUS上。

DR1和DR2各由一片74LS273构成，用于暂存参与运算的数据。

ALU由两片74LS181构成，ALU的输出通过一个三态门发送到数据通路DBUS上。

双端口寄存器使用一片IDT7132（2048×8位），两个端口的地址输入A8-A10引脚接地，因此实际使用的存储容量为256字节。

左端口的数据输出端接在数据总线DBUS，右端口的数据输出接指令总线IBUS。

CEL#、LR/W#、OEL#控制左端口读写操作；CER#、RR/W#、OER#控制右端口读写操作。

CEL#为左端口片选信号，低电平有效；当CEL#=1时，禁止对左端口的读写操作；当LR/W#=0时，左端口进行读写。

OEL#的作用等同于三态门，当OEL#=0时，允许左端口读出的数据送到数据总线DBUS上；当OEL#=1时，禁止左端口的数据放到DBUS 上。

因此将OEL#写作RAM-BUS#。

控制器的功能和⼯作原理⽬录控制器的结构和功能控制单元的输⼊和输出硬布线控制器操作码译码器：把⼀个编码⼀种功能的形式转换成⼀根线对应⼀个功能关于机器周期：机器周期可看作所有指令执⾏过程中的⼀个基准时间。

通常以存取周期作为基准时间，即机器周期。

在存储字长等于指令字长的前提下，取指周期也可看作机器周期。

CPU的控制⽅式CPU的控制⽅式：产⽣不同微操作命令序列所⽤的时序控制⽅式1.同步控制⽅式：整个系统的所有控制信号均来⾃统⼀的时钟信号。

通常以最长的微操作序列和最繁琐的微操作作为标准（⽤最久的那个），采取完全统⼀的、具有相同时间间隔和相同数⽬的节拍作为机器周期来运⾏不同的指令。

同步控制⽅式的有点是控制电路简单，缺点是运⾏速度较慢。

2.异步控制⽅式：异步控制⽅式不存在基准时标信号。

各部件按⾃⾝固有的速度⼯作，通过应答⽅式进⾏联络。

异步控制⽅式的优点是运⾏速度快，缺点是控制电路⽐较复杂。

3.联合控制⽅式：对各种不同的指令的微操作实⾏⼤部分采⽤同步控制、⼩部分采⽤异步控制的办法。

安排微操作时序的原则原则⼀：微操作的先后顺序不得随意更改原则⼆：被控对象不同的微操作，尽量安排在同⼀个节拍内完成原则三：占⽤时间较短的微操作，尽量安排在⼀个节拍内完成，并允许有先后顺序取值周期两个微操作占⽤时间较短，根据原则三安排在同⼀个节拍间址周期执⾏周期中断周期中断周期的三个任务：1. 保存断点2. 形成中断服务程序的⼊⼝地址3. 关中断电路设计组合逻辑设计设计步骤：1. 列出操作时间表2. 写出微操作命令的最简表达式3. 画出逻辑图列出操作时间表微操作信号综合画出逻辑图微操作序列是必会的硬布线⼯作原理：微操作控制信号由组合逻辑电路根据当前的指令码、状态和时许，即使产⽣微程序微程序⼯作原理：事先把微操作控制信号存储在⼀个专门的存储器（控制存储器)中，将每⼀条机器指令编写成⼀个微程序，这些微程序可以存到⼀个控制存储器中，⽤寻址⽤户程序机器指令的办法来寻址每个微程序中的微指令。

设计题目：硬布线控制器设计与调试课程名称：计算机组成原理课程设计任课教师：黄岚班级：计算机141学号：1408010112姓名：目录一、课程设计简述： (3)1.教学目的： (3)2.课设任务： (3)3.实验设备简介： (3)3.1、TEC4-A计算机组成原理实验系统[1] (3)3.2、万用表 (5)3.3、PC机 (5)二、总体设计思路： (5)1.指令系统： (5)2.数据通路： (6)3.硬布线控制器的设计原理： (7)三、设计与调试方案： (7)1.设计步骤： (7)1.1.根据数据通路得出指令周期流程图 (7)1.2.根据指令流程图将微信号的输出条件列出： (10)1.3.根据微信号的输出条件写用ABEL语言表示的布尔表达式： (11)2.调试步骤： (14)四、验证性实验： (14)1.课程设计要求的基础实验： (14)预置寄存器及存储单元内容： (14)程序代码： (14)执行结果： (15)2.自备的检验性实验： (15)预置寄存器及存储单元内容： (15)程序代码： (15)执行结果： (15)五、课程设计中遇到的问题及体会： (16)参考文献： (16)硬布线控制器的设计与调试课程设计报告一、课程设计简述：1.教学目的：1)融会贯通计算机组成原理课程和计算机系统结构课程的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的认识，特别是对硬布线控制器的认识。

2)学习运用ISP（在系统编程）技术进行设计和调试的基本步骤和方法，熟悉集成开发软件中设计调试工具的使用，体会ISP技术相对于传统开发技术的优点。

3)培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。

2.课设任务：1)按给定的数据格式和指令系统，在所提供的器件范围内，设计一台硬布线控制器控制的模型计算机。

2)根据设计图纸，在通用实验台上进行组装，并调试成功。

3)在组装调试成功的基础上，整理出设计图纸和其他文件，包括：A.总框图（数据通路图）；B.硬布线控制器逻辑模块图；C.模块ABEL语言源程序（如果有的话）；D.硬布线控制流程图；E.元件排列图；F.设计说明书；G.调试小结。