FPGA经典入门教程
- 格式：pdf
- 大小：6.15 MB
- 文档页数：37
文档推荐
-
FPGA开发入门教程页数:51
-
FPGA学习指南页数:3
-
FPGA入门系列实验教程——LED跑马灯页数:4
-
FPGA入门实验教程 适合初学者页数:10
-
CPLD入门教程页数:52
-
FPGA入门教程 Basys2页数:48
下载文档原格式
合集下载
《FPGA入门学习》课件
时序控制。
LED闪烁设计
总结词
通过LED闪烁设计，掌握FPGA的基本控制功能和数字逻辑设计。
详细描述
LED闪烁设计是FPGA入门学习的基本项目之一，通过该设计，学习者可以了解FPGA的基本控制功能 ，掌握数字逻辑设计的基本原理和方法。LED闪烁设计通常涉及到LED灯的驱动和控制，需要学习者 掌握基本的数字逻辑门电路和时序控制。
FPGA具有并行处理和高速计算的优点，适 用于数字信号处理中的实时信号处理和算 法加速。
数字滤波器设计
频谱分析和正交变换
FPGA可以实现高性能的数字滤波器，如 FIR滤波器和IIR滤波器，用于信号降噪和特 征提取。
FPGA可以高效地实现FFT等正交变换算法 ，用于频谱分析和信号频率成分的提取。
图像处理应用
优化设计技巧
时序优化
讲解如何通过布局布线、时序分析等手段优化 FPGA设计，提高时序性能。
资源共享
介绍如何通过资源共享减少FPGA资源占用，提 高设计效率。
流水线设计
讲解如何利用流水线设计技术提高系统吞吐量。
硬件仿真与调试技术
仿真工具使用
介绍常用HDL仿真工具（如ModelSim）的使用方法 。
03
CATALOGUE
FPGA开发实战
数字钟设计
总结词
通过数字钟设计，掌握FPGA的基本开发流程和硬件描述语言的应用。
详细描述
数字钟设计是FPGA入门学习的经典项目之一，通过该设计，学习者可以了解FPGA开 发的基本流程，包括设计输入、综合、布局布线、配置下载等。同时，数字钟设计也涉 及到硬件描述语言（如Verilog或VHDL）的应用，学习者可以掌握基本的逻辑设计和
基础语言。
FPGA开发流程
LED闪烁设计
总结词
通过LED闪烁设计，掌握FPGA的基本控制功能和数字逻辑设计。
详细描述
LED闪烁设计是FPGA入门学习的基本项目之一，通过该设计，学习者可以了解FPGA的基本控制功能 ，掌握数字逻辑设计的基本原理和方法。LED闪烁设计通常涉及到LED灯的驱动和控制，需要学习者 掌握基本的数字逻辑门电路和时序控制。
FPGA具有并行处理和高速计算的优点，适 用于数字信号处理中的实时信号处理和算 法加速。
数字滤波器设计
频谱分析和正交变换
FPGA可以实现高性能的数字滤波器，如 FIR滤波器和IIR滤波器，用于信号降噪和特 征提取。
FPGA可以高效地实现FFT等正交变换算法 ，用于频谱分析和信号频率成分的提取。
图像处理应用
优化设计技巧
时序优化
讲解如何通过布局布线、时序分析等手段优化 FPGA设计，提高时序性能。
资源共享
介绍如何通过资源共享减少FPGA资源占用，提 高设计效率。
流水线设计
讲解如何利用流水线设计技术提高系统吞吐量。
硬件仿真与调试技术
仿真工具使用
介绍常用HDL仿真工具（如ModelSim）的使用方法 。
03
CATALOGUE
FPGA开发实战
数字钟设计
总结词
通过数字钟设计，掌握FPGA的基本开发流程和硬件描述语言的应用。
详细描述
数字钟设计是FPGA入门学习的经典项目之一，通过该设计，学习者可以了解FPGA开 发的基本流程，包括设计输入、综合、布局布线、配置下载等。同时，数字钟设计也涉 及到硬件描述语言（如Verilog或VHDL）的应用，学习者可以掌握基本的逻辑设计和
基础语言。
FPGA开发流程
FPGA入门培训教材共45张PPT课件
# STEP#2: run synthesis, report utilization and timing synth_design -top bft -part xc7k70tfbg484-2 write_checkpoint -force $outputDir/post_synth report_timing_summary -file $outputDir/post_synth_timing_summary.rpt report_power -file $outputDir/post_synth_power.rpt # STEP#3: run placement and logic optimzation, report utilization and timingestimates, write checkpoint design opt_design place_design phys_opt_design write_checkpoint -force $outputDir/post_place report_timing_summary -file $outputDir/post_place_ti家！
# STEP#4: run router, report actual utilization and timing, write checkpoint design, run drc, write verilog and xdc out route_design write_checkpoint -force $outputDir/post_route report_timing_summary -file $outputDir/post_route_timing_summary.rpt report_timing -sort_by group -max_paths 100 -path_type summary -file $outputDir/post_route_timing.rpt report_clock_utilization -file $outputDir/clock_util.rpt report_utilization -file $outputDir/post_route_util.rpt report_power -file $outputDir/post_route_power.rpt report_drc -file $outputDir/post_imp_drc.rpt write_verilog -force $outputDir/bft_impl_netlist.v write_xdc -no_fixed_only -force $outputDir/bft_impl.xdc
# STEP#4: run router, report actual utilization and timing, write checkpoint design, run drc, write verilog and xdc out route_design write_checkpoint -force $outputDir/post_route report_timing_summary -file $outputDir/post_route_timing_summary.rpt report_timing -sort_by group -max_paths 100 -path_type summary -file $outputDir/post_route_timing.rpt report_clock_utilization -file $outputDir/clock_util.rpt report_utilization -file $outputDir/post_route_util.rpt report_power -file $outputDir/post_route_power.rpt report_drc -file $outputDir/post_imp_drc.rpt write_verilog -force $outputDir/bft_impl_netlist.v write_xdc -no_fixed_only -force $outputDir/bft_impl.xdc
FPGA学习步骤
FPGA学习步骤FPGA（Field Programmable Gate Array）是一种可编程的数字逻辑设备，具有强大的计算能力和灵活性。
学习FPGA涉及多个方面的知识和技能，以下是一个学习FPGA的步骤。
1.学习数字电路基础知识：学习数字逻辑、组合逻辑、时序逻辑、时钟域等基础知识。
了解逻辑门、多路选择器、编码器、解码器等基础组件的工作原理和常见应用。
2. 学习HDL语言：FPGA设计通常使用硬件描述语言（HDL）进行，如VHDL或Verilog。
学习HDL语言的基本语法、数据类型、运算符以及模块化设计方法。
掌握HDL语言的基本语法和常用语句，能够编写简单的模块。
同时，了解设计模块之间的连接和通信方式。
3. 熟悉开发工具：选择一款FPGA开发工具，如Xilinx ISE、Altera Quartus等，并熟悉其使用方法。
掌握工具的安装、项目的创建、仿真、烧写等基本操作。
了解工具中提供的IP核和库函数，以及如何使用这些资源来简化设计过程。
4.学习FPGA体系结构：了解FPGA的基本组成元件和工作原理，包括可编程逻辑单元（PLU）、片上存储器（BRAM）和片上时钟管理等。
熟悉FPGA的时序特性和时钟域设计方法，掌握时钟驱动设计的原则和技巧。
5.设计简单的数字逻辑电路：从简单的数字逻辑电路开始，如全加器、加法器、乘法器等。
通过HDL语言编写这些电路的设计和仿真测试，然后在FPGA上实现并验证电路功能。
通过不断实践，加深对数字逻辑电路设计和FPGA实现的理解。
6.学习FPGA高级应用：掌握FPGA高级应用的设计方法，如时序逻辑设计、状态机设计、数据通路设计等。
了解时分复用（TDM）、频分复用（FDM）、空分复用（SDM）等常用数据传输方式的原理。
学习高级FPGA设计技术，如流水线设计、多周期设计、并行设计等。
7.学习FPGA外设接口：了解FPGA的外设接口标准，如UART、SPI、I2C、PCIe等，以及各种外设的工作原理和接口电路设计。
FPGA开发入门教程
Altera FPGA开发入门教程目录目录第一章 Altera FPGA 开发流程概述 (1)1.1 你需要准备的 (1)1.2 Altera FPGA 基本开发流程 (1)第二章 QuartusII 软件安装教程 (4)第三章 完成第一个FPGA设计 (20)3.1 启动和建立QuartusII工程 (20)3.2 编辑我们的设计文件 (27)3.3 综合、布局布线 (30)3.4 引脚约束 (34)3.5 再次综合、布局布线 (37)第四章 配置FPGA (38)4.1 JTAG配置 (38)4.2 JIC烧写 (42)第一章Altera FPGA 开发流程概述本章介绍Altera FPGA的最基本最简单的开发流程，目的在于让您更直观了解FPGA开发设计过程，最快上手FPGA开发，最快找到感觉：-）1.1你需要准备的●兴趣无需多言，兴趣是最好的老师！●基本电路知识学习FPGA最好能懂一些模拟电路和数字电路的基础知识，比如知道什么是高电平、低电平、逻辑门、触发器、电阻电容、发光二极管等。
只需基本概念即可，不要求你是专家。
当然，如果你有单片机之类的开发经验，那会更好！●Verilog语言是的，我们用Verilog进行FPGA设计。
因为近年来，Verilog的使用率已经远远超过VHDL。
你不需要太精通Verilog的语法，但是你需要用硬件的思维来学习和使用Verilog。
在接下来的FPGA学习中，我们会反复强调这一点，以便带给你更深的体会。
●硬件平台纸上得来终觉浅。
一块优秀而又易用的入门级FPGA开发板，会祝您一臂之力！1.2A ltera FPGA 基本开发流程图1- 1展示了Altera FPGA的基本开发流程。
12图1- 1 Altera FPGA 基本开发流程这个流程可能是你看过类似教程中最简单的流程。
是的，为了让学者能直观了解FPGA 设计流程、快速入门，我们简化了一些东西，但它已经基本完整了。
FPGA的基本原理(详细+入门)
十、 FPGA的集成度
门阵等效门：一个门阵等效门定义为一个两输入端的“与非”门。 系统门：是芯片上门的总数，是厂家指定给器件的一个门数。
十一、FPGA的封装
1、引脚数：FPGA芯片总的引脚数。 2、用户I/O数：指除了电源引脚、特殊功能引脚外的引脚，这些引脚可根据用户的需要进行配置。 3、 I/O驱动电流：8mA 或10mA。 4、时钟网络数：FPGA芯片可能包含1个、2个或4个时钟网络。 5、封装：PLCC，PQFP，CPGA等封装形式。 6、工作温度范围：FPGA芯片一般有商用、工业用及军用等不同的工作温度范围。 7、工作环境：一般分普通工作环境和航天工作环境。
ACT1模块是如何实现三输入与门的？
2、查表型FPGA结构 两输入与门： 4 X 1 RAM 表：
A
B
C
0
0
0
0
1
0
1
0
0
1
1
1
A1
A0
（二）、 什么是FPGA？ FPGA是英语（Field programmable Gate Array）的缩写，即现场可编程门阵。它的结构类似于掩膜可编程门阵（MPGA），由可编程逻辑功能块和可编程I/O模块排成阵列组成，并由可编程的内部连线连接这些逻辑功能块和I/O模块来实现不同的设计。 1、FPGA与MPGA的区别： MPGA利用集成电路制造过程进行编程来形成金属互连，而FPGA利用可编程的电子开关实现逻辑功能和互连。 2、FPGA与CPLD的区别： 1) 结构不同：FPGA是由可编程的逻辑模块、可编程的分段互连线和I/O模块组成，而CPLD是由逻辑阵列块、可编程连线阵列和I/O模块组成。 2) CPLD延时可预测（Predictable），FPGA的延时与布局布线情况有关。 3) CPLD 组合逻辑多而触发器较少，而FPGA触发器多。
门阵等效门：一个门阵等效门定义为一个两输入端的“与非”门。 系统门：是芯片上门的总数，是厂家指定给器件的一个门数。
十一、FPGA的封装
1、引脚数：FPGA芯片总的引脚数。 2、用户I/O数：指除了电源引脚、特殊功能引脚外的引脚，这些引脚可根据用户的需要进行配置。 3、 I/O驱动电流：8mA 或10mA。 4、时钟网络数：FPGA芯片可能包含1个、2个或4个时钟网络。 5、封装：PLCC，PQFP，CPGA等封装形式。 6、工作温度范围：FPGA芯片一般有商用、工业用及军用等不同的工作温度范围。 7、工作环境：一般分普通工作环境和航天工作环境。
ACT1模块是如何实现三输入与门的？
2、查表型FPGA结构 两输入与门： 4 X 1 RAM 表：
A
B
C
0
0
0
0
1
0
1
0
0
1
1
1
A1
A0
（二）、 什么是FPGA？ FPGA是英语（Field programmable Gate Array）的缩写，即现场可编程门阵。它的结构类似于掩膜可编程门阵（MPGA），由可编程逻辑功能块和可编程I/O模块排成阵列组成，并由可编程的内部连线连接这些逻辑功能块和I/O模块来实现不同的设计。 1、FPGA与MPGA的区别： MPGA利用集成电路制造过程进行编程来形成金属互连，而FPGA利用可编程的电子开关实现逻辑功能和互连。 2、FPGA与CPLD的区别： 1) 结构不同：FPGA是由可编程的逻辑模块、可编程的分段互连线和I/O模块组成，而CPLD是由逻辑阵列块、可编程连线阵列和I/O模块组成。 2) CPLD延时可预测（Predictable），FPGA的延时与布局布线情况有关。 3) CPLD 组合逻辑多而触发器较少，而FPGA触发器多。
FPGA教程--QuartusII入门指南
第一讲：QUARTUS II 安装及工程建立 (1)1.1Q UARTUS II安装 (1)1.1.1QuartusII安装文件夹内容 (1)1.1.2QuartusII安装步骤 (2)1.1.3QuartusII破解步骤 (3)1.2工程建立 (7)第二讲：VERILOG HDL语言的应用与仿真 (14)2.1分频器原理说明 (14)2.2编写V ERILOG HDL程序 (14)2.3程序仿真 (24)第三讲：原理图方式编程及I P核调用 (35)第四讲：程序下载 (61)4.1引脚配置 (61)FPGA教程——Quartu s II 入门指南第一讲：Q u a r t u s I I安装及工程建立。
第二讲：V e r i l o g H D L语言的运用及仿真。
第三讲：原理图方式编程及I P核调用。
第四讲：程序下载。
第一讲：Quartus II 安装及工程建立1. 1QuartusII安装本指南的QuartusII版本是QuartusII 7.2。
1.1.1QuartusII安装文件夹内容从网上下载或是从其它地方考贝来的QuartusII7.2文件夹内包含两个文件：72_quartus_windows.exe和压缩文件Crack_QII72，如图1-1所示。
图1-1 QuartusII安装文件夹包含文件1.1.2QuartusII安装步骤（1）双击72_quartus_windows.exe文件，出现QuartusII7.2对话框，如图1-2。
图1-2 QuartusII7.2对话框（2）点击Install按钮，开始安装，等待完成出现Quartus II 7.2 Setup安装对话框，如图1-3，点击Next，对话框变为图1-4所示，选择同意选项，点击Next，直到出现图1-5，单击Finish完成安装。
图1-3 Quartus II 7.2 Setup安装对话框图1-4 Quartus II 7.2 Setup安装对话框图1-5 Quartus II 7.2 Setup安装对话框1.1.3QuartusII破解步骤（1）解压文件Crack_QII72，出现四个文件license.DAT，Quartus_II_7.2_b151破解器.exe，sys_cpt.dll，读我.txt，如图1-6所示，其中读我.txt文件有破解说明。
FPGA入门教程_ALTERA_Quartus_II__和_XILINX___ISE_CPLD入门教程_教案_VHDL_Verilog_例程讲解
广州邦讯信息系统有限公司 FPGA培训教程
2011-8
FPGA介绍
何为FPGA?
FPGA（Field－Programmable Gate Array），即现 场可编程门阵列，它是在PAL、GAL、CPLD等可编 程器件的基础上进一步发展的产物。它是作为专用 集成电路（ASIC）领域中的一种半定制电路而出现 的，既解决了定制电路的不足，又克服了原有可编 程器件门电路数有限的缺点
Verilog HDL 的抽象级别
语言本身提供了各种层次抽象的表述，可以用详细 程度有很大差别的的多层次模块组合来描述一个 电路系统。 行为级：技术指标和算法的Verilog描述 RTL关级：具体的晶体管物理器件的描述
Verilog HDL 的抽象级别
设计复杂数字系统的工具 和手段
两种硬件描述语言 ： Verilog VHDL
有哪几种硬件描述语言？ 各有什么特点？
Verilog HDL - 较多的第三方工具的支持 - 语法结构比VHDL简单 - 学习起来比VHDL容易 - 仿真工具比较好使 - 测试激励模块容易编写
Verilog HDL 的发展历史
两者建模能力的比较
行为级 的抽象
系统级
SystemVerilo g
算法级
VHDL Verilog
寄存器传输级
逻辑门级 VITAL
开关电路级
VerilogHDL 与 VHDL 建 模 能 力 的 比 较
Verilog HDL有什么用处？
在各种抽象层次上描述数字电路
测试各种层次数字电路的行为 设计出正确有效的复杂电路结构
数字信号处理系统的实现
非实时系统： 通用的计算机和利用通用计算机改装的设备，主要 工作量是编写 “C” 程序。输入/输出数据大多为文 本 。 实时系统： 信号处理专用的微处理器为核心的设备，主要工作 量是编写汇编程序。输入/输出数据大多为数据流， 直接用于控制 。
2011-8
FPGA介绍
何为FPGA?
FPGA（Field－Programmable Gate Array），即现 场可编程门阵列，它是在PAL、GAL、CPLD等可编 程器件的基础上进一步发展的产物。它是作为专用 集成电路（ASIC）领域中的一种半定制电路而出现 的，既解决了定制电路的不足，又克服了原有可编 程器件门电路数有限的缺点
Verilog HDL 的抽象级别
语言本身提供了各种层次抽象的表述，可以用详细 程度有很大差别的的多层次模块组合来描述一个 电路系统。 行为级：技术指标和算法的Verilog描述 RTL关级：具体的晶体管物理器件的描述
Verilog HDL 的抽象级别
设计复杂数字系统的工具 和手段
两种硬件描述语言 ： Verilog VHDL
有哪几种硬件描述语言？ 各有什么特点？
Verilog HDL - 较多的第三方工具的支持 - 语法结构比VHDL简单 - 学习起来比VHDL容易 - 仿真工具比较好使 - 测试激励模块容易编写
Verilog HDL 的发展历史
两者建模能力的比较
行为级 的抽象
系统级
SystemVerilo g
算法级
VHDL Verilog
寄存器传输级
逻辑门级 VITAL
开关电路级
VerilogHDL 与 VHDL 建 模 能 力 的 比 较
Verilog HDL有什么用处？
在各种抽象层次上描述数字电路
测试各种层次数字电路的行为 设计出正确有效的复杂电路结构
数字信号处理系统的实现
非实时系统： 通用的计算机和利用通用计算机改装的设备，主要 工作量是编写 “C” 程序。输入/输出数据大多为文 本 。 实时系统： 信号处理专用的微处理器为核心的设备，主要工作 量是编写汇编程序。输入/输出数据大多为数据流， 直接用于控制 。
FPGA入门教程
FPGA入门教程FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，可以根据用户的需求进行配置，用于实现各种不同的逻辑电路。
相比于ASIC（Application-Specific Integrated Circuit）, FPGA在设计周期、成本和灵活性方面具有明显的优势。
本教程将介绍FPGA的基本概念、设计流程和常见的编程方法。
一、FPGA的基本概念FPGA由可编程逻辑单元（Look-Up Tables, LUTs）、寄存器和多路复用器等基本元件组成。
这些元件通过一系列的可编程连线来连接，从而实现用户所需的电路功能。
用户可以通过编程来配置FPGA的连线和逻辑单元，从而实现不同的电路功能。
二、FPGA的设计流程1.需求分析：明确设计的目标和需求，确定需要实现的功能。
2.电路设计：将所需的功能转化为电路设计，包括逻辑门电路的设计和连线规划。
3.编程语言选择：选择一种适合的编程语言进行FPGA的编程。
常见的编程语言包括VHDL和Verilog。
4.编写代码：使用选定的编程语言编写FPGA的代码，其中代码包括包括逻辑电路和连线规划。
5.仿真验证：通过仿真软件对FPGA的代码进行验证，确保电路的正确性。
6.综合和布局布线：将FPGA的代码进行综合，将其转换为真正的逻辑电路。
然后进行布局布线，将逻辑电路映射到FPGA的可编程连线中。
8.测试和调试：对FPGA进行测试和调试，检查功能和性能是否符合设计需求。
三、FPGA的编程方法1.结构化编程：采用模块化设计方法，将FPGA的功能划分为若干个模块，每个模块负责实现特定的功能。
然后，将这些模块进行实例化和连接，构建成完整的电路。
2.状态机设计：利用状态机的概念来描述和实现电路的行为。
将电路分为若干个状态，并定义状态之间的转移条件。
通过寄存器和逻辑门来实现状态机的转移和控制逻辑。
3.时序分析：对FPGA的时序进行分析，在设计和布局布线过程中保证电路的正常工作。
《FPGA入门学习》课件
的结构测试工具， 用于验证FPGA设计的正确性。
FPGA基础知识
硬件描述语言HDL FPGA的逻辑单元 FPGA的时钟网络
使用HDL编写硬件描述，描述FPGA的功能和 逻辑。
FPGA由大量逻辑单元（Look-Up Tables）和 触发器组成，用于实现各种逻辑功能。
时钟网络是FPGA中一种重要的信号分发网络， 用于同步各个逻辑单元的操作。
FPGA在医疗器械中实现数据 采集、信号处理和控制等关 键功能。
FPGA在军事装备中 的应用
FPGA可用于军事雷达、通信 设备、导航系统等关键领域， 在高可靠性和性能要求下发 挥作用。
总结
FPGA的未来发展
FPGA技术将随着科技的进步不断发展，将在更 多领域发挥重要作用。
FPGA入门学习路线图
通过按照学习路线图逐步学习，您可以掌握 FPGA开发的核心知识和技能。
FPGA的优缺点
FPGAs具有高度灵活性和 可重配置性，但其资源利 用率和功耗可能相对较高。
FPGA的应用领域
FPGAs广泛应用于通信、 嵌入式系统、信号处理、 图像处理等领域。
开发环境准备
FPGA开发板
选择适合您需求的FPGA开发 板以进行实验和项目开发。
Quartus Prime软件 安装
安装Intel提供的Quartus Prime软件用于FPGA的设计 和编程。
《FPGA入门学习》PPT课 件
FPGA入门学习是介绍Field-Programmable Gate Array（可编程门阵列）的 课程。本课件将帮助你了解FPGA的基础知识、开发环境准备以及FPGA的应 用领域。
简介
什么是FPGA
FPGA是一种可编程硬件， 可以根据需要被重新编程 和配置以执行不同的功能。
FPGA基础知识
硬件描述语言HDL FPGA的逻辑单元 FPGA的时钟网络
使用HDL编写硬件描述，描述FPGA的功能和 逻辑。
FPGA由大量逻辑单元（Look-Up Tables）和 触发器组成，用于实现各种逻辑功能。
时钟网络是FPGA中一种重要的信号分发网络， 用于同步各个逻辑单元的操作。
FPGA在医疗器械中实现数据 采集、信号处理和控制等关 键功能。
FPGA在军事装备中 的应用
FPGA可用于军事雷达、通信 设备、导航系统等关键领域， 在高可靠性和性能要求下发 挥作用。
总结
FPGA的未来发展
FPGA技术将随着科技的进步不断发展，将在更 多领域发挥重要作用。
FPGA入门学习路线图
通过按照学习路线图逐步学习，您可以掌握 FPGA开发的核心知识和技能。
FPGA的优缺点
FPGAs具有高度灵活性和 可重配置性，但其资源利 用率和功耗可能相对较高。
FPGA的应用领域
FPGAs广泛应用于通信、 嵌入式系统、信号处理、 图像处理等领域。
开发环境准备
FPGA开发板
选择适合您需求的FPGA开发 板以进行实验和项目开发。
Quartus Prime软件 安装
安装Intel提供的Quartus Prime软件用于FPGA的设计 和编程。
《FPGA入门学习》PPT课 件
FPGA入门学习是介绍Field-Programmable Gate Array（可编程门阵列）的 课程。本课件将帮助你了解FPGA的基础知识、开发环境准备以及FPGA的应 用领域。
简介
什么是FPGA
FPGA是一种可编程硬件， 可以根据需要被重新编程 和配置以执行不同的功能。
FPGA入门教程 Basys2
四、下载工程
1、JTAG下载
保存了编写好的UCF文件后，我们将板子接上 电源和数据线，如图先点击工程文件，再双击 Configure Target Device中的Generate Target。
弹出这个，丌管它，点ok。
弹出这个，不管，点NO
弹出了ISE的iMPACT工具，双击 Boundary Scan。
弹出如下对话框，这个对话框是让你选择关联的测试模块（比如你的工程中有多 个模块存在，就要选择你所要仿真的模块关联到一起去），此处我们只有一 个led_flash_top模块，选择它，点击Next进入下一步。会在弹出概要 （summary）也直接点击Next进入下一步。
弹出testbench的编辑文档，编辑好testbench后，会发现左边面板的设计平台中没 有test_led.v文件，此时在view处选择simulation才会出现test_led.v文件（因为 仿真文件仅仅用来仿真，在选择implementation时是看不到test_led.v文件的）， 如下图所示。
这个是实验板的芯片，可以看到有很多I/O口，即可编程输入/输出口单元（IOB）。是芯 片不外界电路的接口部分，提供输入缓冲，输出驱动，接口电平转换等功能。为了便于 管理和适应各种电气标准，图中我们可以看到IO Bank被分成4组，丌同Bank的接口标准 由其接口电压Vcco决定，一个Bank只有一种Vcco。
从上图中我们可以看到M5管脚连线到LD0这个 地方。LD0的线最后会连接到左图红色方框位置。 说明了M5管脚连接的是第一个LED灯。
有的人会疑惑为什么 led<0> <= ‘1’; 而丌是led<0> <= ‘0’; 的时候灯才会亮。 左图是LED的原理图。 图中我们可以看到，当LD1来了一个 高电平‘1’的时候，二极管被导通， 当是低电平的时候，左边和右边接地 都为0，没有电流通过，所以LED丌会 被点亮。