下载文档原格式
组合逻辑电路习题一、填空、选择1、8 线—3线优先编码器74LS148 的优先编码顺序是I7 、I6 、I5 、…、I0 ，输出A2 A1 A0 。
输入输出均为低电平有效。
当输入I7 I6 I5 …I0 为11010101时，输出A2 A1 A0为 。
2、3 线—8 线译码器74LS138 处于译码状态时，当输入A 2A 1A 0=001 时，输出Y 7～Y 0 = 。
3、组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 ，与电路以前的状态 。
4、在组合逻辑电路中，由于门电路的延时，当输入信号状态改变时，输出端可能出现虚假过渡干扰脉冲的现象称为 。
5、一位数值比较器，输入信号为两个要比较的一位二进制数A 、B ，输出信号为比较结果：Y(A ＞B)、Y(A ＝B)和Y(A ＜B)，则Y(A ＞B)的逻辑表达式为 。
6、下列电路中，不属于组合逻辑电路的是。
（A ）译码器 （B ）全加器 （C ）寄存器 （D ）编码器 7、在二进制译码器中，若输入有4位代码，则输出有 个信号。
（A ）2 （B ）4 （C ）8 （D ）16 二、分析题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题4.1图4.2分析图所示电路，写出输出函数F 。
习题4.2图4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．B A =1 =1 =1F习题4.3图4.4由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1） 试分析电路，说明决议通过的情况有几种。
（2） 分析A 、B 、C 、D 四个人中，谁的权利最大。
4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题4.5图4.6试分析图所示电路的逻辑功能。
习题4.6图4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
数字电子技术基础第五版期末知识点总结摘要：《数字电子技术基础》作为电子工程领域的基础教材，涵盖了数字逻辑电路设计的基本原理和应用。
本文将对第五版教材的核心知识点进行总结，以帮助学生复习和掌握课程内容。
**关键词：**数字电子技术；逻辑电路；知识点总结；期末复习一、引言数字电子技术是现代电子工程的核心，它涉及到从基本的逻辑门到复杂的集成电路设计。
《数字电子技术基础》第五版为学生提供了一个全面了解数字电子世界的平台。
二、数字逻辑基础数制与编码：介绍了二进制、十进制、十六进制数制及其转换方法，以及常见的编码方式如BCD码、格雷码等。
逻辑代数基础：详细讲解了逻辑代数的基本规则、逻辑门电路的设计和逻辑表达式的化简。
三、逻辑门电路基本逻辑门：包括与门(AND)、或门(OR)、非门(NOT)、异或门(XOR)和同或门(NOR)等。
复合逻辑门：介绍了通过基本逻辑门组合形成的复合门，如与非门(NAND)、或非门(NOR)等。
四、组合逻辑电路编码器和解码器：编码器将输入的二进制数转换为对应的输出信号，解码器则相反。
多路选择器：根据选择信号从多个输入中选择一个输出。
加法器：包括半加器和全加器，是构成算术逻辑单元(ALU)的基础。
五、时序逻辑电路触发器：包括SR触发器、JK触发器、D触发器和T触发器等，是构建时序逻辑电路的基础。
寄存器和计数器：寄存器用于存储数据，计数器则用于实现计数功能。
存储器：介绍了RAM和ROM的基本概念和应用。
六、脉冲波形的产生和整形555定时器：一种多功能的集成电路，可用于产生精确的时间延迟和振荡。
施密特触发器：用于消除噪声和稳定信号边缘。
七、半导体存储器随机存取存储器(RAM)：可以随机访问和修改存储的数据。
只读存储器(ROM)：存储的数据在制造时写入，用户不能修改。
八、数字系统设计系统设计流程：从需求分析到系统实现的整个设计过程。
硬件描述语言(HDL)：如VHDL和Verilog，用于设计和模拟复杂的数字电路。
数制和编码先介绍常见的十进制数，然后介绍二进制、十六进制,再介绍各进制数的相互转换,最后讲述十进制的二进制编码形式.一、十进制数：按照进位方式进行计数的制度称进位计数制.进位计数制中有两个基本要素:基数和权值.十进制数的基数是10（0～9），权值是10ｉ（ｉ是数字所处位置的序号）。
特点是逢10进1。
例:（567.8)10＝5×102+6×101+7×100+8×10-1二、二进制数：计算机内部使用的数值符号只有两个：0和1。
外界的各种信息(数字、符号、图像）到了计算机内部都由0、1两个数字组成。
二进制数的基数是2，权值是2ｉ,特点是逢2进1。
例：（101101。
1)2＝1×25+0×24+1×23+1×22+0×21+1×20+1×2—1＝32+8+4+1+0。
5=45.5三、十六进制数：二进制数的缺点是位数多，不易书写和记忆，为此我们常采取十六进制数。
十六进制数的基数是16(0～9，A～F），位权是16ｉ。
特点是逢十六进一。
例：(2B.A)16＝２×16+11×1+10/16＝(43.625)104B7+84C＝（D03）16四、数制转换：1.任意Ｒ进制数转换成十进制数：只需将其按权展开的多项式求和.例:(11011。
01)2＝1×24+1×23+0×22+1×21+1×20+0×2—1+1×2—2＝（27.25）10(FC)16＝15×161+12×160＝（252）102。
十进制数转换成二进制数：分为整数部分和小数部分。
整数部分采取“除基取余法”：将要转换的十进制整数除以2,取余数作为二进制整数的最低位Ｋ0，将商继续除以2，再取商的余数作为次低位Ｋ1,这样不断除，直到商为0,最后的余数作为二进制整数的最高位Ｋn。
数字电子技术基础第五版期末复习题.数字电子技术基础第五版期末复习题.复习题http://w ww.wen ku1.co m/view/98FDA97F4AC5404E.html 一．选择题：1．下列各式中哪个是四变量A、B、C、D的最小项？（）a．A′＋B′＋C b．AB′C c．ABC′D d．ACD 2．组合逻辑电路的分析是指（）。
a．已知逻辑要求，求解逻辑表达式并画逻辑图的过程b．已知逻辑要求，列真值表的过程 c．已知逻辑图，求解逻辑功能的过程 3．正逻辑是指（）。
a．高电平用“1”表示，低电平用“0”表示b．高电平用“0”表示，低电平用“1”表示c．高电平、低电平均用“1”或“0”表示4．寄存器、计数器属于（）。
a．组合逻辑电路b．时序逻辑电路c．数模转换电路5．全加器是指（）的二进制加法器。
a．两个同位的二进制数相加b．两个二进制数相加c．两个同位的二进制数及来自低位的进位三者相加6．4选1数据选择器的输出表达式Y＝A1′A0′ D0＋A1′A0D1＋A1A0′ D2＋A1A0D3，若用该数据选择器实现Y＝A1′，则D0～D3的取值为（a．D0 ＝D1＝1，D2＝D3＝0 b．D0 ＝D3＝0，D1＝D2＝1 c．D0 ＝D1＝D2＝D3＝1 7．JK触发器用做T′ 触发器时，输入端J、K的正确接法是（）。
a．J＝K b．J=K＝0 c．J＝K＝1 8．按触发信号触发方式的不同来分，触发器有（）。
a．SR、JK、D、T、T′ 五类 b．TTL、CMOS两类 c．电平触发、脉冲触发、边沿触发三类 9．经过有限个CLK，可由任意一个无效状态进入有效状态的计数器是（）自启动的计数器。
a．不能 b．能 c．不一定能 10．在二进制算术运算中1+1=（）。
a．1 b．0 c．211．3线—8线译码器处于译码状态时，当输入A2A1A0=001时，输出Y7 ~Y0 =（）。
a．11101111 b．10111111 c．11111101 12．时序电路输出状态的改变（）。
第1章 数字逻辑概论1.1 复习笔记一、模拟信号与数字信号 1．模拟信号和数字信号 （1）模拟信号在时间上连续变化，幅值上也连续取值的物理量称为模拟量，表示模拟量的信号称为模拟信号，处理模拟信号的电子电路称为模拟电路。
（2）数字信号 与模拟量相对应，在一系列离散的时刻取值，取值的大小和每次的增减都是量化单位的整数倍，即时间离散、数值也离散的信号。
表示数字量的信号称为数字信号，工作于数字信号下的电子电路称为数字电路。
（3）模拟量的数字表示①对模拟信号取样，通过取样电路后变成时间离散、幅值连续的取样信号； ②对取样信号进行量化即数字化；③对得到的数字量进行编码，生成用0和1表示的数字信号。
2．数字信号的描述方法（1）二值数字逻辑和逻辑电平在数字电路中，可以用0和1组成的二进制数表示数量的大小，也可以用0和1表示两种不同的逻辑状态。
在电路中，当信号电压在3.5～5 V 范围内表示高电平；在0～1.5 V 范围内表示低电平。
以高、低电平分别表示逻辑1和0两种状态。
（2）数字波形①数字波形的两种类型非归零码：在一个时间拍内用高电平代表1，低电平代表0。
归零码：在一个时间拍内有脉冲代表1，无脉冲代表0。
②周期性和非周期性周期性数字波形常用周期T 和频率f 来描述。
脉冲波形的脉冲宽度用W t 表示，所以占空比100%t q T=⨯W③实际数字信号波形在实际的数字系统中，数字信号并不理想。
当从低电平跳变到高电平，或从高电平跳到低电平时，边沿没有那么陡峭，而要经历一个过渡过程。
图1-1为非理想脉冲波形。
图1-1 非理想脉冲波形④时序图：表示各信号之间时序关系的波形图称为时序图。
二、数制 1．十进制以10为基数的计数体制称为十进制，其计数规律为“逢十进一”。
任意十进制可表示为：()10iDii N K ∞=-∞=⨯∑式中，i K 可以是0～9中任何一个数字。
如果将上式中的10用字母R 代替，则可以得到任意进制数的表达式：()iR ii N K R ∞=-∞=⨯∑2．二进制（1）二进制的表示方法以2为基数的计数体制称为二进制，其只有0和1两个数码，计数规律为“逢二进一”。
第五章-第六章习题习题一1、由与非门组成的基本SR锁存器，输入端分别为S、R为使锁存器处于“置1”状态，其S、R端应为。
（A）SR=00 （B）SR=01 （C）SR=10 （D）SR=112、有一个T触发器，在T=1 时，加上时钟脉冲，则触发器。
（A）保持原态（B）置0 （C）置1 （D）翻转3、假设JK触发器的现态Q n=0，要求Q n+1=0，则应使。
（A）J=×，K=0 （B）J=0，K=×（C）J=1，K=×（D）J=K=1 4、电路如图5.1所示。
实现Q n +1 = Q n的电路是。
（A）（B）（C）（D）图5.15、米里型时序逻辑电路的输出是。
（A）只与输入有关（B）只与电路当前状态有关（C）与输入和电路当前状态均有关（D）与输入和电路当前状态均无关6、穆尔型时序逻辑电路的输出是。
（A）只与输入有关（B）只与电路当前状态有关（C）与输入和电路当前状态均有关（D）与输入和电路当前状态均无关7、用n个触发器组成计数器，其最大计数模为。
（A）n （B）2n （C）n2（D）2n8、四位移位寄存器，现态为1100，经左移一位后其次态为。
（A）0011 或1011 （B）1000或1001 （C）1011 或1110 （D）0011 或11119、下列电路中，不属于时序逻辑电路的是。
（A）计数器（B）全加器（C）寄存器（D）分频器10、一个5 位的二进制加计数器，由00000 状态开始，经过75个时钟脉冲后，此计数器的状态为：（A）01011 （B）01100 （C）01010 （D）00111 11、图5.2所示为某时序电路的时序图，由此可知该时序电路具有的功能。
（A）十进制计数器（B）九进制计数器（C）四进制计数器（D）八进制计数器图5.2习题二5-1填空题（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号；与电路原来所处的状态；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号；与信号作用前电路原来所处的状态。
数制和编码先介绍常见的十进制数，然后介绍二进制、十六进制，再介绍各进制数的相互转换，最后讲述十进制的二进制编码形式。
一、十进制数：按照进位方式进行计数的制度称进位计数制。
进位计数制中有两个基本要素：基数和权值。
十进制数的基数是10（0～9），权值是10ｉ（ｉ是数字所处位置的序号）。
特点是逢10进1。
例：（567.8)10＝5×102+6×101+7×100+8×10-1二、二进制数:计算机内部使用的数值符号只有两个:0和1。
外界的各种信息（数字、符号、图像）到了计算机内部都由0、1两个数字组成。
二进制数的基数是2，权值是2ｉ，特点是逢2进1。
例：（101101.1)2＝1×25+0×24+1×23+1×22+0×21+1×20+1×2-1＝32+8+4+1+0.5=45.5三、十六进制数:二进制数的缺点是位数多,不易书写和记忆,为此我们常采取十六进制数.十六进制数的基数是16(0～9,A～F)，位权是16ｉ。
特点是逢十六进一。
页脚内容1例:(2B.A)16＝２×16+11×1+10/16＝(43.625)104B7+84C＝(D03)16四、数制转换：1.任意Ｒ进制数转换成十进制数：只需将其按权展开的多项式求和。
例：(11011.01)2＝1×24+1×23+0×22+1×21+1×20+0×2-1+1×2-2＝(27.25)10(FC)16＝15×161+12×160＝(252)102.十进制数转换成二进制数：分为整数部分和小数部分。
整数部分采取“除基取余法”：将要转换的十进制整数除以2，取余数作为二进制整数的最低位Ｋ0，将商继续除以2，再取商的余数作为次低位Ｋ1，这样不断除，直到商为0，最后的余数作为二进制整数的最高位Ｋn。
数字电子技术基础总复习要点一、填空题第一章1、变化规律在时间上与数量上都就是离散就是信号称为数字信号。
2、变化规律在时间或数值上就是连续的信号称为模拟信号。
3、不同数制间的转换。
4、反码、补码的运算。
5、8421码中每一位的权就是固定不变的,它属于恒权代码。
6、格雷码的最大优点就在于它相邻两个代码之间只有一位发生变化。
第二章1、逻辑代数的基本运算有与、或、非三种。
2、只有决定事物结果的全部条件同时具备时,结果才发生。
这种因果关系称为逻辑与,或称逻辑相乘。
3、在决定事物结果的诸条件中只要有任何一个满足,结果就会发生。
这种因果关系称为逻辑或,也称逻辑相加。
4、只要条件具备了,结果便不会发生;而条件不具备时,结果一定发生。
这种因果关系称为逻辑非,也称逻辑求反。
5、逻辑代数的基本运算有重叠律、互补律、结合律、分配律、反演律、还原律等。
举例说明。
6、对偶表达式的书写。
7、逻辑该函数的表示方法有:真值表、逻辑函数式、逻辑图、波形图、卡诺图、硬件描述语言等。
8、在n变量逻辑函数中,若m为包含n个因子的乘积项,而且这n个变量均以原变量或反变量的形式在m中出现一次,则称m为该组变量的最小项。
9、 n变量的最小项应有2n个。
10、最小项的重要性质有:①在输入变量的任何取值下必有一个最小项,而且仅有一个最小项的值为1;②全体最小项之与为1;③任意两个最小项的乘积为0;④具有相邻性的两个最小项之与可以合并成一项并消去一对因子。
11、若两个最小项只有一个因子不同,则称这两个最小项具有相邻性。
12、逻辑函数形式之间的变换。
(与或式—与非式—或非式--与或非式等)13、化简逻辑函数常用的方法有:公式化简法、卡诺图化简法、Q-M法等。
14、公式化简法经常使用的方法有:并项法、吸收法、消项法、消因子法、配项法等。
15、卡诺图化简法的步骤有:①将函数化为最小项之与的形式;②画出表示该逻辑函数的卡诺图;③找出可以合并的最小项;④选取化简后的乘积项。
数电课程各章重点第一、二章 逻辑代数基础知识要点各种进制间的转换，逻辑函数的化简。
一、二进制、十进制、十六进制数之间的转换；二进制数的原码、反码和补码 .8421码 二、逻辑代数的三种基本运算以及5种复合运算的图形符号、表达式和真值表：与、或、非 三、逻辑代数的基本公式和常用公式、基本规则逻辑代数的基本公式 逻辑代数常用公式：吸收律：A AB A =+消去律：B A B A A +=+ A B A AB =+ 多余项定律：C A AB BC C A AB +=++ 反演定律：B A AB += B A B A •=+ B A AB B A B A +=+ 基本规则：反演规则和对偶规则，例1-5 四、逻辑函数的三种表示方法及其互相转换逻辑函数的三种表示方法为：真值表、函数式、逻辑图 会从这三种中任一种推出其它二种，详见例1-7 五、逻辑函数的最小项表示法：最小项的性质；例1-8 六、逻辑函数的化简：要求按步骤解答1、 利用公式法对逻辑函数进行化简2、 利用卡诺图对逻辑函数化简3、 具有约束条件的逻辑函数化简 例1.1利用公式法化简 BD C D A B A C B A ABCD F ++++=)(解：BD C D A B A C B A ABCD F ++++=)(BD C D A B A B A ++++= )(C B A C C B A +=+ BD C D A B +++= )(B B A B A =+C D A D B +++= )(D B BD B +=+ C D B ++= )(D D A D =+ 例1.2 利用卡诺图化简逻辑函数 ∑=)107653()(、、、、m ABCD Y 约束条件为∑8)4210(、、、、m 解：函数Y 的卡诺图如下：00 01 11 1000011110AB CD111×11××××D B A Y +=第三章 门电路知识要点各种门的符号，逻辑功能。
一、三极管开、关状态1、饱和、截止条件：截止：T be V V <， 饱和：βCSBS B I I i =>2、反相器饱和、截止判断 二、基本门电路及其逻辑符号与门、或非门、非门、与非门、OC 门、三态门、异或； 传输门、OC/OD 门及三态门的应用 三、门电路的外特性1、输入端电阻特性：对TTL 门电路而言，输入端通过电阻接地或低电平时，由于输入电流流过该电阻，会在电阻上产生压降，当电阻大于开门电阻时，相当于逻辑高电平。
习题2-7 5、输出低电平负载电流I OL 6、扇出系数N O一个门电路驱动同类门的最大数目第四章 组合逻辑电路知识要点组合逻辑电路的分析、设计，利用集成芯片实现逻辑函数。
（74138,74151等）一、组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关 二、组合逻辑电路的分析方法（按步骤解题）逻辑功能真值表化简写出逻辑函数式逻辑图→→→→三、若干常用组合逻辑电路译码器（74LS138） 全加器（真值表分析） 数据选择器（74151和74153） 四、组合逻辑电路设计方法（按步骤解题）1、 用门电路设计2、 用译码器、数据选择器实现 例3.1 试设计一个三位多数表决电路1、 用与非门实现2、 用译码器74LS138实现3、 用双4选1数据选择器74LS153 解：1. 逻辑定义设A 、B 、C 为三个输入变量，Y 为输出变量。
逻辑1表示同意，逻辑0表示不同意，输出变量Y=1表示事件成立，逻辑0表示事件不成立。
2. 根据题意列出真值表如表3.1所示 表3.1AB C Y 000000000000000011111111111111113. 经化简函数Y 的最简与或式为：AC BC AB Y ++=4. 用门电路与非门实现函数Y 的与非—与非表达式为：AC BC AB Y = 逻辑图如下：Y5. 用3—8译码器74LS138实现由于74LS138为低电平译码，故有i i Y m = 由真值表得出Y 的最小项表示法为：7653m m m m Y +++=7653m m m m ⋅⋅⋅= 7653Y Y Y Y ⋅⋅⋅= 用74LS138实现的逻辑图如下：B C 106. 用双4选1的数据选择器74LS153实现74LS153内含二片双4选1数据选择器，由于该函数Y 是三变量函数，故只需用一个4选1即可，如果是4变量函数，则需将二个4选1级连后才能实现 74LS153输出Y 1的逻辑函数表达式为：13011201110110011D A A D A A D A A D A A Y +++= 三变量多数表决电路Y 输出函数为： ABC C AB C B A BC A Y +++= 令 A=A 1，B=A 0，C 用D 10~D 13表示，则10⋅+⋅+⋅+⋅=AB C B A C B A B A Y∴D 10=0，D 11=C ，D 12=C ，D 13=1逻辑图如下：1C Y7.用151实现注：实验中1位二进制全加器设计：用138或153如何实现？1位二进制全减器呢？第五章 触发器知识要点考题类型：写特性方程，画波形图。
一、触发器：能储存一位二进制信号的单元 二、各类触发器框图、功能表和特性方程RS ： n n Q R S Q+=+1SR=0JK ： n n n Q K Q J Q +=+1 D ： D Qn =+1T ： n n n Q T Q T Q +=+1 T'： n n Q Q =+1 三、各类触发器动作特点及波形图画法基本RS 触发器：S D 、R D 每一变化对输出均产生影响时钟控制RS 触发器：在CP 高电平期间R 、S 变化对输出有影响主从JK 触发器：在CP=1期间，主触发器状态随R 、S 变化。
CP 下降沿，从触发器按主触发器状态翻转。
在CP=1期间，JK状态应保持不变，否则会产生一次状态变化。
T'触发器：Q是CP的二分频边沿触发器：触发器的次态仅取决于CP（上升沿/下降沿）到达时输入信号状态。
四、触发器转换D触发器和JK触发器转换成T和T’触发器第六章时序逻辑电路知识要点考题类型：分析逻辑电路，设计N进制。
一、时序逻辑电路的组成特点：任一时刻的输出信号不仅取决于该时刻的输入信号，还和电路原状态有关。
时序逻辑电路由组合逻辑电路和存储电路组成。
二、同步时序逻辑电路的分析方法（按步骤解题）逻辑图→写出驱动方程→写出状态方程→写出输出方程→写出状态转换表画出状态转换图说明逻辑功能，判断自启动。
（详见例5-1）三、典型时序逻辑电路1.移位寄存器及移位寄存器型计数器。
2.用T触发器构成二进制加法计数器构成方法。
T0=1T1=Q0···T i=Q i-1 Q i-2···Q1 Q03.集成计数器框图及功能表的理解4位同步二进制计数器74LS161：异步清0（低电平），同步置数，CP上升沿计数，功能表4位同步十进制计数器74LS160：同74LS161同步十六进制加/减计数器74LS191：无清0端，只有异步预置端，功能表双时钟同步十六进制加减计数器74LS193：有二个时钟CPU，CPD，异步置0（H），异步预置（L）四、时序逻辑电路的设计（按步骤解题）1．用触发器组成同步计数器的设计方法及设计步骤（例5-3）逻辑抽象→状态转换图→画出次态以及各输出的卡诺图→利用卡诺图求状态方程和驱动方程、输出方程→检查自启动（如不能自启动则应修改逻辑）→画逻辑图2．用集成计数器组成任意进制计数器的方法反馈置0法：如果集成计数器有清零端，则可控制清零端来改变计数长度。
如果是异步清零端，则N进制计数器可用第N个状态译码产生控制信号控制清零端，如果是同步清零，则用第N-1个状态译码产生控制信号，产生控制信号时应注意清零端时高电平还是低电平。
反馈置数法：控制预置端来改变计数长度。
如果异步预置，则用第N个状态译码产生控制信号如果同步预置，则用第N-1个状态译码产生控制信号，也应注意预置端是高电平还是低电平。
两片间进位信号产生：有串行进位和并行进位二种方法详见例5-5至5-8第七八章可编程逻辑器件知识要点一、半导体存储器的分类及功能（了解）从功能上分二、半导体存储器结构（了解）ROM、RAM结构框图以及两者差异三、RAM存储器容量扩展存储容量的计算容量的扩展：位扩展：增加数据位；字扩展：增加存储单元第十章脉冲波形产生和整形知识要点施密特触发器的，单稳态触发器，多谢振荡器的特点以及功能。
重点：555电路及其应用 一、用555组成多谐振荡器1. 电路组成如图6.5所示R R C图6.5 2. 电路参数：充电τ：(R 1+R 2)C 放电τ： R 2C 周期：T=(R 1+2R 2)C ln2占空比：212112R R R R T t q w ++== 二、用555电路组成施密特触发器1. 电路如图6.1所示2. 回差计算 CC T V V 32=+ ， CC T V V 31=- 回差-+-=∆T T V V V3. 对应V i 输入波形、输出波形如图6.2所示 三、用555电路组成单稳电路1. 电路如图6.3所示稳态时 V O =0 。
V i2有负脉冲触发时V O =1 。
V 03ttV V 213V VV iV tt图 6.4V i2. 脉宽参数计算3. 波形如图6.4所示第十二章 数模和模数转换知识要点一、D/A 转换器D/A 转换器的一般形式为：V O =KD i ，K 为比例系数，D i 为输入的二进制数，D/A 转换器的电路结构主要看有权电阻、权电流、权电容以及开关树型D/A 转换器。
权电阻及倒T 型电阻网络D/A 转换器输出电压和输入二进制数之间关系的推导过程。
衡量转化器性能的两个主要标志。
二、A/D 转换器1. A/D 转换器基本原理取样定理：为保证取样后的信号不失真恢复变量信号，设采样频率为S f ，原信号最高频率为m ax f ，则max 2f f S 。
A/D 转换器过程：采样、保持、量化、编码 2. 典型A/D 转换器的工作原理逐次逼近型A/D 转换器原理 计数型A/D 转换器原理典型例题：7. 请用74LS138设计一个三变量的多数表决电路。
具体要求如下： （1）输入变量A 、B 、C 为高电平时表示赞同提案 （2）当有多数赞同票时提案通过，输出高电平 74LS138的引脚图如下，可以附加必要的门电路：用一个3线–8线译码器实现函数 74138工作条件 ： G1=1，G2A=G2B=0A B C Y0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 0 0 1 0 1 1 1XYZZ Y X Z Y X Z Y X F +++=7420742074207420y y y y F m m m m m m m m F mm m m F ==+++=+++=-----分析下图所示的时序逻辑电路，试画出其状态图和在CP 脉冲作用下Q3、Q2、Q1、Q0的波形，并指出计数器的模是多少？分析下图所示电路的逻辑功能。
