下载文档原格式
UESTC-Ning Ning1Chapter 2Chip Level Interconnection宁宁芯片互连技术集成电路封装测试与可靠性UESTC-Ning Ning2Wafer InWafer Grinding (WG 研磨)Wafer Saw (WS 切割)Die Attach (DA 黏晶)Epoxy Curing (EC 银胶烘烤)Wire Bond (WB 引线键合)Die Coating (DC 晶粒封胶/涂覆)Molding (MD 塑封)Post Mold Cure (PMC 模塑后烘烤)Dejunk/Trim (DT 去胶去纬)Solder Plating (SP 锡铅电镀)Top Mark (TM 正面印码)Forming/Singular (FS 去框/成型)Lead Scan (LS 检测)Packing (PK 包装)典型的IC 封装工艺流程集成电路封装测试与可靠性UESTC-Ning Ning3⏹电子级硅所含的硅的纯度很高，可达99.9999 99999 %⏹中德电子材料公司制作的晶棒(长度达一公尺，重量超过一百公斤)UESTC-Ning Ning4Wafer Back Grinding⏹PurposeThe wafer backgrind process reduces the thickness of the wafer produced by silicon fabrication (FAB) plant. The wash station integrated into the same machine is used to wash away debris left over from the grinding process.⏹Process Methods:1) Coarse grinding by mechanical.(粗磨)2) Fine polishing by mechanical or plasma etching. (细磨抛光)UESTC-Ning Ning5旋转及振荡轴在旋转平盘上之晶圆下压力工作台仅在指示有晶圆期间才旋转Method:The wafer is first mounted on a backgrind tape and is then loaded to the backgrind machine coarse wheel . As the coarse grinding is completed, the wafer is transferred to a fine wheel for polishing .。
tsv深宽比的定义TSV深宽比的定义TSV（Through-Silicon Via）是一种用于三维集成电路中的垂直互连技术。
它通过将金属填充到硅背板中的孔洞中，实现不同层次芯片之间的电连接。
在TSV技术中，深宽比是一个重要的参数，它定义了TSV的深度和宽度之间的比值。
深宽比是指TSV的深度与宽度之间的比例关系。
在三维集成电路中，TSV的深度通常是由制程工艺决定的，而宽度则由设计要求和电流传输能力等因素决定。
深宽比的大小对于TSV的性能和可靠性都有重要影响。
深宽比的大小直接影响TSV的电阻和电容。
在TSV中，电阻是由于电流通过金属填充的孔洞而产生的。
当TSV的深度增加时，电流路径变长，电阻也会增加，从而影响信号传输的速度和功耗。
而TSV 的电容主要是由于孔洞周围的绝缘层而产生的。
当TSV的宽度增加时，绝缘层的面积增大，电容也会增加，从而影响信号传输的带宽和功耗。
深宽比的大小还影响TSV的可靠性。
在TSV中，电流通过金属填充的孔洞时会产生热量，这会导致温度升高。
当TSV的深度增加时，孔洞内部的散热效果变差，温度升高的速度也会增加，从而可能导致热失控和可靠性问题。
此外，深宽比还会影响TSV的机械强度。
当TSV的深度增加时，孔洞的纵向表面积增大，机械应力也会增加，从而可能导致结构失稳和断裂等问题。
因此，深宽比的选择需要综合考虑电性能和可靠性需求。
一般来说，较小的深宽比可以提高信号传输的速度和功耗，但可能会降低带宽和可靠性；而较大的深宽比可以提高带宽和可靠性，但可能会增加功耗和延迟。
在实际应用中，需要根据具体的设计要求和制程工艺的限制来选择合适的深宽比。
TSV深宽比是三维集成电路中的一个重要参数，它定义了TSV的深度和宽度之间的比值。
深宽比的大小影响着TSV的电阻、电容、可靠性和机械强度等性能指标。
在实际应用中，需要综合考虑电性能和可靠性需求，选择合适的深宽比。
只有通过合理的设计和制程技术，才能充分发挥TSV技术的优势，推动三维集成电路的发展。
集成电路的基本原理和工作原理集成电路是指通过将多个电子元件（如晶体管、电容器、电阻器等）和互连结构（如金属导线、逻辑门等）集成到单个芯片上，形成一个完整的电路系统。
它是现代电子技术的重要组成部分，广泛应用于计算机、通信、嵌入式系统和各种电子设备中。
本文将介绍集成电路的基本原理和工作原理。
一、集成电路的基本原理集成电路的基本原理是将多个电子元件集成到单个芯片上，并通过金属导线将这些元件互连起来，形成一个完整的电路系统。
通过集成电路的制造工艺，可以将电子元件和互连结构制造到芯片的表面上，从而实现芯片的压缩和轻量化。
常见的集成电路包括数字集成电路（Digital Integrated Circuit，简称DIC）、模拟集成电路（Analog Integrated Circuit，简称AIC）和混合集成电路（Mixed Integrated Circuit，简称MIC）等。
集成电路的基本原理包括以下几个关键要素：1. 材料选择：集成电路芯片的制造材料通常选择硅材料，因为硅材料具有良好的电子特性和热特性，并且易于形成晶体结构。
2. 晶圆制备：集成电路芯片的制造过程通常从硅晶圆开始。
首先，将硅材料熔化，然后通过拉伸和旋转等方法制备成硅晶圆。
3. 掩膜制备：将硅晶圆表面涂覆上光感光阻，并通过光刻机在光感光阻表面形成图案。
然后使用化学溶液将未曝光的部分去除，得到掩膜图案。
4. 传输掩膜：将掩膜图案转移到硅晶圆上，通过掩膜上沉积或蚀刻等方法，在硅晶圆表面形成金属或电子元件。
5. 互连结构制备：通过金属导线、硅氧化物和金属隔离层等材料，形成元件之间的互连结构，实现元件之间的电连接。
6. 封装测试：将芯片放置在封装材料中，通过引脚等结构与外部电路连接，然后进行测试和封装。
集成电路的基本原理通过以上几个关键步骤实现电子元件和互连结构的制备和组装，最终形成一个完整的电路系统。
二、集成电路的工作原理集成电路的工作原理是指通过控制电流和电压在电路系统中的分布和变化，从而实现电子元件的工作和电路系统的功能。
什么是互连？随着深亚微米（Deep Sub-Micron）集成工艺的发展，集成电路中广泛存在宽度仅为深亚微米量级且多层分布的金属互连线，这些互连线已不能近似为一种等电势连接，而需要考虑在电路正常工作情况下，它们之间的电磁耦合寄生效应（Parasitic Effect）。
而且，与晶体管不同，互连线的寄生效应，随着集成电路特征尺寸的缩小和工作频率的增大而日益重要。
研究表明[1]，在高速集成电路中，限制其发展的主要因素不是器件的门时延，而是互连线的寄生元件引起的时间时延、互连线之间信号的串扰和电路功耗。
与标准逻辑单元中的短线以及模块电路中的中长线不同，顶层的全局互连线长度不随工艺缩减而减小。
因此在深亚微米技术下，全局互连线的性能成为系统整体性能的主要限制因素。
全局互连线的设计和优化会对系统的整体性能，包括延时、带宽、功耗等产生直接影响,从而在深亚微米集成电路设计中，对全局互连线的极限性能的研究具有一定的理论意义。
互连线是指连接两个元器件之间的传输线。
按照互连线所在的设计层次的不同，可以将互连线分为以下几种：印刷电路版上的互连线、连接电路版的电缆线、芯片内部的互连线、芯片封装时管脚和芯片之间的互连线。
本文所讨论的均是芯片内部的互连线。
芯片内的互连线大致可以分成三种[1-4]：第一种是短线，即局部互连线。
短线主要用于逻辑门之间或者速度不是很快的器件间的连接，通常短线的长度远远小于信号波长，短线的时延主要受到耦合电容的影响，对系统时延没有显著影响一般可以忽略。
第二种是中长线，即模块间互连线。
中长线信号传输速度比短线快，电感耦合效应也变得突出，因而容易引起很高的噪声，中长线需要采用低电阻率金属和中等厚度的绝缘介质。
第三种是长线，即全局互连线。
长线对电路性能起着关键作用，长线特别需要采用低电阻率金属以减小信号线和电源线的电阻损耗，需要厚的绝缘层来增加特征阻抗，减小时延，需要较宽的线间距以减少串扰，虽然线宽和宽间距可以减小RC 时延和串扰，但同样也会影响布线密度。
集成电路设计的最新技术和趋势随着信息技术不断发展，集成电路设计也在不断更新换代。
今天，我们就来谈谈集成电路设计的最新技术和趋势。
一、三维集成电路设计三维集成电路设计是近年来的一个热门技术，其基本思想是将不同层次的电路堆叠在一起，从而提高集成度。
这种技术可以有效地利用垂直空间，减小电路面积，提高电路性能。
因此，三维集成电路设计被认为是未来电路设计的主流趋势之一。
目前，三维集成电路设计已经被广泛应用于高端芯片的制造，如服务器、智能手机等。
二、互连技术互连技术是指如何将大量的互联网设备连接起来，形成一个庞大的网络。
在集成电路中，互连技术也是至关重要的一环。
随着芯片容量的不断扩大，互连技术变得越来越复杂，需要更加高效和可靠的解决方案。
目前，高速串行通信和光通信是最流行的互连技术，它们能够提高数据传输速度，并减少功耗。
三、人工智能人工智能已经成为近年来最热门的技术之一，它在集成电路设计中的应用也越来越广泛。
人工智能能够识别物体、语音、图像等，从而实现智能控制和自主决策。
在集成电路设计中，人工智能可用于优化电路布局、减少功耗、提高性能等方面。
例如，使用深度学习技术可以实现智能预测和异常检测，从而保障电路的稳定性和可靠性。
四、功耗优化功耗优化一直是集成电路设计的重点，随着智能设备的普及，功耗优化的意义更加凸显。
为减少功耗，目前大多数芯片采用了多种技术，如功率管理单元、时钟门控技术、电压调节等。
而且，一些新兴的技术，如体感识别技术、环境感知技术等，也可以帮助实现更加智能化的功耗优化。
总之，随着信息技术的不断进步，集成电路设计也在不断更新换代。
未来的集成电路设计将更加注重性能、功耗、智能化和可靠性等方面。
相信随着技术的不断发展，集成电路将在更多领域得到广泛应用。
2.4 倒装焊技术（FCB）2.4.1 FCB2.4.4 C42.4.5倒装焊接机简介*微组装工艺*一、FCB技术2.4.1FCB技术及特点倒装焊(FCB)是芯片与基板直接安装互连的一种方法。
在芯片连接的地方制作出突起的焊点，在后期操作中直接将芯片的焊点与基板的焊区形成连接。
WB和TAB互连法通常那是芯片面朝上安装互连、而FCB则是芯片面朝下,芯片上的焊区直接与基板上的焊区互连。
*微组装工艺*制作的凸点芯片既可以用于在厚膜陶瓷基板上进行FCB，又可以在薄膜陶瓷或Si基板上进行FCB，还可以在PCB上直接将芯片进行FCB。
使用FCB的基板一般有：陶瓷、Si基板、PCB环氧树脂基板。
Samples with Different DimensionsPCB 上不同尺寸倒装焊样品Flip Chip on Flexible substrate 在软质底板上倒装焊*微组装工艺*基板芯片表面互连线基板表面互连线凸点基板芯片表面互连线基板表面互连线*微组装工艺*二、发展历史1964倒装芯片出现；1969年，IBM公司C4技术（可控塌陷技术）；至今，已广泛应用于SIP,MCM,微处理器，硬盘驱动器以及RFID等领域。
*微组装工艺*三、FCB技术的优缺点优点：FCB的互连线非常短。
互连产生的杂散电容、互连电阻和互连电感均比WB和TAB小得多，从而更适合高频、高速的电子产品应用；FCB芯片安装互连占的基板面积小．因而芯片安装密度高。
此外，FCB芯片焊区可面阵布局、更适合高I／O数的LSI、VLSI芯片使用；芯片的安装、互连是同时完成的，这就大大简化了安装互连工艺，快速、省时，适于使用先进的SMT 进行工业化大批量生产。
*微组装工艺*缺点：芯片面朝下安装互连，会给工艺操作带来一定难度，焊点检查困难(只能使用红外线和X光检查)； 在芯片焊区一般要制作凸点，增加了芯片的制作工艺流程和成本；倒装焊同各材料间的匹配所产生的应力问题也需要很好地解决等。
1.双嵌⼊式铜互连⼯艺 随着芯⽚集成度的不断提⾼，铜已经取代铝成为超⼤规模集成电路制造中的主流互连技术。
作为铝的替代物，铜导线可以降低互连阻抗，降低功耗和成本，提⾼芯⽚的集成度、器件密度和时钟频率。
由于对铜的刻蚀⾮常困难，因此铜互连采⽤双嵌⼊式⼯艺，⼜称双⼤马⼠⾰⼯艺（Dual Damascene），1）⾸先沉积⼀层薄的氮化硅（Si3N4）作为扩散阻挡层和刻蚀终⽌层，2）接着在上⾯沉积⼀定厚度的氧化硅（SiO2），3）然后光刻出微通孔（Via），4）对通孔进⾏部分刻蚀，5）之后再光刻出沟槽（Trench），6）继续刻蚀出完整的通孔和沟槽，7）接着是溅射（PVD）扩散阻挡层（TaN/Ta）和铜种籽层（Seed Layer）。
Ta的作⽤是增强与Cu的黏附性，种籽层是作为电镀时的导电层，8）之后就是铜互连线的电镀⼯艺，9）最后是退⽕和化学机械抛光（CMP），对铜镀层进⾏平坦化处理和清洗。
电镀是完成铜互连线的主要⼯艺。
集成电路铜电镀⼯艺通常采⽤硫酸盐体系的电镀液，镀液由硫酸铜、硫酸和⽔组成，呈淡蓝⾊。
当电源加在铜（阳极）和硅⽚（阴极）之间时，溶液中产⽣电流并形成电场。
阳极的铜发⽣反应转化成铜离⼦和电⼦，同时阴极也发⽣反应，阴极附近的铜离⼦与电⼦结合形成镀在硅⽚表⾯的铜，铜离⼦在外加电场的作⽤下，由阳极向阴极定向移动并补充阴极附近的浓度损耗。
电镀的主要⽬的是在硅⽚上沉积⼀层致密、⽆孔洞、⽆缝隙和其它缺陷、分布均匀的铜。
2.电镀铜⼯艺中有机添加剂的作⽤ 由于铜电镀要求在厚度均匀的整个硅⽚镀层以及电流密度不均匀的微⼩局部区域（超填充区）能够同时传输差异很⼤的电流密度，再加上集成电路特征尺⼨不断缩⼩，和沟槽深宽⽐增⼤，沟槽的填充效果和镀层质量很⼤程度上取决于电镀液的化学性能，有机添加剂是改善电镀液性能⾮常关键的因素，填充性能与添加剂的成份和浓度密切相关，关于添加剂的研究⼀直是电镀铜⼯艺的重点之⼀[1，2].⽬前集成电路铜电镀的添加剂供应商有Enthone、Rohm&Haas等公司，其中Enthone公司的ViaForm系列添加剂⽬前应⽤较⼴泛。
2.3载带自动焊接技术（TAB）2.3.1 TAB2.3.2 TAB2.3.6 TAB2.3.7 TAB*微组装工艺*一、TAB 技术载带自动焊(Tape Automated Bonding ，TAB)技术是一种将芯片组装在金属化柔性高分子聚合物载带上的集成电路封装技术；将芯片焊区与电子封装体外壳的I/O 或基板上的布线焊区用有引线图形金属箔丝连接，是芯片引脚框架的一种互连工艺。
2.3.1TAB技术及应用*微组装工艺*在类似于135胶片的柔性载带粘结金属薄片，像电影胶片一样卷在一带卷上，载带宽度8-70mm。
在其特定的位置上开出一个窗口。
窗口为蚀刻出一定的印刷线路图形的金属箔片（0.035mm厚）。
引线排从窗口伸出，并与载带相连，载带边上有供传输带用的齿轮孔。
当载带卷转动时，载带依靠齿孔往前运动，使带上的窗口精确对准带下的芯片。
再利用热压模将导线排精确键合到芯片上。
*微组装工艺**微组装工艺*二、TAB技术发展TAB技术有别于且优于WB技术，用于薄型LSI芯片封装的新型芯片互连技术。
但直到20世纪80年代中期．TAB技术一直发展缓慢，其主要原因在于：TAB技术初始投资大；开始时TAB工艺设备不易买到，而传统的引线工艺已得到充分的发展，且其生产设备也容易买到；有关TAB技术资料和信息少。
*微组装工艺*随着多功能、高性能LSI和VLSI的飞速发展，I／O 数迅速增加，电子整机的高密度组装及小型化、薄型化的要求日益提高，到1987年，TAB技术又重新受到电子封装界的高度重视。
美、日、西欧各国竞相开发应用TAB技术、使其很快在消费类电子产品中获得广泛的应用，主要用于液晶显示、智能IC卡、计算机、电子手表、计算器、录像机和照相机中。
日本使用TAB技术在数量和工艺技术、设备诸方面都是领先的，直至今日仍是使用TAB的第一大户，美、欧次之，亚洲的韩国也有一定的用量．俄罗斯也有使用。
*微组装工艺*三、TAB技术的优点：TAB的结构轻、薄、短、小，高度<1mmTAB的电极尺寸、电极与焊区的间距比WB大为减少 相应可容纳的I/O引脚数更高TAB的引线R、C、L均比WB的小的多采用TAB互连可对IC芯片进行电老化、筛选和测试TAB采用Cu箔引线，导热、导电好、机械强度高TAB焊点键合拉力比WB高3-10倍可实现标准化（载带的尺寸）和自动化*微组装工艺*四、TAB的分类和标准TAB按其结构和形状可分为Cu箔单层带、Cu-PI双层带、Cu-粘接剂-PI三层带和Cu-PI-Cu双金属带等四种。
封装互连技术是一种将集成电路和外部电路连接在一起的技术，它包括引脚插装、倒装焊、载带自动焊、超声键合等。
这些技术可以用来将集成电路封装在印刷电路板、陶瓷或其他类型的基板上，以实现电路的集成化和小型化。
在封装互连技术中，引脚插装是最常见的一种。
它使用金属引脚将集成电路与外部电路连接在一起。
这种技术可以提供较好的电气性能和可靠性，因此在许多领域得到广泛应用。
倒装焊是一种将集成电路直接焊在基板上的技术，不需要使用引脚。
这种技术可以减小封装体积，提高封装密度，因此被广泛应用于便携式电子设备和移动通信领域。
载带自动焊是一种将集成电路放置在塑料或陶瓷载带上，然后通过焊接将载带与外部电路连接在一起的技术。
这种技术可以提供高速度、高精度和高可靠性的封装互连，因此在许多高可靠性领域得到广泛应用。
超声键合是一种利用超声波能量将两个金属表面连接在一起的技术。
这种技术可以提供高可靠性和高稳定性的封装互连，因此在许多高可靠性领域得到广泛应用。
总的来说，封装互连技术是实现电路集成化和小型化的关键技术之一。
随着电子设备的发展，对封装互连技术的要求也越来越高，需要不断改进和创新。
