当前位置：文档之家 › 第2章 16位微处理器

第2章 16位微处理器

  • 格式：pdf
  • 大小：8.56 MB
  • 文档页数：16

下载文档原格式

  / 16

合集下载

计算机原理

计算机原理
12
例： 设代码段寄存器CS的内容为1234H，指令指 针IP的内容为0022H，即(CS)＝1234H，(IP)＝ 0022H，则访问代码段存储单元的物理地址计算如 下：
左移4位 12340
1234 0022
段基值 逻辑地址
偏移量
整理课件
+）
002 2
1236 2
物理地址
13
整理课件
4. 6字节的指令队列（ISQ）
例： 49H＋6DH＝B6H，就是73＋109＝182， 补码B6H表达真值是-74，显然运算结果不正确； 计算结果超出－128～＋127范围，产生溢出，故 OF＝1。
30
整理课件
奇偶标志PF（Parity Flag） – 当运算结果最低字节中“1”的个数为零或偶 数时，PF = 1；否则PF = 0 – PF 标 志 仅 反 映 最 低 8 位 中 “ 1” 的 个 数 是 偶或奇，即使是进行16位字操作
地址指针寄存器用于存放操作数的地址，编程 时通过修改寄存器的内容达到修改地址的目的。
通过地址指针寄存器寻址内存内的数据
SP为堆栈指针寄存器，指示栈顶的偏移地址, SP不能再用于其他目的，具有专用目的
23
整理课件
BP为基址指针寄存器，表示数据在堆栈段中一 个数据区的基地址，SP和BP寄存器与SS段寄存 器联合使用以确定堆栈段中的存储单元地址。
整理课件
对其中某8位的操作，并不影 响另外对应8位的数据 ；
数据寄存器用于存放操作数及 中间结果，也可以存放地址；
AX和AL可用作累加操作，因
此又可称作累加器。
21
每个寄存器又有它们各自的专用目的
– AX－－累加器，使用频度最高； 用于算术、逻辑运算存放中间结果； 与外设传送信息等

微机原理第2章课后答案

微机原理第2章课后答案

第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。

执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。

寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。

总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。

每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。

EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。

2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。

3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。

四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。

用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。

AX（AH、AL）累加器。

有些指令约定以AX（或AL）为源或目的寄存器。

实际上大多数情况下，8086的所有通用寄存器均可充当累加器。

BX（BH、BL）基址寄存器。

微机原理16位32位CPU(8086)

微机原理16位32位CPU(8086)

中 断 允 许
半 进 借 位 标 志
奇 偶 标 志
进 借 位 标 志
1-有进、借位 0-无进、借位
1-低4位向高4位有进、借位 0-低4位向高4位无进、借位
④标志寄存器
根据功能，标志可以分为两类：状态标志和控制标志
状态标志：表示前面的操作执行后，ALU所处的状态，这种状态像某 种先决条件一样影响后面的操作。 控制标志：表示对某一种特定的功能起控制作用。指令系统中有专门 的指令用于控制标志的设置和清除。 状态标志有6个，即SF、ZF、AF、PF、CF和OF ①符号标志SF（Sign Flag） 和运算结果的最高位相同。表示前面运
若TF=0 正常执行程序
返回
④标志寄存器
举例:
+ 0101 0100 0011 1001 0100 0111 0110 1010
3.8086的总线周期的概念
为了取得指令或传送数据，就需要CPU的总线接口部件执行一个 总线周期。 总线周期（机器周期）：CPU通过总线与存储器或I/O接口进行一 次数据传输所需的时间。 在8086/8088中，一个最基本的总线周期由4个时钟周期组成，将4
80386
80486 Pentium Pentium IV
32
32 32 32
27.5万
120万 310万 4200万
12.5M，后提高到 20M，25M，33M
25MHz逐步提高到 33MHz、50MHz 60MHZ和66MHZ， 后提高到200MHZ 2.4G
0.1us
2.1 16位微处理器8086
式下各位引脚功能，如出现功能不同的引脚再具体讲解 。
DIP双列直插式封装
QFP塑料方型扁平式封装
Pentium4 3.2GHz LGA775 栅格阵列封装

第二章-8086微处理器

第二章-8086微处理器

答案：A
思考题
8086/8088的状态标志有 A)3 B)4 C)5 答案：D 个。 D)6
思考题
8086/8088的控制标志有 A)3 B)4 C)5 答案：A 个。 D)6
三、引脚信号和功能（图2-5 ）
8086总线周期的概念： 为了取得指令或传送数据，就需要CPU的总线接 口单元（BIU）执行一个总线周期。 一个最基本的总线周期由4个时钟周期组成。 习惯上将4个时钟周期分别称为4个状态，即T1状 态、T2状态、T3状态和T4状态。 图2-17
2.方向标志DF（Direction Flag） 用于串操作指令中的地址增量修改（DF ＝0）还是减量修改（DF＝1）。 STD使DF＝1 CLD使DF＝0
（三）标志寄存器－控制标志（续）
3.跟踪标志TF（Trap Flag） 若TF＝1，则CPU按跟踪方式（单步方式） 执行程序，否则将正常执行程序。
思考题
指令队列的作用是 A)暂存操作数地址 。 B)暂存操作数
C)暂存指令地址
D)暂存预取指令 答案：D
思考题
8086的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案： C
思考题
8088的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案：A
思考题
第二章 8086/8088微处理器
8086/8088微处理器的结构 8086/8088典型时序分析

简 介
8086：16位微处理器 数据总线宽度16位：可以处理8位或16位数据 地址总线宽度20位：可直接寻址1MB存储单元和 64KB的I/O端口 8088：准16位处理器 内部寄存器及内部操作均为16位，外部数据总线8位 8088与8086指令系统完全相同，芯片内部逻辑结构、芯片引 脚有个别差异。 设计8088的目的主要是为了与Intel原有的8位外围接口芯片 直接兼容

第2章 16位微处理器

第2章 16位微处理器

表2.2 段寄存器使用时的一些基本约定
思考题
下列CPU中属于准16位的是 A.8080 B.8086 C.8088 。 D.80386SX A.ALU，EU，BIU C.寄存器组，ALU 答案： C
思考题
8086CPU的内部结构由 组成。 B.ALU，BIU，地址加法器 D.EU，BIU
答案：D
思考题

例题
设(CS)=4232H ，(IP)=0066H，试计算物理地址。
思考题
已知物理地址为FFFF0H，且段内偏移量为 A000H，若对应的段基址放在DS中，则DS 应为 。 A.5FFFH B.F5FFH C.5FFF0H D.F5FF0H 答案：B
注意
一个存储单元的物理地址是唯一的，而逻辑 地址是可以不唯一的。 例如： 1200H:0345H12345H 1100H:1345H12345H
第2章 16位微处理器8086/8088
2.1.0 简介 2.1.1 8086/8088CPU的内部结构 2.1.2 8086/8088CPU的总线周期 2.1.3 8086/8088系统的工作模式 2.1.4 8086/8088的操作和时序 作业

2.1.0 简介
1978年，Intel推出了8086微处理器，一年多以后推出了 8088，这两种都是16位微处理器。 时钟频率为5MHz~10MHz，最快的指令执行时间为400ns。 8086有16根数据线：可以处理8位或16位数据。 有20根地址线：可寻址即1MB（220）的存储单元和 64KB（216）的I/O端口。 8088：准16位微处理器 8088的内部寄存器、运算器以及内部数据总线都是按16位设 计的，但外部数据总线只有8条，因此执行相同的程序， 8088要比8086有较多的外部存取操作而执行得较慢。 设计的主要目的：为了与Intel原有的8位外围接口芯片直接 兼容。

第2章 16位微处理器8086

第2章 16位微处理器8086

计算机原理讲义
执行单元EU
4) 标志寄存器 FLAG
6位状态标志，3位控制标志IF、DF、TF，剩下7位保留 位状态标志， 位控制标志IF、DF、TF，剩下7 IF 15 14 13 12 11 10 9 IF 8 7 6 5 4 AF 3 2 PF 1 0 CF
OF DF
TF SF ZF
Flag） 位标志， CF（Carry Flag）进(借)位标志，加法运算最高位产生进位或减法运算 最高位产生借位， 否则置0 最高位产生借位，则CF置1，否则置0 Flag）辅助进位标志，加法运算时第3位往第4 AF（Auxiliary Carry Flag）辅助进位标志，加法运算时第3位往第4位 有进位，或减法运算时第3位往第4位有借位， AF置 否则置0 有进位，或减法运算时第3位往第4位有借位，则AF置1，否则置0 Flag）零标志, 若当前运算结果为零, ZF置1,否则置 否则置0 ZF（Zero Flag）零标志, 若当前运算结果为零, 则ZF置1,否则置0 SF（ Flag）符号标志，与运算结果最高位相同，若为负数， SF（Sign Flag）符号标志，与运算结果最高位相同，若为负数，则SF 否则置0 SF指示了当前运算结果是正还是负 置1，否则置0，SF指示了当前运算结果是正还是负 Flag）溢出标志，有符号数算术运算结果溢出， OF置 OF（Overflow Flag）溢出标志，有符号数算术运算结果溢出，则OF置1， 否则置 否则置0 PF（Parity Flag）奇偶标志，运算结果低8位所含1的个数为偶数则PF Flag）奇偶标志，运算结果低8位所含1的个数为偶数则PF 置1，否则置0 否则置 计算机原理讲义
总线接口单元（BIU） 一. 总线接口单元（BIU） 1. 具体功能

第2章8086CPU的原理

第2章8086CPU的原理

（2）DS：数据段段寄存器，在数据段寻址时，与BX、SI、DI 合用。 （3）SS：堆栈段段寄存器，在栈操作时，与SP合用对栈顶数据进 行存取。在对栈中数据存取时与BP合用。 （4）ES：附加数据段段寄存器，在串操作时，存放目标串，与DI 合用。也可以用来存放数据。 2 标志寄存器FLAGS FLAGS是16位寄存器，包含9个标志，标示CPU的状态和某些操 作特性。
其中：AH、AL寄存分别表示AX寄存器的高8位和低8位，如下图： 1Fh AH 50h AL AX
AH=1Fh AL=50h AX=1F50h
但AH和AL都可以作为8位的寄存器独立使用， 如 MOV BL，AH 指令执行后， BL=1Fh
其余的8位寄存器如上所述。 8086的4个数据寄存器，通常都是用来存储供CPU处理的数据或 保存结果的，但在特定的场合里，它们又有自己的特殊用途。 （1）AX、AL---累加器：在乘法、除法和符号扩展指令中，有一 个操作数预先放在累加器中；在I/O操作时，通过它CPU与接口交 换数据。累加器也是所有寄存器中执行速度最快的。
IF 中断允许标志： IF 的值决定CPU是否响应外部的可屏蔽中断。 当 IF=1 时，CPU可以响应外部的可屏蔽中断，否则相反。IF 的值 由专门的指令控制，即：STI 指令置 IF=1 CLI 指令置 IF=0 当 IF=0 时，CPU不能屏蔽非屏蔽中断和CPU内部中断。 TF 跟踪标志： TF=1 时，CPU进入单步程序执行方式，TF的控 制没有专用的指令，要通过其它方式设置。
图（3.5）8086/8088的引脚信号
最小方式 用于单个微处理器组成的系统，由8086产生系 统所需的全部控制信号。 最大方式 用于多处理器系统中，8086不直接提供控制信 号 。

第二章 8086 8088微处理器

第二章 8086 8088微处理器
（一）、 总线接口单元BIU
1、指令队列缓冲器 2、地址加法器和段寄存器
3、 16位的指令指针寄存器IP
IP中存放的是BIU要取的下一条指令（字 节）的偏移地址，BIU取过后，IP自动加1。 与IP相配的段寄存器是代码段寄存器CS。
扬州大学信息工程学院
第一节 8086/8088 微处理器的结构 一、8086/8088的内部结构
扬州大学信息工程学院
（一）最小工作模式
在最小工作模式，8086/8088 第24～31引脚的含义： 5、M/IO存储器/输入，输出控 制信号，输出。 为1时与存储器数椐传送； 为0时输入，输出接口进 行数据传送。T1～T4有效
6、WR写信号，输出。 在总线周期的T2～T4状态 输出低电平。 7、HOLD总线保持请求信号， 输入。其它主模块要求占用总线 时通过HOLD向CPU发高电平请 求。若“允许”，CPU在T4状态 从HLDA发出高电平后，就得到 总线控制权。
扬州大学信息工程学院
第二章 8086/8088微处理器
第一节 8086/8088 微处理器的结构 一、8086/8088的内部结构
从功能上，8086分为两部分：
1、 总线接口单元BIU (Bus Interface Unit)。 2、执行单元EU (Execution Unit)。 说明：这两个单元在CPU内部担负着不同的任务。 两个单元并行地工作，能使大部分取指令操作与执 行指令操作重叠的进行 （即所谓“流水线”结构）。
扬州大学信息工程学院
第一节8086/8088的微处理器结构
三、8086/8088的引脚信号和功能 （一）地址/数椐总线
AD15～AD0（复用的）
总线周期的状态 T1：输出地址； T2：浮置成高阻； T3：输入/输出数椐；

第二章 微处理器

第二章 微处理器
第 13 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
微 机 原 理 汇 编 接 口 技 术
BHE/S7
高8位数据允许/状态
ALE
地址锁存允许
MN/MX
最小/最大模式
DEN
数据允许
RD
读选通
DT/R
数据发送/接收
WR
写选通
READY
准备就绪
第 14 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
第 34 页
堆栈操作
微 机 原 理 汇 编 接 口 技 术
堆栈是按照“先进后出”原则组织的存储区域， 堆栈是按照“先进后出”原则组织的存储区域，堆栈的大小最大为 64KB 堆栈由堆栈段寄存器SS和堆栈指针寄存器 来寻址 堆栈由堆栈段寄存器 和堆栈指针寄存器SP来寻址，SS给出堆栈 和堆栈指针寄存器 来寻址， 给出堆栈 段的段基址， 指向当前栈顶 指向当前栈顶——段基址到栈顶的偏移量 段的段基址，SP指向当前栈顶 段基址到栈顶的偏移量 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 堆栈操作以字为单位。 堆栈操作以字为单位。 数据进栈，栈顶向低地址方向浮动，高位字节存入高地址单元， 数据进栈， 数据进栈 栈顶向低地址方向浮动，高位字节存入高地址单元， 低位字节存入低地址单元 数据出栈，栈顶向高地址方向浮动，低位字节弹到目的操作数 数据出栈， 数据出栈 栈顶向高地址方向浮动， 的低位， 的低位，高位字节弹到目的操作数的高位
外部8位数据总线 4 4字节指令队列 IO/M 准十六位CPU
8086
外部16位数据总线 6 6字节指令队列 M/IO 十六位CPU
第 16 页

计算机原理_2 8086微处理器

计算机原理_2 8086微处理器

READY RDY1 AEN1 RDY2 AEN 2
3 复位信号产生 输入RES经过斯密特触发器分频以后，在时钟同频下产生RESET信号 送给CPU的RESET引脚，进行复位。 通常有以下两种情况会产生硬件复位信号： a 电源开关打开 b 按下机箱上的Reset按钮 电路如下所示：
例：CS的内容是89ABH，IP 的内容是0201H，则生成的地
址是89AB0H+0201H=89CB1H


20位的地址加法器 段地址左移4位+偏移量 → 20位的实际物理地址 段地址*16+偏移量 → 20位的实际物理地址 6个字节的指令队列

执行部件(EU)

16位的算术逻辑单元ALU 4个16位的通用寄存器 AX,BX,CX,DX，它们又可以分成8个8位的寄存器使用 AH,AL,BH,BL,CH,CL,DH,DL AL AH 4个16位的专用寄存器 SP——堆栈指针寄存器 BP——基址指针寄存器 SI ——源变址寄存器 DI ——目的变址寄存器
(二）时钟发生电路8284A 1 产生时钟信号 OSC 内部时钟同频信号 CLK 内部时钟三分频信号，占空比1/3 PCLK 内部时钟六分频信号，占空比1/2 CSYNC 外部时钟的同频信号 X1、X2 外接晶体，供内部振荡器产生震荡频率 EFI 外接时钟入端 F/C 时钟输入选择 PC机中14.31818MHz的外接晶体 CLK=4.77MHz 2 准备就绪信号 ASYNC为低电平时，表示READY输出时插入一个时钟周期延时。
三、常用的数据管理方式
堆
栈
LIFO FIFOቤተ መጻሕፍቲ ባይዱ
1
2
堆栈：按照后进先出(LIFO)的原则组织的存储器空间（栈）。

《16位微机原理及接口技术》课件第2章

《16位微机原理及接口技术》课件第2章

4. 控制寄存器
8088的控制寄存器有两个：IP和PSW。IP是指令指针寄存器， 用来控制CPU的指令执行顺序。它和代码段寄存器CS一起可以 确定当前所要取的指令的内存地址。 顺序执行程序时，CPU每 取一个指令字节，IP自动加1，指向下一个要读取的字节。当IP 单独改变时，会发生段内转移。当CS和IP同时改变时，会产生 段间的程序转移。
第二章 微处理器结构
2.1 Intel 8086/8088 CPU的内部结构 2.2 8086/8088 CPU的工作方式及外部引脚 2.3 Intel 8086/8088的时序及总线操作
2.1 Intel 8086/8088 CPU的内部结构
8086/8088微处理器的主要性能：
字长：16位/准16位;
C——进位标志位。做加法时出现进位或做减法时出现借位， 该标志位置1；否则清0。
P——奇偶标志位。当结果的低8位中1的个数为偶数时，则该 标志位置1；否则清0。
A——半加标志位。在做加法时，当位3需向位4进位，或在做 减法时位3需向位4借位，该标志位就置1；否则清0。该标志位 通常用于对BCD算术逻辑结果的调整。
另一方面，为了能用8088处理器构成一个共享总线的多微处 理器系统结构，以提高微型计算机的性能，同样在微处理器的结 构上和指令系统方面也作了统一考虑。
总之，8088微处理器不仅将微处理器的内部寄存器扩充至 16位，从而使寻址能力和算术逻辑运算能力有了进一步提高， 而且由于采取了上述一些措施， 使微处理器的综合性能与8位微 处理器相比，有了明显的提高。
表2-1 内部数据寄存器的主要用途
2. 指针寄存器
8088的指针寄存器有两个：SP和BP。SP是堆栈指针寄存器， 由它和堆栈段寄存器一起来确定堆栈在内存中的位置。BP是基 数指针寄存器，通常用于存放基地址，以使8088的寻址更加灵 活。

智能仪器第2章微处理器的选择

智能仪器第2章微处理器的选择
后来，许多厂家生产与8051指令系统兼容的单 片机,系统结构均采用 CMOS工艺，因而常用 80C51 系列来称呼所有具有 8051指令系统的单片机及8051 内核的单片机。
主要生产厂家？ 代表性芯片？
第2章 微处理器的选择
AT89系列的主 要特点
第2章 微处理器的选择
1. 基本型单片机(Atmel公司的AT89系列)
3.精简增强型单片机(Philips公司的P87LPC900系列)
特点是无三总线构架,内部增加了许多功能部件，如 LCD段驱动器、模拟比较器、12C通信端口和看门狗定时 器等，其内部 Flash同时可作E2PROM使用，且内含RTC 日历时钟功能等。
P89LPC900系列基于6倍速的80C51兼容内核，内嵌 Flash程序存储器，可实现在应用编程(ClAP)/在系统编程 (ISP)和快速的2 ms页编程/擦除周期;包括512字节片内 E2PROM和768字节SRAM数据存储器;包括了16位捕获/ 比较/PWM、3 Mb/s的SPI和400 Kb/s的FC总线、增强型 DART、看门狗定时器和用户可选择的电源管理功能;带 有精度为±2.5%的内部振荡器。
第2章 微处理器的选择
3.高档型单片机(Silicon Lab公司的C8051F000系列)
Silicon Lab公司的C8051F系列单片机具有与 MCS 51单片机内核指令集完全兼容的微控制器。
C8051F系列单片机采用具有专利的CIP-51内 核，而Silicon Lab专利与MCS-5l单片机指令系统完 全兼容，运行速度高达25MIPS，除具有标准8051 的数字外设部件之外，片内还集成数据采集和控制 系统中常用的模拟部件和其他数字外设及功能部件。
MIPS (计算机) - 即Million Instructions Per Second（每秒百万条指令）

微型计算机原理16位)

微型计算机原理16位)

1.3.4 I/O空间的分配
000－01F
DMA控制器1
020－03F
中断控制器1
系
040－05F
定时计数器
统
060－07F
并行接口电路
板 00A800－－009BFF80x86D访M中A问断页控面外制寄器设存2器时，只使用低16位
00CE00－－00DFFFA0～A15D，M协A处控寻理制器址器264K个8位I/O端口
为什么采用汇编语言？
1.3 IBM PC系列机系统
16位IBM PC系列机是32位微机的基础 8088CPU
IBM PC机 IBM PC/XT机
IBM PC/AT机
1.3.1 硬件基本组成
16位和 32位PC机的基本部件相同
1.3.2 主机板组成
1. 微处理器子系只统器读R存OM储
随机存储器 RAM
8255 并行接口
时钟48发2.8生4 器I/O通道
62线的IBM PC总线
扬声器 接口
键盘 接口
系统 配置 开关
1.3.3 存储空间的分配
000000H 0A0000H 0C0000H 0E0000H 0F0000H 100000H
FE0000H
FFFFFFH
系统RAM 640KB
显示常RAM规内存：1MB 128KB
内部结构
第2章：（2）变址寄存器
16位变址寄存器SI和DI 常用于存储器变址寻址方式时提供地址
SI是源地址寄存器（Source Index） DI是目的地址寄存器（Destination Index）
在串操作类指令中，SI、DI还有较特殊的用法
现在不必完全理解，以后会详细展开
内部结构

微机原理与接口技术第2章习题教材

微机原理与接口技术第2章习题教材

11、微处理器8086字符串操作中，用来存放源串
偏移地址的寄存器是 C 。
A. BP B. SP C. SI
D. DI
12、微处理器8086存放当前数据段地址的寄存器
是B。
A. CS B. DS C. ES
D. SS
13、8086CPU上INTR信号为下面那种信号有效？ 答案：C
A上升沿 B 下降沿 C 高电平 D 低电平 14、8086CPU中的SP寄存器是一个（ ）位的寄存
9、CPU访问存储器进行读写操作时，通常在 T3 状态 去检测READY ，一旦检测到READY无效，就在其后 插入一个或者多个 等待周期TW 周期。
10、8086中执行部件的功能是负责 全部指令的执行
11、8086 CPU中的总线接口部件BIU，根据执行部件
EU的要求，完成 CPU 与 存储器 或 I/O端口
第二章 习 题
填空题 1、8086/8088CPU的数据线和地址线是以 分时复用 方 式轮流使用的。
2、8086 CPU内部结构按功能分为两部分，即执行部 件EU和 总线接口部件BIU 。
3、8086是 16 位的微处理器，其内部数据通路
为 16 位。其对外数据总线为 16 位；8088内部数 据通路为 16 位，其对外数据总线为 8 位。
(
)
答案：对
17 、工作于最小方式的8086微处理器系统中，包含有
8288总线控制器。
正确答案：错
18 、 8086CPU从内存中读取一个字（16位） 必须用两个总线周期。 （错）
19 、最小方式下，主设备向8086发出HOLD总 线请求信号，若8086微处理器响应，则输出 HLDA信号。
正确答案：对
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

思考题
不属于EU部分的寄存器是 C.DI 。 D.SP
答案：C
答案：A
思考题
在8086中，地址加法器和BP分别属于 A.BIU，EU C.EU，BIU B.BIU，BIU D.EU，EU 答案：A 。 A.3 B.4
思考题
8086/8088的状态标志有 C.5 个。 D.6
答案：D
思考题
8086/8088的控制标志有 A.3 B.4 C.5 个。 D.6
后面详述
4.段寄存器
★ 存储器分段的概念 ★ 逻辑地址和物理地址 ★ 段寄存器的使用

存储器分段的概念
8086/8088有20位地址线，能够寻址1 MB 的内存空间； CPU内部存放地址信息的IP、SP、SI、DI 或BX等寄存器却只有16位，只能寻址 64KB存储空间。 所谓分段技术就是把1MB的存储空间分成 若干逻辑段，每个逻辑段最大具有64 KB 的存储空间。

图2.9 8086最小模式下的典型配置
BHE/S7 ALE AD15～AD0 A19/S6～A16/S3 READY M/IO RD WR DEN DT/R RESET
图2.9
AD15～AD0

A19/S6～A16/S3

地址/数据复用引脚。 在总线周期的T1状态用来输出要访问的存储器或 I/O端口地址，在T2~T4状态，作为数据传输线。 传送地址时为三态输出 传送数据时可双向三态输入/输出。 在8088中，只有AD7～AD08条地址/数据线， AD15～AD8只用来输出地址。
第2章 16位微处理器8086/8088
2.1.0 简介 2.1.1 8086/8088CPU的内部结构 2.1.2 8086/8088CPU的总线周期 2.1.3 8086/8088系统的工作模式 2.1.4 8086/8088的操作和时序 作业

2.1.0 简介
1978年，Intel推出了8086微处理器，一年多以后推出了 8088，这两种都是16位微处理器。 时钟频率为5MHz~10MHz，最快的指令执行时间为400ns。 8086有16根数据线：可以处理8位或16位数据。 有20根地址线：可寻址即1MB（220）的存储单元和 64KB（216）的I/O端口。 8088：准16位微处理器 8088的内部寄存器、运算器以及内部数据总线都是按16位设 计的，但外部数据总线只有8条，因此执行相同的程序， 8088要比8086有较多的外部存取操作而执行得较慢。 设计的主要目的：为了与Intel原有的8位外围接口芯片直接 兼容。
地址/状态复用引脚，三态，分时输出。 在T1状态：输出高4位地址。 访问存储器时： A19 ～ A16 与 AD15 ～ AD0 组 成20位地址； 访问I/O端口时：不使用这4条引线。 在T2～T4状态：输出状态信息。

例题
设(CS)=4232H ，(IP)=0066H，试计算物理地址。
思考题
已知物理地址为FFFF0H，且段内偏移量为 A000H，若对应的段基址放在DS中，则DS 应为 。 A.5FFFH B.F5FFH C.5FFF0H D.F5FF0H 答案：B
注意
一个存储单元的物理地址是唯一的，而逻辑 地址是可以不唯一的。 例如： 1200H:0345H12345H 1100H:1345H12345H


2.1.1 8086/8088 CPU的内部结构

1.总线接口部件BIU
功能 负责CPU与内存或I/O端口传送指令或数据。 BIU从内存取指令送到指令队列缓冲器。 当EU执行指令时，BIU要配合EU从指定的内 存单元或I/O端口中读取数据，或者把EU的 操作结果送到指定的内存单元或I/O端口去。

2.1.2 8086/8088 CPU的总线周期
为了取得指令或传送数据，就需要CPU的总线接口 部件(BIU)执行一个总线周期。 一个最基本的总线周期由4个时钟周期组成。 习惯上将4个时钟周期分别称为4个状态，即T1状态、 T2状态、T3状态和T4状态。
答案：A
2.1.3 8086/8088系统的工作模式
图2.4 逻辑分段的示意图

段寄存器的使用
四个段寄存器分别指明四个现行可寻址的逻辑段： (1)代码段(Code Segment)：用来存放当前正在运行的程序。系 统在取指令时将寻址代码段，其段基址和偏移地址分别由段 寄存器CS和指令指针IP给出。 (2)数据段(Data Segment)：存放当前运行程序所用的数据。用 户在寻址该段内的数据时，可以缺省段的说明，其偏移地址 可通过多种寻址方式形成。 (3)堆栈段(Stack Segment)：堆栈为保护、调度数据提供了重要 的手段。系统在执行栈操作指令时将寻址堆栈段，段基址和 偏移地址分别由段寄存器SS和堆栈指针SP提供。 (4)附加数据段(Extra Segment)：该段是一个辅助的数据区，也 用于数据的保存。用户在访问段内的数据时，其偏移地址同 样可以通过多种寻址方式来形成，但在偏移地址前要加上段 的说明(即段跨越前缀ES)。
段内地址是连续的，段与段之间是相互独立的。 逻辑段可以在整个存储空间浮动，即段的排列可 以连续、分开、部分重叠或完全重叠，非常灵活。
图2.7
表2.2
图2.7 段寄存器的使用情况
只要修改段寄存器的内容，就可以将相应的存放区设置在内 存存储空间的任何位置上。这些区域可以相互独立，也可以 部分或完全重叠。

都是16位，一般用来存放偏移地址。 堆栈指针寄存器SP(Stack Pointer) 基址指针寄存器BP(Base Pointer) 源变址寄存器SI(Source Index) 目的变址寄存器DI(Destination Index)
3.标志寄存器(16位)

1)状态标志位(6位)
用来反映算术或逻辑运算后结果的状态，以记 录CPU的状态特征。
图2.8
图2.8 8086/8088CPU的引脚信号
1 2
最小模式组成 最大模式组成
思考题
1.最小模式组成
当MN/MX＝1时，8086 CPU工作在最小模 式之下，即单处理器系统方式。 此时，构成的微型机中只包括一个8086或 8088 CPU，且系统总线的所有控制信号都 由CPU直接给出，系统中的总线控制逻辑 电路被减到最少，适合于较小规模的应用。


加法时，最高位（字节操作时的D7位，字操 作时的D15位）是否有进位产生。 减法时，最高位（字节操作时的D7位，字操 作时的D15位）是否有借位产生。

若运算结果低8位中“1”的个数为偶数，则 PF=1；否则PF=0。 一般用来检测数据传输中是否发生错误。
辅助进位标志AF(Auxiliary carrry Flag)

图2.4 逻辑分段的示意图

逻辑地址和物理地址
段首址：段的第一个单元的地址(20位)，最低4位是全0(即段 首址是16的整数倍)。 段基址：段首址的高16位。段基址存放在段寄存器中。 偏移地址：段内存储单元距离段首地址的偏移量(以字节数 计算，16位)，也称有效地址EA。偏移地址存放在IP、BP、 SI、DI或BX中，或者是通过计算得到。 逻辑地址：通常用段基址：偏移地址的形式来描述，在程序 中使用。
思考题
每当8086的指令队列中有 空字节，BIU就会自 动把指令取到指令队列中。 D.4个
答案：A
答案：B
思考题
每当8088的指令队列中有 空字节，BIU就会自 动把指令取到指令队列中。 A.1个 B.2个 C.3个 D.4个
思考题
8086CБайду номын сангаасU 中 BIU 从 存 储 器 预 取 指 令 ， 它 们 采 用 的原则。 A.先进先出 C.后进先出 B.先进后出 D.自由出入

零标志ZF(Zero Flag)
若运算结果为0，则ZF=1；否则ZF=0。
加法时，第3位向第4位有进位。 减法时，第3位向第4位有借位。 该标志位通常用于对BCD算术运算结果进行 调整。
符号标志SF(Sign Flag)
它和运算结果的最高位相同。
溢出标志OF(Overflow Flag)
若运算过程中发生了“溢出”，则OF=1，否则 OF=0。
答案：A 答案：A
思考题
下列寄存器都存在于BIU部件的是 A.SP，CS C.BP，IP B.IP，DS D.FR，SP 。 A.BIU，EU C.EU，BIU
思考题
8086中堆栈地址指针SS:SP分属于 B.BIU，BIU D.EU，EU 。
答案：B
答案：A
思考题
8086 CPU内部共有 A.12 B.13 个16位寄存器。 C.14 D.16 A.IP B.BP

物理地址的形成
物理地址：指CPU和存储器进行数据交换时实际寻址所使用的地址， 是用20位二进制数或5位十六进制数表示的地址。 存储器的地址范围是00000H～FFFFFH，即有220＝1MB的地址空间。 任何一个单元的20位物理地址都是由它的逻辑地址变换得到的： 物理地址＝段基址×16＋偏移地址

2.指令指针寄存器
16位，存放着BIU要取的下一条指令所在 存储单元的偏移地址。 指令执行时，每取一次指令IP就自动加1， 这样保证能按顺序取出并执行指令。 指令代码存放在存储器的代码段，CPU利 用CS和IP取得要执行的指令. 修改IP中的内容，就可以改变指令的执行 流向。

8位微处理器与8086的工作过程
a)8位微处理器
b)8086

8位微处理器与8086的工作过程
传统的CPU执行指令的过程是串行的。 8086执行指令的过程是并行的，这种方式可 以加快程序的执行，提高了CPU的效率。
2.执行部件EU

1.通用寄存器-数据寄存器