当前位置：文档之家 › 第二章 8086微处理器

第二章 8086微处理器

  • 格式：ppt
  • 大小：644.00 KB
  • 文档页数：32

下载文档原格式

  / 32

合集下载

第2章-8086微处理器part2

第2章-8086微处理器part2

8086 CPU在最小模式中引脚定义
M/#IO：Memory/Input & Output，三态输出
存储器或I／O端口访问信号 。指示8086的访问对象，发 给MEM或I/O接口。 M／# IO为高电平时，表示 当前CPU正在访问存储器；
M／# IO 为低电平时，表 示当前CPU正在访问I／O端 口
数据驱动器数据流向控制信 号，输出，三态。
在8086系统中，通常采用 74LS245、8286或8287作 为数据总线的驱动器，用 DT/#R信号来控制数据驱动 器的数据传送方向。 当DT/#R＝1时，进行数据 发送； 当DT/#R＝0时，进行数据 接收。
8086 CPU在最小模式中引脚定义
READY：准备就绪信号 由外部输入，高电平有效 ，表示CPU访问的存储器 或I／O端口己准备好传送 数据。 当READY无效时，要求 CPU插入一个或多个等待 周期Tw，直到READY信 号有效为止。
S3 0 1 0 1
当前正在使用的段寄存器 ES SS CS或未使用任何段寄存器 DS
8086 CPU在最小模式中引脚定义
#BHE/S7：高8位总线允许（Bus High Enable）
T1：指示高8位数据总线上的数据 是否有效 （#BHE:AD0）配合：00时读写字 ，01时读写奇地址字节，10时读写 偶地址字节 其他T周期：输出状态信号S7（S7 始终为逻辑1，未定义） DMA方式下，该引脚为高阻态。
最大模式引脚信号（续）
LOCK# ：总线封锁（优先权锁定） 三态输出，低电平有效。 LOCK有效时表示CPU不允许其它总线主控者占用 总线。 ห้องสมุดไป่ตู้ 这个信号由软件设置。 • 当在指令前加上LOCK前缀时，则在执行这条 指令期间LOCK保持有效，即在此指令执行期 间，CPU封锁其它主控者使用总线。 在保持响应期间，LOCK#为高阻态。

第二章 8086 CPU[2-3]

第二章 8086 CPU[2-3]
除了74LS373，还有74LS273、74LS374等
应用例子：发光二极管接口
+5V
D0～D7 A0～A15
IOW
20:49
D｜0 Q0
1
R
D7
...
...
...
...
译
码
CP
器
R
Q7
1
74LS273
12
§2-4 8086的工作模式和总线操作
3、时钟发生器8284A
产生CLK信号，作为8086CPU的内部和外部的时间基准信号 提供系统时钟（CLK）、READY同步和RESET同步信号
第二章 8086 CPU
内容提要
引言 8086 CPU的内部结构 8086/8088 CPU的引脚功能 8086的存储器组织 8086的工作模式和总线操作
20:49
2
§2-4 8086的工作模式和总线操作
1、电源要求
8086/8088微处理器都是用+5.0V电源电压，其允许偏差为±10%。
OE
地址总线
存储器
I/O芯片
20:49
T 74LS245 /8286/82 87
OE
数据总线
15
§2-4 8086的工作模式和总线操作
2.4.3 总线操作时序
相关概念介绍
➢时钟周期
➢总线周期
➢指令周期
➢时序 ➢时序图
时序就是指系统中各总线信号（即地址、 数据和控制信号）产生的先后次序。
20:49
16
在8086/8088CPU中，一个总线周期至少包括4个时钟周期。
1~2个
若干个
T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti

8086简介

8086简介

第二章8086微处理器【回顾】微型计算机及微机系统的组成、结构与工作过程，CPU的基本概念与一般结构。

本讲重点8086微处理器的一般性能特点，内部编程结构的两大组成部分及在信息处理中的相互协调关系，处理器状态字PSW及各个标志位，8086微机系统的存储器组织。

一、8086微处理器1．引言8086微处理器是Intel公司推出的第三代CPU芯片，它们的内部结构基本相同，都采用16位结构进行操作及存储器寻址，但外部性能有所差异，两种处理器都封装在相同的40脚双列直插组件（DIP）中。

2．8086微处理器的一般性能特点：16位的内部结构，16位双向数据信号线；20位地址信号线，可寻址1M字节存储单元；较强的指令系统；利用第16位的地址总线来进行I/O端口寻址，可寻址64K个I/O端口；中断功能强，可处理内部软件中断和外部中断，中断源可达256个；单一的＋5V电源，单相时钟5MHz。

另外，Intel公司同期推出的Intel8088微处理器一种准16位微处理器，其内部寄存器，内部操作等均按16位处理器设计，与Intel8088微处理器基本上相同，不同的是其对外的数据线只有8位，目的是为了方便地与8位I/O接口芯片相兼容。

3．8086CPU的编程结构编程结构：是指从程序员和使用者的角度看到的结构，亦可称为功能结构。

如图2－1所示是8086CPU的内部功能结构。

从功能上来看，8086CPU可分为两部分，即总线接口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。

(1) 执行部件（EU）功能：负责指令的执行。

组成：包括①ALU(算术逻辑单元)、②通用寄存器组和③标志寄存器等，主要进行8位及16位的各种运算。

图2-1 8086/8088CPU内部功能结构图(2) 总线接口部件（BIU）功能：负责与存储器及I/O接口之间的数据传送操作。

具体来看，完成取指令送指令队列，配合执行部件的动作，从内存单元或I/O端口取操作数，或者将操作结果送内存单元或者I/O端口。

【教学课件】第2章 8086微处理器

【教学课件】第2章 8086微处理器

控制 电路
局部总线 接口
SYSB/RESB
1
20
2
19
3
18
4
17
5
8289 16
6
15
7
14
8
13
9
12
10
11
INIT
BCLK BREQ BPRN BPRO BUSY CBRQ
总线仲裁 信号
AEN
V CC S1 S0 CLK
LOCK
CRQLCK ANYRQST
AEN CBRQ BUSY
2021/8/17
DEN CEN
INTA IORC AIOWC IOWC
2021/8/17
23
2．总线仲裁控制器8289
仲裁电路
状态
S2
信号
S1
S0
状态 译码器
多路总线 接口
控制 输入
LOCK CLK
CRQLCK
RESB ANYRQST
IOB
S2 IOB
RESB BCLK INIT BREQ BPRO BPRN
GND
数据总线
2021/8/17
S0
S1
S2
INTR R Q / G T0
R Q / G T1
8288 总线控制器
IN T A
8259A 及有关电路
控制总线 中 断 请 求
22
1．总线控制器8288
状态
S2
信号
S1
S0
状态 译码器
控制 输入
CLK
AEN CEN IOB
控制 电路
命令 信号 发生器
控制信号 发生器
2.3.1 最小模式和最大模式的概念

第二章 8086体系结构

第二章 8086体系结构

8086微处理器概览
标志位寄存器（FR） • 16位标志位寄存器FR，共有9个
标志位。其中6个是状态标志位， 3个是控制标志位，用于反映 CPU运行过程中的某些状态特征。
标志位寄存器
3、标志寄存器FR
标志寄存器FR中共有9个标志位，可分成两类： ➢状态标志 表示运算结果的特征，它们是 CF、PF、AF、 ZF、SF和OF ➢控制标志 控制CPU的操作，它们是IF、DF和TF。
IP ：BIU要取指令的地址。
IP
三、8086CPU的管脚及功能
8086是16位CPU。它采用高性能的N— 沟道，耗尽型负载的硅栅工艺(HMOS)制 造。由于受当时制造工艺的限制，部分管 脚采用了分时复用的方式，构成了40条管 脚的双列直插式封装
1、 8086的两种工作方式
最小模式：系统中只有8086一个处理器，所有的控制信号都 是由8086CPU产生(MN/MX=1)。
最大模式：系统中可包含一个以上的处理器，比如包含协处 理器8087。在系统规模比较大的情况下，系统控 制信号不是由8086直接产生，而是通过与8086配 套的总线控制器等形成(MN/MX=0)。
三总线结构 数据线DB 地址线AB 控制线CB
微机的三总线结构
➢ 最小模式下的引脚说明
（ 1 ） AD15 ～ AD0 (Address Data Bus)：
堆栈指针用于存放栈顶的逻辑偏移地 址，隐含的逻辑段地址在SS寄存器中。
寄存器的特殊用途和隐含性质
在指令中没有明显的标出，而这些寄存器参 加操作，称之为“隐含寻址”。
具体的：在某类指令中，某些通用寄存器有指 定的特殊用法，编程时需遵循这些规定，将某些 特殊数据放在特定的寄存器中，这样才能正确的 执行这些指令。采用“隐含”的方式，能有效地 缩短指令代码的长度。

第二章 8086微处理器

第二章 8086微处理器

第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。

2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。

3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。

难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。

学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。

2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。

第二章-8086微处理器

第二章-8086微处理器

答案：A
思考题
8086/8088的状态标志有 A)3 B)4 C)5 答案：D 个。 D)6
思考题
8086/8088的控制标志有 A)3 B)4 C)5 答案：A 个。 D)6
三、引脚信号和功能（图2-5 ）
8086总线周期的概念： 为了取得指令或传送数据，就需要CPU的总线接 口单元（BIU）执行一个总线周期。 一个最基本的总线周期由4个时钟周期组成。 习惯上将4个时钟周期分别称为4个状态，即T1状 态、T2状态、T3状态和T4状态。 图2-17
2.方向标志DF（Direction Flag） 用于串操作指令中的地址增量修改（DF ＝0）还是减量修改（DF＝1）。 STD使DF＝1 CLD使DF＝0
（三）标志寄存器－控制标志（续）
3.跟踪标志TF（Trap Flag） 若TF＝1，则CPU按跟踪方式（单步方式） 执行程序，否则将正常执行程序。
思考题
指令队列的作用是 A)暂存操作数地址 。 B)暂存操作数
C)暂存指令地址
D)暂存预取指令 答案：D
思考题
8086的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案： C
思考题
8088的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案：A
思考题
第二章 8086/8088微处理器
8086/8088微处理器的结构 8086/8088典型时序分析

简 介
8086：16位微处理器 数据总线宽度16位：可以处理8位或16位数据 地址总线宽度20位：可直接寻址1MB存储单元和 64KB的I/O端口 8088：准16位处理器 内部寄存器及内部操作均为16位，外部数据总线8位 8088与8086指令系统完全相同，芯片内部逻辑结构、芯片引 脚有个别差异。 设计8088的目的主要是为了与Intel原有的8位外围接口芯片 直接兼容

微机原理第二章8086微处理器

微机原理第二章8086微处理器
▪ 表面上看来，微处理器的外部就是数量有限的输入输出 引脚。但是，正是依靠这些引脚与其它逻辑部件相连接， 才能组成多种型号的微型计算机系统。
▪ 这些引脚就是微处理器级总线。微处理器通过微处理器 级总线沟通与外部部件和设备之间的联系。这些总线及 其信号必须完成以下功能：
▪ （1）和存储器之间交换信息； ▪ （2）和I/O设备之间交换信息； ▪ （3）为了系统工作而接收和输出必要的信号，如输入
▪ 时钟信号输入端。19 CLK（输入） ▪ 8086和8088为5MHz。 ▪ 8086/8088的CLK信号必须由8284A时钟发生器产生。 ▪ 微处理器是在统一的时钟信号CLK控制下，按节拍进行
工作的。
2021/6/12
16
8086/8088微处理器——微处理器的引脚功能
▪ 工作方式控制线 33
指令执行示例
2021/6/12
1
第二章：8086/8088微处理器
1. 微处理器ห้องสมุดไป่ตู้结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
2
2021/6/12
▪ 存储器分段
▪ 由于CPU内部的寄存器都是16位的，为了
2021/6/12
7
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
8
8086/8088微处理器——微处理器的引脚功能
▪ 一、微处理器的外部结构
时钟脉冲、复位信号、电源和接地等。

第2章8086微处理器1-2

第2章8086微处理器1-2
来自忙碌忙碌忙碌
忙碌
1）CPU执行指令时总线处于空闲状态 ） 执行指令时总线处于空闲状态 2）CPU访问存储器 存取数据或指令 时要等待总线操作的完成 访问存储器(存取数据或指令 ） 访问存储器 存取数据或指令)时要等待总线操作的完成 缺点： 缺点：CPU无法全速运行 无法全速运行 解决：总线空闲时预取指令， 解决：总线空闲时预取指令，使CPU需要指令时能立刻得到 需要指令时能立刻得到
6
结论
指令预取队列的存在使EU和 指令预取队列的存在使 和BIU两个部 两个部 分可同时进行工作， 分可同时进行工作，从而 提高了CPU的效率； 降低了对存储器存取速度的要求
7
8088/8086 CPU的特点
采用并行流水线工作方式 对内存空间实行分段管理： 对内存空间实行分段管理：
每段大小为16B～ 每段大小为16B～64KB 16B 用段地址和段内偏移实现对1MB空间的寻址 用段地址和段内偏移实现对1MB空间的寻址 设置地址段寄存器指示段的首地址
支持多处理器系统； 支持多处理器系统； 片内没有浮点运算部件， 片内没有浮点运算部件，浮点运算由数学协处 理器8087支持（也可用软件模拟） 理器 支持（也可用软件模拟） 支持 注：80486DX以后的CPU均将数学协处理 器作为标准部件集成到CPU内部
8
二、8086CPU的内部结构
8086内部由两部分组成： 内部由两部分组成： 内部由两部分组成 执行单元（EU） 执行单元（ ） 总线接口单元（BIU） 总线接口单元（ ）
2
指令预取队列(IPQ)
指令的一般执行过程： 指令的一般执行过程： 取指令 指令译码 读取操作数 执行指令 存放结果
3
串行工作方式：
8086以前的CPU采用串行工作方式： 8086以前的CPU采用串行工作方式： 以前的CPU采用串行工作方式

第2章8086CPU的原理

第2章8086CPU的原理

（2）DS：数据段段寄存器，在数据段寻址时，与BX、SI、DI 合用。 （3）SS：堆栈段段寄存器，在栈操作时，与SP合用对栈顶数据进 行存取。在对栈中数据存取时与BP合用。 （4）ES：附加数据段段寄存器，在串操作时，存放目标串，与DI 合用。也可以用来存放数据。 2 标志寄存器FLAGS FLAGS是16位寄存器，包含9个标志，标示CPU的状态和某些操 作特性。
其中：AH、AL寄存分别表示AX寄存器的高8位和低8位，如下图： 1Fh AH 50h AL AX
AH=1Fh AL=50h AX=1F50h
但AH和AL都可以作为8位的寄存器独立使用， 如 MOV BL，AH 指令执行后， BL=1Fh
其余的8位寄存器如上所述。 8086的4个数据寄存器，通常都是用来存储供CPU处理的数据或 保存结果的，但在特定的场合里，它们又有自己的特殊用途。 （1）AX、AL---累加器：在乘法、除法和符号扩展指令中，有一 个操作数预先放在累加器中；在I/O操作时，通过它CPU与接口交 换数据。累加器也是所有寄存器中执行速度最快的。
IF 中断允许标志： IF 的值决定CPU是否响应外部的可屏蔽中断。 当 IF=1 时，CPU可以响应外部的可屏蔽中断，否则相反。IF 的值 由专门的指令控制，即：STI 指令置 IF=1 CLI 指令置 IF=0 当 IF=0 时，CPU不能屏蔽非屏蔽中断和CPU内部中断。 TF 跟踪标志： TF=1 时，CPU进入单步程序执行方式，TF的控 制没有专用的指令，要通过其它方式设置。
图（3.5）8086/8088的引脚信号
最小方式 用于单个微处理器组成的系统，由8086产生系 统所需的全部控制信号。 最大方式 用于多处理器系统中，8086不直接提供控制信 号 。

第二章 8086 8088微处理器

第二章 8086 8088微处理器
（一）、 总线接口单元BIU
1、指令队列缓冲器 2、地址加法器和段寄存器
3、 16位的指令指针寄存器IP
IP中存放的是BIU要取的下一条指令（字 节）的偏移地址，BIU取过后，IP自动加1。 与IP相配的段寄存器是代码段寄存器CS。
扬州大学信息工程学院
第一节 8086/8088 微处理器的结构 一、8086/8088的内部结构
扬州大学信息工程学院
（一）最小工作模式
在最小工作模式，8086/8088 第24～31引脚的含义： 5、M/IO存储器/输入，输出控 制信号，输出。 为1时与存储器数椐传送； 为0时输入，输出接口进 行数据传送。T1～T4有效
6、WR写信号，输出。 在总线周期的T2～T4状态 输出低电平。 7、HOLD总线保持请求信号， 输入。其它主模块要求占用总线 时通过HOLD向CPU发高电平请 求。若“允许”，CPU在T4状态 从HLDA发出高电平后，就得到 总线控制权。
扬州大学信息工程学院
第二章 8086/8088微处理器
第一节 8086/8088 微处理器的结构 一、8086/8088的内部结构
从功能上，8086分为两部分：
1、 总线接口单元BIU (Bus Interface Unit)。 2、执行单元EU (Execution Unit)。 说明：这两个单元在CPU内部担负着不同的任务。 两个单元并行地工作，能使大部分取指令操作与执 行指令操作重叠的进行 （即所谓“流水线”结构）。
扬州大学信息工程学院
第一节8086/8088的微处理器结构
三、8086/8088的引脚信号和功能 （一）地址/数椐总线
AD15～AD0（复用的）
总线周期的状态 T1：输出地址； T2：浮置成高阻； T3：输入/输出数椐；

微型计算机-第2章 8086微型计算机系统

微型计算机-第2章 8086微型计算机系统
第2章 8086微型计算机系统
4、总线控制逻辑 微型计算机系统采用总线结构 总线是连接计算机各组成部件的公共数据通路。 在微型计算机系统中，总线分为：
片内总线：连接CPU内部的各个部件； 片级总线：连接CPU、存储器及I/O接口等电
路，构成所谓的主机板； 系统总线：用来连接外部设备。系统总线的
第2章 8086微型计算机系统
本章主要内容
1 半80导86体微处存理储器器的的结分构类及工作模式 2 8086微处理器的引脚特性 3 8086微型计算机系统的总线时序 4 8086微型计算机系统的组成
第2章 8086微型计算机系统
2.1 概述
微型计算机（简称微机）： 将计算机的核心器件中央处理器（运算 器和控制器）集成在一块半导体芯片上 ，配以存储器、I/O接口电路及系统总 线等设备的计算机。
总线控制逻辑的任务就是产生和接受这些操作 所需要的信号。
第2章 8086微型计算机系统
5、外存储器
也称辅存或外存，用来存储大量暂时不参加运算或处 理的数据和程序，是主存的后备和补充。
常见的外存储器主要有： 硬盘：安装在主机箱内，常见容量有：80GB、 120GB、250GB等。 光盘：信息读取要借助于光驱，其容量为650MB。 DVD光盘：存储密度高，存储容量大，容量一般为 4.7GB。 优盘：是利用闪存在断电后还能保持存储的数据不 丢失的特点而制成的，特点是重量轻、体积小。 移动硬盘：可以通过USB接口即插即用，特点是体 积小、重量轻、容量大、存取速度快。
内存储器分为随机存取存储器（RAM）和只读存储器 （ ROM）两大类。 随机存储器：RAM接受程序的控制，可由用户写 入数据或读出数据，但是断电后数据会消失。 RAM可以用来临时存放程序、输入数据和中间结 果等。 只读存储器：ROM中的信息由厂家预先写入，一 般用来存放自检程序、配置信息等。通常只能读 出而不能写入，断电后信息不会丢失。

计算机原理_2 8086微处理器

计算机原理_2 8086微处理器

READY RDY1 AEN1 RDY2 AEN 2
3 复位信号产生 输入RES经过斯密特触发器分频以后，在时钟同频下产生RESET信号 送给CPU的RESET引脚，进行复位。 通常有以下两种情况会产生硬件复位信号： a 电源开关打开 b 按下机箱上的Reset按钮 电路如下所示：
例：CS的内容是89ABH，IP 的内容是0201H，则生成的地
址是89AB0H+0201H=89CB1H


20位的地址加法器 段地址左移4位+偏移量 → 20位的实际物理地址 段地址*16+偏移量 → 20位的实际物理地址 6个字节的指令队列

执行部件(EU)

16位的算术逻辑单元ALU 4个16位的通用寄存器 AX,BX,CX,DX，它们又可以分成8个8位的寄存器使用 AH,AL,BH,BL,CH,CL,DH,DL AL AH 4个16位的专用寄存器 SP——堆栈指针寄存器 BP——基址指针寄存器 SI ——源变址寄存器 DI ——目的变址寄存器
(二）时钟发生电路8284A 1 产生时钟信号 OSC 内部时钟同频信号 CLK 内部时钟三分频信号，占空比1/3 PCLK 内部时钟六分频信号，占空比1/2 CSYNC 外部时钟的同频信号 X1、X2 外接晶体，供内部振荡器产生震荡频率 EFI 外接时钟入端 F/C 时钟输入选择 PC机中14.31818MHz的外接晶体 CLK=4.77MHz 2 准备就绪信号 ASYNC为低电平时，表示READY输出时插入一个时钟周期延时。
三、常用的数据管理方式
堆
栈
LIFO FIFOቤተ መጻሕፍቲ ባይዱ
1
2
堆栈：按照后进先出(LIFO)的原则组织的存储器空间（栈）。

第2章 8086微处理器1

第2章 8086微处理器1

例3 已知逻辑地址，指出下列存储器地址的段内偏 移量、段基址、物理地址。 1）1123H:0015H 2）1124H:0005H
一个物理地址可以对应多个逻辑地址
例如:设当前有效的代码段、数据段、堆栈段、附加段的段基址分别 为1066H、251BH、900CH、F001H，则各段在内存中的分配情况如 图2-5所示。
VCC AD15 A16/S3 A17 /S4 A18 /S5 A19 /S6 (HIGH) (SSO) MN/MX RD RQ/GT0 (HOLD) RQ/GT1 (HLDA) LOCK (WR) S2 (IO/M) S1 (DT/R) S0 (DEN) QS0 (ALE) QS1 (INTA) TEST READY RESET
六个状态标志含义如下： 1.进位标志CF或C 运算结果的最高位产生进位或借位时，则 CF=1，否则CF=0(字节操作D7、字操作D15、 双字D31) 2.奇偶标志PF 运算结果中1的个数为偶数，则PF=1，否 则PF=0 3.辅助进位标志AF 运算时当 D3 向D4 有进位或有借位时 ，则 AF=1，否则AF=0
DS：数据段寄存器 ES：附加段寄存器
数据段和附加段用来存放操作数
SS：堆栈段寄存器
堆栈段用于存放返回地址，保存寄存器内容， 传递参数
3、控制寄存器

IP：指令指针寄存器，其内容为下一条 要执行的指令的偏移地址 FLAGS：标志寄存器
状态标志：存放运算结果的特征
控制标志：控制某些特殊操作
四、存储器寻址

物理地址
8086：20根地址线，可寻址220(1MB)
个存储单元，1M字节的存储器单元编 址为00000H～FFFFFH(16进制） CPU送到AB上的20位的地址称为物理 地址
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

三、存储空间与存储结构
地址 00000H 00002H 内容 内容 地址 00001H 00003H
偶地址存储体 奇地址存储体 512K*8 512K*8 bit bit A0＝0 BHE＝0 FFFFEH FFFFFH
BHE 0 0 1 1
A0 0 1 0 1
读/写的字节 高低两个字节 奇数地址的高位字节 偶数地址的低位字节 不传送
偏移量
11230H 11231H 11232H 1123FH 11240H 11241H 11242H 11243H
加法器
19 0
20位物理地址 8086物理地址PA的形成， 其中的16位偏移量也称为有 效地址EA(出现在指令中)
03H
逻辑地址LA=段基值 ：偏移量
逻辑地址来源
存储器操作 取指令 堆栈操作 变量 源数据串 目的数据串 堆栈中的变量 默认段基址 CS SS DS DS ES SS 可使用段基址 偏移地址 — — CS、ES、SS CS、ES、SS — — IP SP EA SI DI BP
连续 00000H 10000H 20000H 30000H 40000H …… A段 部分重叠 C段 E段 D段 完全 重叠 分离
B段
实际（物理） 存储器
逻辑段
二、存储器的逻辑地址和物理地址
15 0
段寄存器
15
0000
0
段基址
存储单元 物理地址
1123H
偏移量 段基址
16位偏移量 13H …… 1124H
RES EFI F/C PCLK
8284A
RDY1 RDY2
READY CLK RESET MN / MX S2 S1 S0 INTA MRDC 8288 MWTC AEN IOWC IOB IORC CEN DEN MCE/PDEN DT/R ALE STB CLK
控制 总线
8086 CPU
TEST NMI INTR BHE A19～ A16 AD15 ～ AD 0
择线
8088
二、8086/8088的引脚信号（最大模式） MN/MX = 0
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
8086
GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
VCC AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD RQ/GT0* RQ/GT1* LOCK* S2 * S1 * S0 * QS0* QS1* TEST READY RESET
8284A
RDY1 RDY2
READY CLK
+5V
RESET TEST MN / MX HOLD HLDA NMI INTR 8086 INTA CPU M / IO WR RD ALE BHE A19～ A16 AD15 ～ AD 0 STB
控制总线
系统总线
8282
OE
地址总线A19～ A0
8286
+5V
系统总线
8282
OE
地址总线A19～ A0
8286
T OE
数据总线D15～D0
3、最小模式配置与最大模式配置的比较
1）不同之处
最小模式下系统控制信号直接由8086CPU提供； 最大模式下因系统复杂，芯片数量较多，为提高驱 动能力和改善总线控制能力，系统的控制信号由总 线控制器8288提供。

VCC AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD* HLDA* WR* M/IO* DT/R* DEN* ALE* INTA* TEST READY RESET


ALE 地址锁存允许信号(输出) DT/R 数据发送/接收控制 信号输出(输出、三态) DEN 数据允许信号(输出、三 态、低电平有效) HOLD 总线保持请求信号 (输入、高电平有效) HLDA 总线保持响应信号 (输出、三态、高电平有效) INTR 可屏蔽中断请求信号 (输入、高电平有效) INTA 中断响应信号(输出、 三态、低电平有效) NMI 非屏蔽中断请求(输入， 上升沿触发) RESET 复位信号(输入，高 电平有效) MN/MX 最小/最大模式控制 输入端
暂存器
ALU
标志寄存器
EU
指令队列 控 制 8位队列总线 1 2 3 4 5 6 单 8088 元 8086
辑
举例
指令指针寄存器 用来存放下一条将要执行的指令在当前代码段中 的偏移地址。在程序运行中，IP的内容能够自动修 改，使之总是指向下一条要执行的指令地址。 总线控制逻辑电路 总线控制逻辑电路将8086微处理器的内部总线 和外部总线相连，是8086 微处理器与内存单元或 I/O端口进行数据交换的必经之路。
DT / R DEN
T OE
数据总线D15～D0
2、最大模式配置
除最小模式配置外，需外加总线控制器8288对 CPU发出的控制信号进行变换和组合，以获得对存 储器、I/O端口的读写信号和对锁存器 8282、总线 驱动器8286的控制信号，另外在多处理器中还需加 入总线仲裁器8288解决主处理器和协处理器之间协 调工作和对总线的共享控制等问题。


S2 S1 S0 总线周期状态信号 （输出、三态) RQ/GT0 RQ/GT1 总线请求 (输入)/总线请求允许信号(输 出)(双向、均为低电平有效） LOCK 总线封锁信号(输出、 三态、低电平有效) QS0 QS1指令队列状态信号 (输出)
8086
三、8086/8088的系统配置
1、最小模式配置
系统中所有的控制信号由8086本身提供，它的 基本配置为：除使用8086/8088作为微处理器外，还 需配有时钟发生器8284A、三片地址锁存器 （8282/8283）、两片总线驱动器（8286/8287）才 能构成系统总线。
最小模式总线形成 (Intel产品手册推荐电路)
RES EFI F/C PCLK
存储体与总线的连接
D7 ~D0 D15 ~D8
D7 ~D0 D7 ~D0
DB
奇地址存储体
偶地址存储体
SEL A18 ~ A0
SEL A18 ~ A0
BHE A0 A19 ~A1
AB
四、I/O端口组织
I/O端口地址：8086系统和外部设备之间进行数据 传输时，各类信息在接口中将进入不同的寄存器， 一般称这些寄存器为I/O端口；每个端口分配一个 地址号，称为端口地址，CPU通过指令对它们进行 访问；I/O端口分：数据端口、状态端口和命令端 口。
二、8086/8088的引脚信号（最小模式） MN/MX = 5V
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
1、地址、数据信号： VCC AD0～AD15 地址/数据复用引 AD15 A16/S3 脚(双向、三态) A17/S4 A16/S3～A19/S6 地址/状态复用 A18/S5 引脚(输出、三态) A19/S6 BHE/S7 2、控制信号 BHE/S7 数据总线高8位允许/ MN/MX 状态(输出，三态) RD HOLD* WR写信号(输出，低电平有效， HLDA* 三态) WR* RD读信号(输出、低电平有效、 M/IO* 三态) DT/R* M/IO 存储器/IO控制信号(输 DEN* 出、三态) ALE* TEST 测试信号(输入、低电 INTA* 平有效) TEST READY READY 准备就绪(输入、高 RESET 电平有效)
最小模式下8086的31、30脚提供一组总线请求/ 响应信号 （ HOLD、HLDA），而最大模式下 8086 的31、30脚将提供两组总线请求/响应信号（ RQ/GT0、RQ/GT1）。

2）相同之处：
8086的低位地址线与数据线复用，为保证地 址信号维持足够的时间，需使用 ALE 信号将低位 地址线锁存 （通过锁存器 8282 ），以形成真正的
8086/8088结构图
AX BX CX DX 通用寄存器 AH AL BH BL CH CL DH DL SP BP DI SI 总 执 线 行 接 部 口 件 EU 部 件 BIU
内部总线16位
20位地址总线
地址加法器
总
16位（8位） 数据总线 线
CS DS SS ES
IP 暂存器
控 制 逻
总线
第二章 8086微处理器


8086微处理器采用HMOS工艺技术制造，外型 封装为双列直插式，有40个引脚。 主时钟频率有5MHz，8MHz和10MHz几种。 内部采用16位数据通路和流水线结构，从而允 许其在总线空闲时预取指令，使取指令与执行 指令实现了并行操作。 8086有20位地址线，可直接寻址的空间达1MB。 Intel公司为了与一整套外围设备兼容推出准16 位CPU8088，内部结构和8086相同，但对外数 据总线只有8位。