硬连线控制器CPU设计

目录目录 (i)摘要 (ii)Abstract (iii)第一章课题背景 (1)1.1 设计目的 (1)1.2 设计原理 (1)第二章设计简介及设计方案论述 (2)2.1 单元电路设计 (2)第三章详细设计 (4)3.1 芯片介绍 (4)3.2 指令系统结构及功能确定 (6)第四章设计结果及分析 (7)4.1 设计结果分析 (7)摘要硬连线控制器是由基本逻辑电路组成的，对指令中的操作码进行译码，并产生相应的时序控制信号的部件，又称组合逻辑控制器。

硬连线控制器由指令部件、地址部件、时序部件、操作控制部件和中断控制部件等组成(参见“中央处理器”条目中的控制器部分)。

其中操作控制部件用来产生各种操作控制命令，它根据指令要求和指令流程，按照一定顺序发出各种控制命令。

操作控制部件的输人信号有:指令译码器的输出信号、时序信号和运算结果标志状态信号等。

设计时根据指令流程、操作时间表得到各种操作控制命令的逻辑表达式，可采用由基本逻辑电路（与门、或门、与非门等）组成的逻辑网络来实现。

也可采用可编程逻辑器件PLD来实现。

PLD的“与”阵列及“或”阵列和操作控制命令的“与一或”逻辑表达式相对应，为设计组合逻辑控制器提供了一种理想器件。

80年代出现的通用阵列逻辑电路〔GAL与PAL(参见专用逻辑集成电路)）具有与可编程逻辑器件PLD类似的结构，它不但可编程并且是可擦除的，为设计提供了更大的灵活性。

组合逻辑控制器的最大优点是速度快。

但因其线路复杂而且不规整，不便于调试、维护、修改，也不便于仿真不同的机器的指令集。

关键词：硬连线控制器；基本逻辑AbstractHard wired controller is composed of the basic logic circuits, decodes the instruction in the operation code, andproduce the corresponding sequential control signal components, also called combined logic controller. Hard wired controller by the instruction unit, address components, temporal parts, operation control part and the interrupt controlcomponents etc. (see "the controller part central processor" in entry). The operation control unit is used for generating various operation control command, it according to the instructions and instruction process, according to the order of the control commands issued. The operation of part of the control input signal: the instruction decoderoutput signals, timing signals and operation results indicating the status signal. The design according to theinstruction flow, operation schedule obtained logical expression of various operation control command, can beadopted by the basic logic circuits (and gate, or gate and NAND gate logic network composition etc.) to realize. Can also adopt the programmable logic device PLD to realize. PLD "and" and "or" array and array operation control command "and or" logical expression corresponding, providing an ideal device for the design of combinational logic controller. GAL and PAL generic array logic circuit (80 of the 1980s (see special logic integrated circuit)) withprogrammable logic device structure similar to the PLD, it is not only a programmable and erasable, provides more flexibility to design. The biggest advantage combinational logic controller is fast. But because of the circuit complex and irregular, not easy to debug, maintain, modify, also not easy for machines with different instruction set simulation.Keywords：Hard wired controller；basic logic第一章课题背景自1946年第一台电子计算机问世以来，计算机技术在元件器件、硬件系统结构、软件系统、应用等方面，均有惊人进步，现代计算机系统小到微型计算机和个人计算机，大到巨型计算机及其网络，形态、特性多种多样，已广泛用于科学计算、事务处理和过程控制，日益深入社会各个领域，对社会的进步产生深刻影响。

东华理工大学信息工程学院课程设计报告课程：计算机组成与体系结构课程设计题目：基于VHDL的硬连线控制器设计研究学生姓名：专业：计算机科学与技术班级：10204102指导教师：2013年1月6日目录一、摘要-------------------------------------------------------------------------3二、课程设计目的-------------------------------------------------------------4三、课程设计的内容----------------------------------------------------------4四、课程设计的分析与步骤-------------------------------------------------5五、经验和总结---------------------------------------------------------------10六、参考文献------------------------------------------------------------------11七、程序清单------------------------------------------------------------------11一、摘要控制器是指挥计算机的各个部件按照指令的功能要求协调工作的部件，是计算机的神经中枢和指挥中心，由指令寄存器IR(InstructionRegister)、程序计数器PC(ProgramCounter)和操作控制器0C(OperationController)三个部件组成，对协调整个电脑有序工作极为重要。

指令寄存器：用以保存当前执行或即将执行的指令的一种寄存器。

程序计数器：指明程序中下一次要执行的指令地址的一种计数器，又称指令计数器。

cpu设计控制单元CPU是计算机系统的核心部件，其主要任务是执行指令并处理数据。

而控制单元是CPU 中的一部分，用于控制指令执行过程和数据流动。

本文将探讨CPU设计中的控制单元。

控制单元的功能包括指令解码、分析、控制和执行，其中指令解码是控制单元的主要任务。

指令解码是将指令编码转换为内部操作信号的过程，然后通过这些信号控制存储器和算术逻辑单元(ALU)执行指令。

控制单元还需要解析指令，检查指令格式并确定指令的长度和类型。

控制单元还需要将指令序列转换为机器代码，以便CPU能够理解并执行指令。

控制单元的设计需要考虑效率和性能。

为了使CPU高效地运行，控制单元需要快速地解码指令并控制操作流程。

控制单元需要在不影响性能的情况下尽可能简单。

为了提高CPU的性能，控制单元需要支持指令流水线的实现，使CPU可以同时执行多条指令。

控制单元的设计还需要考虑可扩展性和灵活性。

随着计算机技术的不断发展，新的指令和操作指令不断被引入，通用CPU需要能够适应这些变化。

控制单元需要具有一定的可扩展性和灵活性，以便在不改变底层硬件的情况下支持新的指令集。

控制单元的设计需要考虑易用性和可靠性。

由于控制单元对CPU的功能和性能有着直接的影响，设计师需要确保控制单元能够正确地执行指令，以避免CPU出现错误或故障。

控制单元需要易于使用和管理，以便开发人员和维护人员能够方便地理解和调试CPU的运行状态。

控制单元是CPU中非常重要的部分，对CPU的性能和功能有着直接的影响。

控制单元的设计需要考虑效率、性能、可扩展性、灵活性、易用性和可靠性等多个因素，并综合考虑以实现高质量的CPU设计。

控制单元的设计一般分为两个部分：状态机和指令解码。

状态机是控制单元的核心部分，其主要任务是根据每个指令的操作码、操作数和执行条件等信息，控制CPU在每个时钟周期内执行相应的操作。

状态机一般采用硬实现方式来实现，其结构通常参照指令集架构构建。

指令解码是控制单元的另一重要任务，其主要作用是将指令转换为内部操作信号，以便CPU能够理解和执行指令。

计算机原理第六章第五—九节“CPU发展历程”、“硬连线控制器”的相关知识主题：第六章第五—九节“CPU发展历程”、“硬连线控制器”的相关知识学习时间：2016年11月14日--11月20日内容：我们这周主要学习第六章第五—九节CPU的相关知识。

希望通过这五节内容的学习能使同学们进一步掌握计算机CPU的相关知识。

一、学习要求1．了解CPU的发展历程；2．掌握硬连线控制器。

二、主要内容（一） CPU的发展历史1．X86时代的CPUCPU的溯源可以一直到1971年。

在那一年，当时还处在发展阶段的INTEL 公司推出了世界上第一台微处理器4004。

这不但是第一个用于计算器的4位微处理器，也是第一款个人有能力买得起的电脑处理器i4004含有2300个晶体管，功能相当有限，而且速度还很慢，被当时的蓝色巨人IBM以及大部分商业用户不屑一顾，但是它毕竟是划时代的产品，从此以后，INTEL便与微处理器结下了不解之缘。

可以这么说，CPU的历史发展历程其实也就是INTEL公司X86系列CPU 的发展历程，就通过它来展开的“CPU历史之旅”。

1978年，Intel公司再次领导潮流，首次生产出16位的微处理器，并命名为i8086，同时还生产出与之相配合的数学协处理器i8087，这两种芯片使用相互兼容的指令集，但在i8087指令集中增加了一些专门用于对数、指数和三角函数等数学计算指令。

由于这些指令集应用于 i8086和i8087，所以人们也将这些指令集统一称之为X86指令集。

虽然以后Intel又陆续生产出第二代、第三代等更先进和更快的新型CPU，但都仍然兼容原来的X86指令，而且Intel在后续CPU的命名上沿用了原先的X86序列，直到后来因商标注册问题，才放弃了继续用阿拉伯数字命名。

至于在后来发展壮大的其他公司，例如AMD和Cyrix等，在486以前（包括486）的CPU都是按Intel的命名方式为自己的X86系列CPU 命名，但到了586时代，市场竞争越来越厉害了，由于商标注册问题，它们已经无法继续使用与Intel的X86系列相同或相似的命名，只好另外为自己的586、686兼容CPU命名了。

计算机组成原理实验报告实验名称：使用硬连线控制器的CPU设计专业班级：计算机科学与技术2010211301 学生姓名：贾晓冬宋丽君杨嘉宁肖迪月实验时间：2012.06目录1 教学目的、实验设备与任务1.1 教学目的 (3)1.2 实验设备 (3)1.3 设计与调试任务 (3)2 总体说明 (4)2.1 硬连线控制器的基本原理 (4)2.2 指令系统 (4)2.3 控制台指令 (5)2.4 数据通路 (5)2.5 控制器指令周期流程图 (5)2.6 控制台控制信号及作用 (6)3 设计方案 (7)3.1说明及流程图 (7)3.2 逻辑状态表 (8)4设计的实现 (10)4.1 ABEL源代码 (10)4.2组装、调试及管脚连线 (11)4.3数据测试及结果 (13)5本次设计的体会 (14)一、教学目的、实验设备与任务·教学目的1.融会贯通计算机组成原理课程和计算机系统结构课程的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的认识。

2.掌握硬连线控制器的设计方法‘3.学习运用大容量可编程器件开发技术，掌握设计和调试的基本步骤和方法，体会ISP技术的优点。

4.培养科学研究能力，取得设计与调试的实践经验。

·实验设备TEC-5计算机组成原理实验系统一台Pentium3以上微型计算机一台逻辑测试笔一支·设计与调试任务1.按给定的数据格式和指令系统，利用大容量ISP可编程器件，设计一台硬布线控制器组成的处理机2.根据设计，在TEC-5实验系统中进行调试。

3.在调试成功的基础上，整理出设计图纸和其他文件二、总体说明1、硬连线控制器的基本原理硬布线控制器的基本原理是，每个微操作控制信号S是一系列输入量的逻辑函数，即用组合逻辑电路来实现，S = f( Im, Mi, Tk, Bj )其中Im是机器指令操作码译码器的输出信号，Mi是节拍信号发生器的节拍信号，Tk是时序信号发生器的时序信号，Bj是状态条件判断信号。

计算机组成原理实验报告题目：CPU 指令译码器实验学院数学与信息科学学院学科门类工学专业 12软件工程学号 2012436138姓名王赛赛指导教师王兵2014年12月28号CPU 指令译码器实验一．实验目的（1）理解指令译码器的作用和重要性（2）学习设计指令译码器二．实验原理指令译码器是计算机控制器中最重要的部分。

所谓组合逻辑控制器就是指令译码器电路是由组合逻辑实现的。

组合逻辑控制器又称硬连线控制器，是设计计算机中的一种方法。

这种控制器中的控制信号直接由各种类型的逻辑门和触发器构成。

这样，一旦控制器部件构成后，除非重新设计和物理上对它重新连线，否则的话，要想增加新的功能是不可能的。

结构上的这种缺陷使得硬连线控制器的设计和调试变得非常复杂而且代价很大。

所以硬连线控制器曾一度被微程序控制器所取代。

但是随着新一代机器及VLSI技术的发展，这种控制器又得到了广泛重视，如RISC机广泛使用这种控制器。

下图是组合逻辑控制器的结构方框图。

逻辑网络的输入信号来源有3个：①指令操作译码器的输出In；②来自时序发生器的节拍电位信号Tk；③来自执行部件的反馈信号Bj。

逻辑网络的输出信号就是微操作控制信号，用来对执行部件进行控制。

组合逻辑控制器的结构方框图显然，组合逻辑控制器的基本原理可描述为：某一微操作信号Cm是指令操作译码器的输出In、时序信号（节拍电位信号Tk）和状态条件信号Bj的逻辑函数。

即 Cm=f（In，Tk，Bj）用这种方法设计控制器，需要根据每条指令的要求，让节拍电位和时序脉冲有步骤地去控制器的各有关部分，一步一步地执行指令所规定的微操作，从而在一个指令周期内完成一条指令所规定的全部操作。

一般来说，组合逻辑控制器的设计步骤如下。

（1）绘制指令流程图为了确定指令执行过程所需的基本步骤，通常是以指令为线索，按指令类型分类，将每条指令归纳成若干微操作，然后根据操作的先后次序画出流程图。

（2）安排指令操作时间表指令流程图的进一步具体化，把每一条指令的微操作序列分配到各个机器周期的各个时序节拍信号上。