下载文档原格式
第六章一．填空题1. 现在主要采用结构作为微/小型计算机硬件之间的连接方式。
2. 系统总线是连接之间的信息传送线，按传输内容不同，又可分为、和，分别用来传送、和。
3. 一个总线传输周期包括、、和四个阶段。
4. 总线上的主模块是指，从模块是指。
5. 同步通信的主要特点是，一般用于场合；异步通信的特点是，一般用于场合。
6. 总线同步通信影响总线效率的原因是。
7. 在总线的异步通信方式中，通信的双方可以通过、和三种类型联络。
8. 按数据传送方式不同，总线可分为和。
9. 总线的判优控制可分为式和式两种。
10. 在计数器定时查询方式下，采用计数的方式，可使每个设备使用总线的优先级相等。
二．选择题1.系统总线中，划分数据线、地址线和控制线的根据是。
A. 总线所处的位置B．总线的传输方向C．总线的传输内容D．总线的控制方式2.系统总线中地址线的作用是。
A. 用于选择主存单元B．用于选择进行信息传输的设备C．用于指定主存单元和I/O设备接口电路的地址D．用于传送主存物理地址和逻辑地址3.挂接在总线上的多个部件。
A. 只能分时向总线发送数据，并只能分时从总线接收数据B．只能分时向总线发送数据，但可同时从总线接收数据C．可同时向总线发送数据，并同时从总线接收数据D．可同时向总线发送数据，但只能分时从总线接收数据4.一个计算机系统有以下I/O通道：①字节多路通道，带有传输速率为1.2KB/s的CRT终端5台，传输速率为7.5KB/s 的打印机2台；②选择通道，带有传输速率为1000KB/s的光盘一台，同时带有传输速率为800KB/s的温盘一台；③数组多路通道，带有传输速率为800KB/s及600KB/s的磁盘各一台。
则通道的最大传输速率为KB/s。
A. 1821 B．2421C．2621 D．32215.对于低速输入输出设备，应当选用的通道是。
A. 数组多路通道B．字节多路通道C．选择通道D．DMA专用通道6.总线的从设备指的是。
第一章电脑系统概论电脑的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。
早起将运算器和控制器合在一起称为CPU〔中央处理器〕。
目前的CPU包含了存储器，因此称为中央处理器。
存储程序并按地址顺序执行，这是冯·诺依曼型电脑的工作原理，也是CPU自开工作的关键。
电脑系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。
习题：4冯·诺依曼型电脑的主要设计思想是什么？它包括那些主要组成部分？主要设计思想是：存储程序通用电子电脑方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？存储器所有存储单元的总数称为存储器的存储容量。
每个存储单元都有编号，称为单元地址。
如果某字代表要处理的数据，称为数据字。
如果某字为一条指令，称为指令字7指令和数据均存放在内存中，电脑如何区分它们是指令还是数据？每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序第二章运算方法和运算器按对阶操作。
直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。
为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。
1第三章 内部存储器即CPU 能直接访问内存〔cache 、主存〕，双端口存储器和多模块交叉存储器属于并行存储器结构。
cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体系。
要求cache 的命中率接近于1适度地兼顾了二者的优点又尽量防止其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。
习题： 1设有一个具有20位地址和32位字长的存储器，问：〔1〕该存储器能存储多少个字节的信息？ 〔2〕如果存储器由512K ×8位SRAM 芯片组成，需要多少片；〔3〕需要多少位地址做芯片选择？(1)字节M 4832*220= (2)片84*28*51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，假设使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问：〔1〕 假设每个内存条16M ×64位，共需几个内存条？〔2〕每个内存条共有多少DRAM 芯片？ 〔3〕主存共需多少DRAM 芯片？CPU 如何选择各内存条？(1). 共需模块板数为m ：m=÷2^24=4(块)(2). 每个模块板内有DRAM 芯片数为32 (片)(3) 主存共需DRAM 芯片为：4*32=128 (片)每个模块板有32片DRAM 芯片，容量为16M ×64位，需24根地址线(A23~A0) 完成模块板内存储单元寻址。
