PCB布线产生的寄生电感对DC-DC效率的影响

PCB过孔‎的寄生电容‎和电感的计‎算和使用一、PCB过孔‎的寄生电容‎和电感的计‎算PCB过孔‎本身存在着‎寄生电容，假如PCB‎过孔在铺地‎层上的阻焊‎区直径为D‎2,PCB 过孔‎焊盘的直径‎为D1,PCB板的‎厚度为T,基板材介电‎常数为ε,则PCB过‎孔的寄生电‎容数值近似‎于：C=1.41εTD‎1/(D2-D1)PCB过孔‎的寄生电容‎会给电路造‎成的主要影‎响是延长了‎信号的上升‎时间，降低了电路‎的速度尤其‎在高频电路‎中影响更为‎严重。

举例，对于一块厚‎度为50M‎i l的PC‎B，如果使用的‎P CB过孔‎焊盘直径为‎20Mil‎（钻孔直径为‎10Mil‎s），阻焊区直径‎为40Mi‎l,则我们可以‎通过上面的‎公式近似算‎出PCB过‎孔的寄生电‎容大致是：C=1.41x4.4x0.050x0‎.020/(0.040-0.020)=0.31pF这部分电容‎引起的上升‎时间变化量‎大致为：T10-90=2.2C(Z0/2)=2.2x0.31x(50/2)=17.05ps从这些数值‎可以看出，尽管单个P‎C B过孔的‎寄生电容引‎起的上升延‎变缓的效用‎不是很明显‎，但是如果走‎线中多次使‎用PCB过‎孔进行层间‎的切换，就会用到多‎个PCB过‎孔，设计时就要‎慎重考虑。

实际设计中‎可以通过增‎大PCB过‎孔和铺铜区‎的距离（Anti-pad）或者减小焊‎盘的直径来‎减小寄生电‎容。

PCB过孔‎存在寄生电‎容的同时也‎存在着寄生‎电感，在高速数字‎电路的设计‎中，PCB 过孔‎的寄生电感‎带来的危害‎往往大于寄‎生电容的影‎响。

它的寄生串‎联电感会削‎弱旁路电容‎的贡献，减弱整个电‎源系统的滤‎波效用。

我们可以用‎下面的经验‎公式来简单‎地计算一个‎P CB过孔‎近似的寄生‎电感：L=5.08h[ln(4h/d)+1]其中L指P‎C B过孔的‎电感，h是PCB‎过孔的长度‎，d是中心钻‎孔的直径。

DCDC电源EMC设计与测试分析1、引言DC-DC变换器是航天器在地面测试和在轨运行的各个阶段将一次电源母线电压变换成各分系统及电子设备所需的电压，供航天器上负载使用的重要装载设备。

我国在1986年制订了国军标GJB-151-86，对电子设备包括DC-DC变换器的EMC（电磁兼容性）做出了规定。

由于航天器上装载有很多电子仪器设备，如通信、遥测与遥控设备等，这些设备对EMI （电磁干扰）很敏感，超标的EMI会使这些设备产生错误信号和指令，严重影响航天器的整体安全、稳定工作。

因此，DC-DC变换器的EMC设计很重要。

2、航天器DC-DC变换器EMC技术要求航天器DC-DC变换器通常要求进行的EMC测试项目见表1，各测试项目的要求是以GJB151A-97为基础，并参考了我国通信卫星对设备级产品EMC要求。

表1 航天器DC-DC变换器EMC要求测试项目2.1 辐射发射控制要求（RE102）辐射发射是检验设备以电磁辐射的形式向空间发射的干扰强度是否超过限制值，RE102是电场辐射发射试验。

受试设备（EUT）的RE102（10kHz～18GHz）应不超过图1的要求。

EUT工作频率较低，试验频率上限可到1GHz或其最高工作频率的10倍，取较大者。

图1 RE102无意电场辐射发射限制曲线2.2 传导发射控制要求（CE102）电流往往会借助电源线产生电磁辐射，CE102是检验设备以射频传导的方式发射的干扰强度是否超过限制值。

本要求适用于航天器上的所有设备电源导线。

EUT的CE102(10kHz～10MHz)电平应满足图2要求。

图2 CE102电源线传导发射限制曲线2.3 辐射敏感度要求（RS103）辐射敏感度检验设备能否抵抗外界的电磁干扰，RS103是关于电场干扰的。

当按规定的强度对EUT进行RS103（2MHz～18GHz）试验时，EUT工作级和性能级应分别满足相应级别的敏感度判断准则要求，试验频率上限到1GHz或EUT最高工作频率的10倍。

耦合电感拓展了DCDC转换器的应用引言最近，电感厂商纷纷开始发布批量生产的耦合电感。

耦合电感由两个缠绕在同一磁芯上的单独电感组成，其封装与单电感在长宽尺寸上相似，只会稍微高一点，但可以产生相同的电感值。

耦合电感的价格一般也会比两个单电感的价格低。

耦合电感的绕组可以为串联、并联，也可以作为一个变压器。

本文重点介绍利用耦合电感满足常见应用需求的四种 DC/DC 转换器拓扑结构。

彻底了解耦合电感的各种规范，是充分利用它们所具有优势的一个基本要求。

大多数耦合电感都具有相同的匝数—即1：1 匝数比—但有些更新的耦合电感拥有更高的匝数比。

耦合电感的耦合系数K 一般约为 0.95，远低于自定义变压器至少为 0.99 的系数。

耦合电感的互感系数让其在一些回描应用中显得有些没有效率，同时还会引起非理想（例如：圆形而非三角形）电感波形。

另外，根据其绕组实际为串联还是并联，耦合电感的电流规格也不同。

例如，绕组为串联时，等效电感就会因为互感而超过额定电感的2倍。

饱和及 RMS 电流额定值一定适用于同时流过两个绕组的电流，除非产品说明书中另有说明。

理解这些规范以后，我们便可以对现实应用中的一些耦合电感例子进行研究。

更小尺寸且更高效的 SEPIC尽管DC/DC单端初级电感转换器 (SEPIC) 拓扑不是什么新东西，但的确直到最近它才开始流行起来，然而，对于能够对高低输入电压之间的输出电压（例如：12V未校准插墙式电源）进行调节的转换器需求一直都存在。

虽然我们可以将任何升压转换器/控制器配置为一个SEPIC，但其在最近才得到普遍的使用。

两个因素促进了SEPIC 的人气大增：(1) IC 制造厂商已经开始制造更多具有电流模式控制功能的升压控制器，旨在简化补偿；(2) 电感制造厂商已经开始制造许多可以最小化转换器总PCB 体积的单封装耦合电感。

改用耦合电感以后，许多具有两个单独电感应用的电源体积可以缩减三分之一。

图1 显示了使用 TI TPS61170 和 Wuerth 744877220 的一个 SEPIC。

寄生电容电感电阻-概述说明以及解释1.引言1.1 概述寄生电容、电感和电阻是电路中常见的元件，它们在电子设备和电路中起着重要的作用。

在实际的电路设计和应用中，我们经常会遇到这些寄生元件的存在，它们虽然不是设计时的主要元件，但却会对电路的性能和稳定性产生一定的影响。

寄生电容指的是电容器的容量存在于电路中的其他不相关元件之间，如电路板中的导线之间或电路元件之间的绝缘介质。

这些寄生电容会对电路的频率特性、干扰抗性以及能耗等方面产生影响。

而寄生电感则是指电阻线圈的电感性质存在于电路中的其他元件之间，如电路导线本身或电路中的线圈元件。

寄生电感会对电路的频率响应、电磁干扰以及传输效率等方面产生影响。

寄生电阻则是指电路中电路元件或导线的电阻特性对电路性能产生的影响。

这些寄生元件的存在使得实际电路的性能与理论设计存在一定的差别。

因此，在电路设计中，为了更准确地预测电路的行为和性能，必须考虑和计算这些寄生元件的影响。

在实际应用中，我们需要通过一系列的测试和测量来确定电路中这些寄生元件的值，并将其纳入到电路设计和分析中。

本文将着重介绍寄生电容、电感和电阻的概念，探讨它们的影响因素和作用机制，并分析其在实际应用中的应用场景和未来的发展展望。

通过深入理解和认识这些寄生元件，我们能够更好地设计和优化电子电路，提高电路的性能和可靠性。

1.2文章结构文章结构部分的内容可以包括以下几点：文章结构部分应该明确说明本文的章节组成和内容安排。

本文将围绕寄生电容、寄生电感和寄生电阻展开详细介绍和分析。

第一大纲部分介绍文章的引言部分，包括概述、文章结构和目的。

第二正文部分将分为三个小节：2.1 寄生电容的概念，2.2 寄生电感的概念，2.3 寄生电阻的概念。

在这些小节中，将详细介绍每个概念的定义、原理和特点，并探讨它们在电路中的作用和影响。

第三结论部分将总结影响因素，并分析寄生电容、寄生电感和寄生电阻在不同应用场景下的具体应用和局限性。

浅析影响DC-DC转换器效率的主要因素本文详细介绍了开关电源(SMPS)中各个元器件损耗的计算和预测技术，并讨论了提高开关调节器效率的相关技术和特点，以选择最合适的芯片来达到高效指标。

本文介绍了影响开关电源效率的基本因素，可以以此作为新设计的准则。

我们将从一般性介绍开始，然后针对特定的开关元件的损耗进行讨论。

一、效率估计能量转换系统必定存在能耗，虽然实际应用中无法获得100%的转换效率，但是，一个高质量的电源效率可以达到非常高的水平，效率接近95%.绝大多数电源IC的工作效率可以在特定的工作条件下测得，数据资料中给出了这些参数。

Maxim的数据资料给出了实际测试得到的数据，其他厂商也会给出实际测量的结果，但我们只能对我们自己的数据担保。

图1给出了一个SMPS降压转换器的电路实例，转换效率可以达到97%，即使在轻载时也能保持较高效率。

采用什么秘诀才能达到如此高的效率?我们最好从了解SMPS损耗的公共问题开始，开关电源的损耗大部分来自开关器件(MOSFET和二极管)，另外小部分损耗来自电感和电容。

但是，如果使用非常廉价的电感和电容(具有较高电阻)，将会导致损耗明显增大。

选择IC时，需要考虑控制器的架构和内部元件，以期获得高效指标。

例如，图1采用了多种方法来降低损耗，其中包括：同步整流，芯片内部集成低导通电阻的MOSFET，低静态电流和跳脉冲控制模式。

我们将在本文展开讨论这些措施带来的好处。

图1. MAX1556降压转换器集成了低导通电阻的MOSFET，采用同步整流，可以达到95%的转换效率，效率曲线如图所示。

二、降压型SMPS损耗是任何SMPS架构都面临的问题，我们在此以图2所示降压型(或buck)转换器为例进行讨论，图中标明各点的开关波形，用于后续计算。

图2.通用降压型SMPS电路和相关波形，对于理解SMPS架构提供了一个很好的参考实例。

降压转换器的主要功能是把一个较高的直流输入电压转换成较低的直流输出电压。

环测威官网：/在PCB中接地•公共代码干扰对PCB内部信号的影响印刷电路板（PCB）内部印刷线具有相对于参考接地板的寄生参数，当功能信号在PCB内传输时，电路中同一网络中的同一等电位节点不再具有等电位。

PCB内部的电流i从源端开始，通过一系列载流子返回信号源，形成信号。

更重要的是，我倾向于沿着具有低阻抗的路径流动，因此我通常保持不变的阻抗稳定性。

图1显示了共模干扰转换为PCB内差模干扰的过程。

我ð是指PCB流内的差模电流而我COM是指共模电流，要么从外部PCB开始，并通过参考接地板流入PCB或PCB，并返回到PCB的内部的内部通过参考地开始板。

高频我COM有两条路径：第一是从点甲到点乙内PCB从GND开始; 第二个是从端口S 1开始从A点到B点到PCB内由电容C.接地阻抗ŽAB 导致Δ的产生üAB，所以当正常信号被传递到IC 2，变形将发生的信号和共模干扰被转化成差模干扰，从而产生影响基于亦即式正常信号Ù 2 = û1 -ΔüAB。

因此，只要我COM进入PCB的内部通过I / O端口或空间辐射，差模滤波器电容在PCB的信号线只能按干扰旁路到GND。

该结果的先决条件是GND被认为是信号回流的低阻抗，并且电流总是朝向低阻抗方向流动。

•EMC设计实施的关键：PCB中的接地阻抗由高频信号产生EMC的原因在于信号参考电平GND不能保持其低阻抗特性。

随着参考电平阻抗Z GND的增加，信号传输质量也会降低。

为了解决高频干扰的问题，在EMC设计中使用了常用的方法，例如与“接地”紧密连接的滤波器，接地和屏蔽。

滤波器可视为对地电容，有两种结构，一种是将X电容连接到信号参考地，另一种是通过Y 电容或PCB内部的不同接地连接使信号连接到金属壳。

屏蔽可以视为PCB地面向太空扩环测威官网：/展的结果。

滤波器或屏蔽的目的是使高频共模干扰通过低阻抗旁路，以避免流入正常工作信号。

版图中有信号线有关的寄生
关于信号线：
1.根据电路在最坏情况下的电流值来决定金属线的宽度以及接触孔的排列方式和数目，以避免电迁移。

电迁移效应：所谓电迁移效应是指当传输电流过大时，电子碰撞金属原子，导致原子移位而使金属断线。

在接触孔周围，电流比较集中，电迁移效应更加容易发生。

2. 避免天线效应
天线效应——长金属线（面积较大的金属线）在刻蚀的时候，会吸引大量的电荷（因为工艺中刻蚀金属是在强场中进行的），这时如果该金属直接与管子栅（相当于有栅电容）相连的话，可能会在栅极形成高电压会影响栅极氧化层的质量，降低电路的可靠性和寿命。

天线效应的解决方法：
在晶体管的栅极处，用另外一层更高一层的金属来割断本层的大面积金属，如下图：
3.芯片金属线存在寄生电阻和寄生电容效应
寄生电阻会使电压产生漂移，导致额外噪声的产生；
寄生电容耦合会使信号之间互相干扰。

关于寄生电阻：
a.镜像电流源内部的晶体管在版图上应该放在一起，然后通过连线引到各个需要供电的模块。

b.加粗金属线
c.存在对称关系的信号的连线也应该保持对称，使得信号线的寄生电阻保持相等。

.信号连线对称的图例
关于寄生电容
a.避免时钟线与信号线的重叠
b.两条信号线应该避免长距离平行，信号线之间交叉对彼此的影响比二者平行要小；
c.输入信号线和输出信号线应该避免交叉；
d.对于易受干扰的信号线，在两侧加地线保护；
e.模拟电路的数字部分，需要严格隔离开。

电路板布线设计（三）电路板与零件之寄生可能造成最大损坏之处电路板布线会产生主要的寄生组件为电阻、电流及电感。

本文量化了高复杂度电路板寄生组件、电路板电容，并列举电路板性能的例子加以说明。

电路板布线所产生的主要寄生组件分别是电阻、电容以及电感。

举例而言，电路板电阻的形成是从零件到零件的走线结果。

电路板中不必电路板布线会产生主要的寄生组件为电阻、电流及电感。

本文量化了高复杂度电路板寄生组件、电路板电容，并列举电路板性能的例子加以说明。

电路板布线所产生的主要寄生组件分别是电阻、电容以及电感。

举例而言，电路板电阻的形成是从零件到零件的走线结果。

电路板中不必要的电容可能会随走线、焊点以及平行走线而产生。

电感的产生则由于周边形成回路电感、互感应以及贯孔。

从电路图转成实际电路板时，所有的寄生组件都有机会干扰电路的性能。

本文量化了最棘手的电路板寄生组件、电路板电容，并列举可清楚看到电路板上性能的例子来说明。

非必要电容带来的困扰在本系列文章中曾讨论过如何不慎在电路板内形成电容。

在此重复该概念：两条相邻的平行走线会形成布线电容。

电容值可用(图一)中所示的公式计算。

注:两条走线相邻布置，即可在一块电路板上形成电容。

因为此种电容，在一条走在线快速的电压变化可在另一条走在线引起电流信号。

图一两条走线相邻布置可在一块电路板上形成电容当高阻抗模拟走线贴近数字走线时，这种电容可能会在敏感的混合讯号电路中造成问题。

例如 (图二)中的电路就可能会面临这类问题。

注:以三个8位数字电位计和三个运算放大器组成之输出电压达 6万5536阶之16位数字模拟转换器。

如果 VDD 在这个系统内是 5V，这个数字模拟转换器的分辨率或 LSB的大小就是 76.3μV。

图二线与线太靠近，容易在电路板中产生寄生电容(图二)电路的动作，使用三个８位数字电位计和三个CMOS运算放大器来组成一个16位数字模拟转换器。

图二的左侧，有两个数位电位计（U3a and U3b）接到VDD与地间，该中心抽头输出端连接至两个运算放大器（U4a 与 U4b）的非反向输入端。

版图设计中的寄生参数分析1．引言正如我们了解的，工艺层是芯片设计的重要组成部分。

一层金属搭在另一层金属上面，一个晶体管靠近另一个晶体管放置，而且这些晶体管全部都是在衬底上制作的。

只要在工艺制造中引入了两种不同的工艺层，就会产生相应的寄生器件，这些寄生器件广泛地分布在芯片各处，更糟糕的是我们无法摆脱它们。

寄生器件是我们非常不希望出现的，它会降低电路的速度，改变频率响应或者一些意想不到的事情发生。

既然寄生是无法避免的，那么电路设计者就要充分将这些因素考虑进去，尽量留一些余量以便把寄生参数带来的影响降至最低。

2．寄生参数的种类寄生参数主要包括了电容寄生、电阻寄生，和电感寄生。

2．1 寄生电容图1所呈现的是在不同金属层之间以及它们与衬底之间产生的电容情况：图(1) 无处不在的寄生电容由上图我们可以看到寄生电容无处不在。

不过需要了解的是即使寄生电容很多，但是如果你的电路设计对电容不十分敏感的时候，我们完全可以忽略它们。

但当电路的设计要求芯片速度很快的时候，或者频率很高时，这些寄生的电容就显得格外重要了。

一般来说，在一个模拟电路中，只要频率超过20MHz 以上，就必须对它们给予注意，否则，它有可能会毁掉你的整个芯片。

减少寄生电容可以从以下几个方面入手：(1)导线长度如果你被告知某个区域的寄生参数要小，最直接有效的方法就是尽量减小导线长度，因为导线长度小的话，与它相互作用而产生的电容例如金属或者衬底层的电容就会相应地减小，这个道理显而易见。

(2)金属层的选择另一种解决的办法则是你的金属层选择。

起主要作用的电容通常是导线与衬底之间的电容，图2则说明了衬底电容对芯片的影响。

Noisy Quiet图(2) 衬底电容产生的噪声影响如上所示，电路1和电路2都对地产生了一个衬底电容，衬底本身又有一个寄生电阻，这样一来电路1的噪声就通过衬底耦合到电路2上面，这是我们不希望看到的。

(设法使所有的噪声都远离衬底）因此我们改变一下金属层，通常情况下，最高金属层所形成的电容总是最小的。