下载文档原格式
数字电子技术课程设计-四人抢答器电路设计
四人抢答器电路是一种应用电子技术检测问答游戏中玩家反应速度的设备，它的电路
设计需要标准的电子元件、稳压电源以及电路逻辑运算模块等部件，由此可构成一个能够
检测四人抢答时的谁先按键的简单电路。
该电路设计方案的基本原理是，将每个参与游戏的玩家所使用的按键连接至电路的输
入级，通过判断输入的按键信号来决定答题者，该按键信号由外加个按键模块（如电容触
摸按键模块）来实现，装载在此按键模块中的电容将检测按键被按下时输出一个高电平信号，故当A、B、C、D四名玩家同时按下四个按键时，模块中的四个电容就会依次输出四
个高电平信号，然后将这四个高电平信号输入到电路的门驱动器（如电子开关模块）中，
其门驱动器根据输入的四个高电平信号的先后顺序来判断出哪个按键是最先按下的，从而
实现对四人抢答结果的检测。
同时，为使检测准确无误，电路中加入了定时电路模块，其定时电路能够设置游戏的
抢答时间，当总时间到达终点时，控制器模块被激活并输出一个控制信号，该信号则可以
激活LED指示灯或声音报警模块，以提示游戏答题结束。
此外，为了使四人抢答电路设计能可靠地工作，还需加入多功能控制器的模块，该控
制器可以根据已设置的抢答时限来控制游戏的进程，并在游戏结束时完成游戏结果的输出
以及其它各种复位等操作，同时，该控制器还可以实现自动重启等功能，以确保四人抢答
器电路设计能够实现正常运行。
由此可见，四人抢答器电路设计是一个综合性很强的电路设计专题，既需要借助数字
电子技术，同时又需要多个电子模块的配合来保证最后的抢答结果准确准确的检测和显示，并且各个模块之间的工作都要通过控制器实现良好的协调。
题目：抢答器电路设计一、设计任务与要求(1)可容纳四组参赛的数字式抢答器。
（2）当某台参赛者按下抢答开关时，由数码管显示该台编号并伴有声响。
此时，抢答器不再接收其他输入信号。
（3）电路具有定时功能。
要求回答问题的时间≤60秒（显示为00~59），时间显示采用倒计时方式。
当达到限定时间时，发出声响提示。
（4）具有计分功能。
要求能设定初始分值，能进行加减分。
（5）在复位状态下台号数码管不作任何显示（灭灯）。
二、方案设计与论证抢答器的基本工作原理：1、当主持人按下“开关”按钮后，选手可以通过按按钮的快慢来决定由谁来回答，按得快的选手的编号显示在电子显示管上并伴有响声。
2、此后选手输入被锁住，如果主持人按下复位键则编号显示处不作任何显示。
3、然后主持人就按下计时开关，选手开始作答，作答的时间少于60秒，以倒数的方式进行，而且通过显示屏把时间显示出来。
4、当选手作答仅剩10秒时，开始通过喇叭响来做提示。
如果到了显示“00”时，计时器不再进行倒数而停留在“00”状态。
5、此时选手仍没有作答成功，则主持人会对该选手进行减分处理，如果在“00”之前作答成功则加分，分数也是通过计分器显示出来。
6、之后主持人按下开关，所有的显示及工作状态回到初始状态以便进行下一次答题。
原理框架图（图1）图1.原理框架图方案一、对照上面原理框架图，各个主要的部分选用对应功能的芯片进行设计，如果在仿真时没能找到相应的芯片则用相近的。
比如在选手抢答时的输入用74148优先编码器进行编码让一个输入有效，并用七段显示译码器显示出台号。
方案二、对照框架图，选用各种逻辑站以及相关的逻辑函数进行设计，编号进直接把锁存器的输出转化8421BCD码，并通过逻辑函数表达式的方式输入到显示译码器中让其显示出来。
通过比较可以得出方案一更可行，理由在于芯片组上集成的功能要强大些，且用的元器件的数目会相对少一些这样会更美观而且不容易出错。
三、单元电路设计与参数计算1、封锁电路封锁电路的主要功能是分辨选手按键的先后，并能把第一个抢答者的编号锁存起来，并使其他选手的按键操作无效。
基于JK触发器的四人抢答器电路图主持人将space开关由低电平（接地端）搬到高电平，将高电平信号送入四个JK触发器的异步清零端（低电平有效），电路进入抢答状态。
A选手率先按下A开关，A指示灯亮，A选手获得抢答权。
此后，其他选手再按下抢答器，其指示灯也不亮。
之后，主持人将space 开关搬到低电平，电路异步清零，A灯灭，进入下一轮抢答。
设计此电路，主要实现两个功能：一是分辨出选手按键的先后，并锁存优先抢答者，同时对应该选手的LED灯亮；二是禁止其他选手按键操作无效。
开始时，ABCD四盏指示灯均不亮（低电平），即四个JK触发器的输出均为低电平。
这四个低电平信号进入四路或非门（4002BD_5V），输出高电平（或非门全低则高），并将此高电平信号输入四个与非门（U6A,U7B,U8C,U9D,型号均为74LS03N）的一个输入端。
然后，主持人将space开关由低电平（接地端）搬到高电平（10V 的Vcc），此高电平信号进入四个JK触发器的异步清零端（低电平有效），电路进入抢答状态。
当A选手率先按下开关A，将高电平（10V的Vcc）接入与非门U6A的一个输入端，这样，U6A的两个输入端由一高一低变成两个高电平，输出由高电平（一低则高）变为低电平（全高则低），此下降沿信号进入下降沿有效的JK触发器U1A的时钟输入端。
Q*=JQ’+K’Q。
而输入端J和K均接入高电平，故有Q*=1Q’+0Q=Q’,输出端发生翻转，由低电平变为高电平，A灯亮，A选手抢答成功，并将此高电平信号送入四路或非门（4002BD_5V）中，或非门输出低电平（或非门一高则低）。
此低电平信号进入与非门（U6A,U7B,U8C,U9D），与非门的输出一低则高，除A灯已亮不受影响外，其余的选手再按自己的开关时，各自的JK触发器的时钟输入端均被封锁在高电平，无法抢答。
抢答结束后，主持人将space开关接入低电平（接地端），将此信号送入低电平有效地异步清零端，实现异步清零，A灯灭，进入下一轮抢答。
数字电子设计性试验综合试验试验名称：四路抢答器的设计姓名：学号：老师：时间：电气工程与自动化学院一．系统设计任务及要求1）抢答器4人同时时使用，每个参赛者均设有一个抢答按钮。
2）电路具有优先抢答权功能，即对第一抢答者的信号具有鉴别和锁存功能，即第一个抢答后，后面的人抢答无效。
3）数码管能够显示获得抢答权者的编号。
4）电路具有复位功能，当一轮抢答结束后，由主持人通过主持人按钮把数码管的值清零，可进行下一轮抢答。
二．实验目的1）学习数字电路中各种集成芯片和D触发器、CP时钟脉冲源等单元电路的综合运用；2）熟悉带有计时功能的数字四路抢答器的工作原理；3）了解简单数字系统的设计、调试及故障排除方法。
4）了解数字抢答器的组成及工作原理。
5）了解74ls00 7448 74ls20 74ls175 芯片的原理。
三．元件清单四．实验原理（主要讲实验室如何实现的）1、实验室通过74ls175的四个输入端，将四个输入端通过开关置于高电平或低电平来实现信号的输入，通过将D1或D2或D3或D4的输入端至于高电平来实现信号的输入。
2、实验室提供Vcc 5V的直流电压源，来提供电源，供芯片使用。
3、通过74ls175的输出非端再通过74ls20的与非门来实现与555计时器脉冲来实现屏蔽其他输入信号。
4、通过Q1非Q2 非通过两个74ls00的与非门来编码来实现数字的正常输出。
五．电路分析设计（要把设计的电路图画出来，然后分析设计）U174LS175D 1D 4CLK91Q 2~CLR 12D 53D 124D 13~1Q 3~2Q 63Q 10~3Q 112Q 74Q 15~4Q14J5Key = SpaceJ1Key = Space J2Key = Space J3Key = SpaceVCC5V1234J4Key = AVCC5V R11kΩVCC U2A74LS20DVCC OUTU3555_TIMER_RATEDGNDDIS RST THR CONTRI VCC5VR210kΩR35.1kΩVCC C110nF 12C2100nF11U4A 74LS00D16LED1LED2LED3LED4R4500Ω17R5500Ω18R6500Ω19R7500Ω2001015U6A74LS00D1314U574LS48DA 7B 1C 2D 6OA 13OD 10OE 9OF 15OC 11OB 12OG14~LT 3~RBI 5~BI/RBO4U7A B C D E F GCK252627282930VCC5VGNDGND 2331VCC2135229U8A74LS00D65U9A 74LS00D782434VCC1、将主持人按钮置高电平，将D1接高电平，此时数码管显示2、将D2接入高电平，此时数码管显示1，数据管数据不变。
成绩课程设计说明书题目：四人抢答器电路设计课程名称：数字电子技术学院：电子信息与电气工程学院学生姓名：裴雷雨学号：20110201011X专业班级：自动化2011级2班指导教师：李立2013年6月6日课程设计任务书四人抢答器电路设计摘要：本文介绍设计了一个四人抢答器控制电路，该电路能够实现四人比赛抢答的功能并通过发光二极管和蜂鸣器实现对抢答者的声光报警指示。
其中抢答电路用四D触发器74LS175、与非门74LS00和555定时器实现；报警电路用一个上拉电阻、发光二极管、蜂鸣器等实现抢答声光指示器；显示电路用74LS74 D触发器、74LS192计数器、74LS47译码器（驱动器）和七段共阳极数码显示器实现；时钟电路用计数器74LS192、555定时器、74LS47译码器（驱动器）、七段共阳极数码显示器和双D触发器74LS47共同完成十秒倒计时的时钟电路。
关键词：抢答器；声光报警；定时电路；显示电路；时钟电路目录1.设计背景 (1)1.1数字电路系统 (1)1.2时钟电路的作用及基本构成 (1)1.3 Multisim软件和DXP软件 (1)2.设计方案 (2)2.1分析任务 (2)2.2论证方案... (2)2.3电路分析 (2)3.方案实施 (3)3.1设计原理图 (3)3.2用Multisim电路仿真 (10)3.3制作PCB (12)3.4安装与调试 (12)4.结果与结论 (12)5.收获与致谢 (13)6.参考文献 (13)7.附件 (14)7.1电路原理图 (14)7.2 PCB布线图 (15)7.3实物图 (16)7.4元器件清单 (17)1. 设计背景1.1 数字电路系统数字电路系统一般包括输入电路、控制电路、输出电路、时钟电路和电源等。
输入电路主要作用是将被控信号转换成数字信号，其形式包括各种输入接口电路。
比如数字频率计中，通过输入电路对微弱信号进行放大、整形，得到数字电路可以处理的数字信号。
一、设计任务与要求1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。
2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。
3. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。
当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。
5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
6. 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
二、预习要求1．复习编码器、十进制加/减计数器的工作原理。
2．设计可预置时间的定时电路。
3．分析与设计时序控制电路。
4. 画出定时抢答器的整机逻辑电路图三、设计原理与参考电路1．数字抢答器总体方框图如图所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置?quot;开始"状态，宣布"开始"抢答器工作。
定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
2．单元电路设计(1) 抢答器电路参考电路如图所示。
该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。
四人智力抢答电路一、设计任务与要求1.设计任务设计一台可供4名选手参加比赛的智力竞赛抢答器。
用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器鸣响。
选手抢答时，数码显示选手组号，同时蜂鸣器鸣响，倒计时停止。
2.设计要求（1）4名选手编号为：1，2，3，4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
（2）给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。
（3）抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
抢答器具有定时抢答的功能。
（4）当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响。
参赛选手在设定时间（10秒）内抢答有效，抢答成功，扬声器响，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
(5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。
系统扬声器报警，并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
二、总体方案1.工作原理：本电路图是用D触发器和与非门组成的，555电路提供CP脉冲，主要提供给倒计时的脉冲。
1,2,3,4按钮为抢答者按钮，Space按钮为主持人复位按钮。
当没有人抢答时，按钮1,2,3,4均为高电平，这时芯片虽然有连续脉冲输入,但74LS373的输出端Q1-Q4均为1，发光二极管不亮，蜂鸣器输入端为高电平，所以发声。
当有人抢答时，例如1键被按下时，在CP脉冲作用下，Q1立即变为0，发光二极管被点亮，同时蜂鸣器发声，在经反向后，控制脉冲不能再作用到触发器，即使其他抢答者按下按钮也将不起作用。
倒计时结束时，在没人回答的情况下，74LS192芯片通过反馈给蜂鸣器，蜂鸣器再次发声。
四路抢答器电路组成及工作原理（含电路图）电路组成及工作原理四路竞赛抢答器总电路原理图如图1所示。
图1 四路竞赛抢答器原理图1．抢答器电路原理：如图2，IO1，IO2，IO3，IO4分别为抢答器按钮的输入端，开始抢答，假设IO1抢答成功，通过四D触发器输出Q1=1，Q1’=0，而Q 2’=Q3’=Q4’=1,通过四输入与非门后，输出高电平，再经过反相器输出低电平，再经过两输入与非门，输出低电平，此时四D触发器处于保持状态，并且其他按钮的输入不起作用，IO1的抢答信号被锁存。
此时LED1发光并且蜂鸣器发出响声。
其他抢答按钮同理。
图2 抢答器部分电路图2.计时电路原理：计时电路为两片74LS160用置数法构成的31进制计数器，因为可以为了让答题者直观的看到30S这个时间点，所以设置了31进制的计数器。
两片的四个输入端均接低电平，两片的输出端分别接七段译码管直接显示数字，高位的74LS160芯片的Q1Q2接到一个二输入的与非门（U8A）输出到计数器的LD端、三输入与非门端、反相器端。
输出到LD端是为了构成31进制计数器，当高位变为3时，计数器置0。
输出到三输入与非门（U9A）和时钟脉冲、开关的电平信号一起输入到与非门中，这就是为什么能控制计时的开始与暂停了，当开关输入低电平时，无论是否有时钟信号，时钟均不发生改变，此时时钟信号为无效信号；而当开关输入高电平时，U8A输出也为高，因此，时钟信号为有效信号，因此，凭借这样的类似锁存的电路，就可以控制计时的开始与暂停。
而当时间到了30s时，U8A输出为低电平，时钟信号又成为无效信号，时间被停止在30s，此时将U8A信号通过一个反相器输出到蜂鸣器，蜂鸣器发出响声。
图3 计时器电路3.555函数发生器：输出高电平时间：T1=(R1+R2)Cln2 输出低电平时间：T2=R2Cln2振荡周期：T=(R1+2R2)Cln2图4 555函数发生器。
设计报告学院电子与信息学院课程名称电子电路课程设计设计题目四人智力抢答电路专业班级姓名学号指导教师时间四人智力抢答电路一．设计目的比赛中为了准确、公正、直观地判断出第一抢答者，我们设计的抢答器由灯光、音响等多种手段指示出第一抢答者。
因此，我们设计一四人抢答器，具体要求：当主持人宣布开始时，一旦有任何参赛者最先按下按钮，则此参赛者对应的指示灯点亮，而其余三个参赛者的按钮将不起作用，信号也不再被输出，直到主持人宣布下一轮抢答开始为止。
本电路是常用于智力竞赛中抢答判断的电路，是进行判断哪一个预定状态优先发生的电路，对于本电路的设计，我们综合应用数字电路中组合逻辑与时序电路的基本知识，进一步掌握各类触发器，门电路的工作原理与使用要点，学会分析数字电路在调试过程中出现的各种问题。
二．内容摘要电路是用按钮表示抢答者的抢答动作，用另一种按钮表示主持人的动作。
本电路图是用D触发器和与非门组成的，555电路提供CP脉冲，F,D,S,A按钮为抢答者按钮，Space按钮为主持人复位按钮。
当没有人抢答时，按钮F,D,S,A均为低电平，这时触发器CP端虽然有连续脉冲输入（脉冲频率约10KHZ）,但74LS175的输出端Q1-Q4均为0，发光二极管不亮，蜂鸣器输入端为低电平，所以也不发声。
当有人抢答时，例如D键被按下时，在CP脉冲作用下，Q1立即变为1，发光二极管被点亮，同时4与非门输出端为高电平蜂鸣器发声，在经反向后，控制从555来的脉冲不能再作用到触发器，即使其他抢答者按下按钮也将不起作用。
主持人可通过按Space按钮，使电路恢复正常状态，并为下一次抢答做好准备。
三．设计任务和要求1.设计任务：①利用各种器件设计一个四路智力竞赛抢答器。
②利用电路板对所设计的电路进行检验。
③总结检验电路设计结果2. 设计要求：①4名选手编号为1，2，3，4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
②主持人设置一个控制按钮，用来控制系统清零（编号显示数码管灭灯）和抢答的开始。
编号：审定成绩：XXXX大学课程设计（单片机）设计（论文）题目：四人抢答器电路的制作与调试(单片机)学院名称：计算机学院学生姓名：X X专业：计算机科学与技术班级：学号：指导教师：X X X答辩组负责人：填表时间：2005 年 6 月XXXX大学教务处P2-M4.1抢答器功能分析抢答器是竞赛问答中一种常用的必备装置，从原理上讲，它是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
本课题介绍一款采用D触发器数字集成电路制成的数字显示四路抢答器，它利用数字集成电路的锁存特性，实现优先抢答和数字显示功能，要求如下：1．设计一个可供4名选手参加比赛的4路数字显示抢答器。
他们的编号分别为“1”、“2”、“3”、“4”各用一个抢答按钮，编号与参赛者的号码一一对应。
2．抢答器具有数据锁存功能，并将锁存的数据用LED数码管显示出抢答成功者的号码。
3．抢答器对抢答选手动作的先后有很强的分辨能力，即使他们的动作仅相差几毫秒，也能分辨出抢答者的先后来。
即不显示后动作的选手编号。
4．主持人具有手动控制开关，可以手动清零复位，为下一轮抢答做准备。
一、抢答器的组成抢答器的一般组成框图如图2-4-1所示。
它主要由开关阵列电路、触发锁存电路、编码器、7段显示译码器、数码显示器等几部分组成。
下面逐一给予介绍。
图2-4-1抢答器的组成框图(1) 开关阵列电路该电路由多路开关所组成，每一竞赛者与一组开关相对应。
开关应为常开型，当按下开关时，开关闭合；当松开开关时，开关自动弹出断开。
(2) 触发锁存电路当某一开关首先按下时，触发锁存电路被触发，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。
(3) 编码器编码器的作用是将某一开关信息转化为相应的8421BCD码，以提供数字显示电路所需要的编码输入。
(4) ７段显示译码器译码驱动电路将编码器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
课程设计说明书题目: 四人抢答器电路设计课程名称：数字电子技术 ______ 学院：电子信息与电气工程学院学生姓名：_____________ 裴雷雨 _________ 学号：____________ 20110201011X ______ 专业班级：自动化2011级2班指导教师：______________ 李立 __________2013年6月6日课程设计任务书四人抢答器电路设计摘要：本文介绍设计了一个四人抢答器控制电路，该电路能够实现四人比赛抢答的功能并通过发光二极管和蜂鸣器实现对抢答者的声光报警指示。
其中抢答电路用四D触发器74LS175、与非门74LS00和555 定时器实现；报警电路用一个上拉电阻、发光二极管、蜂鸣器等实现抢答声光指示器；显示电路用74LS74 D触发器、74LS192计数器、74LS47译码器（驱动器）和七段共阳极数码显示器实现；时钟电路用计数器74LS192、555 定时器、74LS47 译码器（驱动器）、七段共阳极数码显示器和双D 触发器74LS47 共同完成十秒倒计时的时钟电路。
关键词：抢答器；声光报警；定时电路；显示电路；时钟电路目录1•设计背景 (1)1.1数字电路系统 (1)1.2时钟电路的作用及基本构成 (1)1.3Multisim 软件和DXP 软件.. (1)2•设计方案 (2)2.1分析任务 (2)2.2论证方案 (2)2.3电路分析.. (2)3.方案实施... .. . (3)3.1设计原理图...... (3)3.2用Multisim 电路仿真.. (10)3.3制作PCB ...... (12)3.4安装与调试... . ...... . ... . (12)4.结果与结论...... .. (12)5.收获与致谢......... . ............ . (13)6.参考文献............ . ...... . (13)7. ............................ 附件 ........................................... .................... .. (14)7.1电路原理图......... . (14)7.2PCB 布线图………… ... ………… . ………………………… (15)7.3实物图........................ .. ...... . (16)7.4元器件清单. ............... . ......... . (17)1. 设计背景1.1 数字电路系统数字电路系统一般包括输入电路、控制电路、输出电路、时钟电路和电源等。
输入电路主要作用是将被控信号转换成数字信号，其形式包括各种输入接口电路。
比如数字频率计中，通过输入电路对微弱信号进行放大、整形，得到数字电路可以处理的数字信号。
模拟信号则需要通过模数转换电路转换成数字信号再进行处理。
在设计输入电路时，必须首先了解输入信号的性质，接口的条件，以设计合适的输入接口电路。
数字逻辑电路是一门研究数字信号的编码、运算、记忆、计数、存储、分配、测量和传输的科学技术。
简单地说是用数字信号去实现运算、控制和测量的科学。
1.2时钟电路的作用及基本构成时钟电路是数字电路系统中的灵魂，它属于一种控制电路，整个系统都在它的控制下按一定的规律工作。
时钟电路包括主时钟振荡电路及经分频后形成各种时钟脉冲的电路。
比如多路可编程控制器中的555 多谐振荡电路，数字频率计中的基准时间形成电路等都属于时钟电路。
设计时钟电路，应根据系统的要求首先确定主时钟的频率，并注意与其他控制信号结合产生系统所需的各种时钟脉冲。
1.3Multisim 软件和DXP 软件Multisim 软件是由加拿大IIT 公司推出的大型设计工具软件。
它不仅提供了电路原理图输入和硬件描述语言模型输入的接口和比较全面的数据分析功能，同时还提供了庞大的元、器件模型库和一整套虚拟仪器表，可以满足对一般的数字逻辑电路、模拟电路以及数字-模拟混合电路进行分析和设计的需求。
DXP 软件是一个软件集成平台，把为电子产品开发提供完整环境所需的工具全部整合在一个应用软件中。
DXP 包括所有设计所需的工具：原理图和HDL 设计输入、电路仿真、信号完整性分析、PCB设计、基于FPGA的嵌入式系统的设计和开发。
此次课程设计主要学习应用到Multisim 软件的电路图仿真和DXP 软件的原理图及PCB 的设计，因此熟练掌握两种软件的基本操作很有必要。
2.设计方案2.1分析任务抢答器具有锁存、定时、显示和报警功能。
即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用LED数码管把选手的所剩抢答时间显示出来。
而在选手按键抢答以及抢答时间倒计时到时的时候都有报警以提醒主持人和选手。
抢答时间设定9秒。
接通电源后，主持人将开关拨到清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置开始”状态，宣布开始”抢答器工作。
定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作清除”和开始”状态开关。
2.2论证方案将由定时器组成的多谐振荡器发出的高频脉冲接至触发器的输入端口。
将四个抢答开关信号接入触发器的输入端口，当系统抢答信号发出后，第一个抢答者信号生成，触发器所对应的Q输出端口输出高电平，此时指示发光二极管亮。
同时将Q 输出端口和高脉冲相与接至触发器脉冲端口，由于Q端口发出低电平信号，从而封锁了抢答电路。
在此同时，触发器Q端口的低电平信号也接至声光指示模块上，和十秒倒计时模块中的定时器组成的多谐振荡器的时钟相与，用来封锁显示电路的倒计时。
2.3电路分析当主持人宣布开始，定时电路开始秒脉冲电路的作用而进行倒记时，并通过译码器在显示器中显示。
报警电路给出声音提示。
当选手首先按某一开关键时，可通过触发锁存电路被触发并锁存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。
然后在译码器中译码，将触发器输出的数据转换为数码管需要的逻辑状态。
最后在显示电路中显示出所按键选手的号码。
若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出3.万案实施3.1设计原理图1、本次设计选用的集成芯片的逻辑符号图及功能如下74LS192N图1 74LS192的逻辑符号图表1 74LS192功能表输入输出CLR LOAD UP DOWN D C B A Q D Q C Q B Q A1 X X X X X X X 0 0 0 00 0 X X d c b a d c b a0 1 T 1 X X X X 加计数0 1 1 X X X X 减计数74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能。
其逻辑符号图如图1所示。
图中UP是加法计数脉冲输入端，DOWN是减法计数脉冲输入端，CO 是进位脉冲输出端，BO是借位脉冲输入端，CLR是异步清零输入，LOAD是异步置数输入端，A、B、C、D是并行数据输入端，Q A、Q B、Q c、Q D是计数器输入端。
> 1CLK -IQ-1 匚LR74LS74N图2 74LS74逻辑符号图74LS74内含两个独立的上升沿双D触发器，每个触发器有数据输入（D）、置位输入（S D）复位输入（R D）、时钟输入（CLK）和数据输出（Q、Q）。
S D、R D 的低电平使输出预置或清除，而与其它输入端的电平无关。
当S D、R D均无效（高电平式）时，符合建立时间要求的D数据在CLK上升沿作用下传送到输出端。
表2 74LS74功能表输入输出S D R D CLK D Q n+1Q n+10 1 X X 1 01 0 X X 0 10 0 X X 0 01 1 T 1 1 01 1 0 0 11 1 X Q n Q nAU4CA CBocCCD CEOFOG74LS47N图3 74LS47的逻辑符号图74LS47为4线一七段译码器/驱动器它和七段数码显示管共同组成显示电路，该电路的输入D、B、C、A是四位BCD码，输出是驱动七段数码管工做的反码，某段输出为0表示点亮该段，为1表示熄灭该段。
74LS47驱动的是共阳极的数码显示管，因此数码显示管的CA端接高电平VCC才能正常工作。
74LS175N图4 74LS175的逻辑符号图74LS175是常用的四D触发器集成电路，里面含有四组D触发器，可以用来构成寄存器、抢答器等功能部件。
1D233D-CLR• CLX*42表3 74LS175的功能表输入输出R DC P1D2D3D4D1Q 2Q 3Q 4Q LXXXXXL L L L H1D2D3D4D1D2D3D4DHH X XX X保持HLXXXX保持图5 555555定时器是一种将模拟电路和数字电路集成于一体的电子器件。
用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路。
本文用到 555定时器的多谐振荡功能。
2、本次电路设计各芯片构成的局部电路图如下报警电路如图6所示，该电路的发光二极管的输出经过一个 74LS00的与非门, 当与非门输出为高电平时，发光二极管不亮，并且蜂鸣器不响，也就是说此电路不 工作；当与非门输出为低电平时，发光二极管点亮，并且蜂鸣器发出声响，此电路 导通。
555 VIR T UAL图6报警电路原理图抢答电路如图7所示，四个抢答开关按钮与四 D 触发器74LS175的四个D 输 入端口相接，当第一个抢答者摁下抢答按钮时，Q 端输出高电平，而与之相对应的Q 端口输出低电平，此低电平与555定时器的触发高电平相与后输出低电平，并将 其输入到四D 触发器的CLK 输入端，从而封锁了剩余三位抢答者的抢答信号。
图7抢答电路原理图显示电路如图8所示，该电路主要由74LS47和七段数码显示管共同组成，此 电路主要是为了提醒抢答者在抢答开始之后所剩余时间多少。
5VVCC —一匚;in SAVCCLED4 25-i-!忌^號兰芒兰5VL15A—主—rp!l __um2'L2CALpA加■/LED/C1〒10LI F图9 555定时器构成的多谐振荡器原理图用555定时器设计的多谐振荡器原理图如图 9所示，555在此的功能是为了满 足数码管倒计时为十秒的工作状态及当第一个抢答信号发出时封锁其他三个信号 的要求，故据此可以根据充放电时间计算出电路的震荡周期：T 1 = (R i + R 2) CXLn2T 2 = R 2 >CXLn2故：T = T i + T ?,根据设计要求可知此震荡周期为1Hz ,取电容C i 、R1 4FkQvcc5VVCCDISTffiTHITUAL555 VIC2的大小分别为10uF和1OnF,由此可以计算出两电阻的阻值大概在48K Q左右，因此选用R i = R2 =47K Q。
