第9章 触发器和时序逻辑电路

时序逻辑电路的设计方法时序逻辑电路是一类通过内部的记忆元件来实现存储功能的数字电路，它能够根据输入信号的时序变化来决定输出信号的状态。

常见的时序逻辑电路包括时钟发生器、时钟分配器、触发器、计数器等。

在设计时序逻辑电路时，需要考虑到电路的功能要求、时序要求、稳定性和可靠性。

本文将介绍时序逻辑电路的设计方法。

1.确定功能要求：首先需要明确时序逻辑电路的功能要求，即输入信号和输出信号之间的逻辑关系。

可以通过真值表、状态转换图、状态方程等方式进行描述。

根据功能要求，可以确定电路中需要使用到的逻辑门、触发器等元件。

2.确定时序要求：在时序逻辑电路中，输入信号的变化必须满足一定的时序要求，通常需要使用时钟信号来进行同步控制。

时钟信号是一个周期性的信号，控制电路在时钟的上升沿或下降沿进行状态的改变。

时序要求还包括时序逻辑电路在不同输入组合下的稳态和状态转换时的时间要求。

3.设计电路结构：根据功能要求和时序要求，可以确定时序逻辑电路的整体结构。

电路结构的设计包括将逻辑元件(例如逻辑门、触发器)按照特定的方式连接起来，以实现所需的功能。

常见的电路结构包括级联结构、并行结构、环形结构等。

4.选择逻辑元件：根据电路的功能和时序要求，选择合适的逻辑元件来实现电路的功能。

常见的逻辑元件包括与门、或门、非门、异或门等。

触发器是时序逻辑电路的核心元件，常用的触发器包括D触发器、JK触发器、T触发器等。

5.进行逻辑功能实现：将所选择的逻辑元件按照电路结构进行连接，并完成时序逻辑电路的逻辑功能实现。

这一步可以使用绘图工具进行电路图的绘制，也可以通过硬件描述语言(HDL)进行电路的逻辑设计。

6.时序优化：对设计的时序逻辑电路进行时序优化。

时序优化可以通过调整逻辑元件的连接方式、引入时序优化电路等方式来提高电路的性能和可靠性。

时序优化的目标是尽可能满足时序要求，减少信号传输延迟和功耗。

7.进行电路仿真和验证：对设计的时序逻辑电路进行仿真和验证。

第9章时序逻辑电路习题解答9.1 d R端和d S端的输入信号如题9.1图所示，设基本RS触发器的初始状态分别为1和0两种情况，试画出Q端的输出波形。

题9.1图解：9.2 同步RS触发器的CP、R、S端的状态波形如题9.2图所示。

设初始状态为0和1两种情况，试画出Q端的状态波形。

题9.2图解：9.3 设主从型JK触发器的初始状态为0，J、K、CP端的输入波形如题9.3图所示。

试画出Q端的输出波形（下降沿触发翻转）。

解：如题9.3图所示红色为其输出波形。

第9章时序逻辑电路225题9.3图9.4 设主从型JK触发器的初始状态为0，J、K、CP端输入波形如题9.4图所示。

试画出Q端的输出波形（下降沿触发翻转）。

如初始状态为1态，Q端的波形又如何？解：如题9.4图所示红色为其输出波形。

题9.4图9.5 设维持阻塞型D触发器的初始状态为0，D端和CP端的输入波形如题9.5图所示，试画出Q端的输出波形（上升沿触发翻转）。

如初始状态为1态，Q端的波形又如何？解：如题9.5图所示红色为其输出波形。

第9章时序逻辑电路226题9.5图9.6 根据CP时钟脉冲，画出题9.6图所示各触发器Q端的波形。

（1）设初始状态为0；（2）设初始状态为1。

（各输入端悬空时相当于“1”）题9.6图解：第9章时序逻辑电路2279.7 题9.7图所示的逻辑电路中，有J和K两个输入端，试分析其逻辑功能，并说明它是何种触发器。

题9.7图=⋅⋅⋅=⋅+⋅解：由图得D Q F J Q Q F J QJ K Q n D Q n+10 0 0 0 00 0 1 1 10 1 0 0 00 1 1 0 01 0 0 1 11 0 1 1 11 1 0 1 11 1 1 0 0此电路为D触发器和与非门组成的上升沿触发的JK触发器。

9.8 根据题9.8图所示的逻辑图和相应的CP、d R、D的波形，试画出Q1和Q2端的输出波形。

设初始状态Q1=Q2=0。

题9.8图解：第9章时序逻辑电路2289.9 试用4个D触发器组成一个四位右移移位寄存器。

【电⼯基础知识】时序逻辑电路时序逻辑电路定义时序逻辑电路主要由触发器构成。

在理论中，时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输⼊，还与前⼀时刻输⼊形成的状态有关。

这跟相反，组合逻辑的输出只会跟⽬前的输⼊成⼀种函数关系。

换句话说，时序逻辑拥有储存器件（）来存储信息，⽽组合逻辑则没有。

从时序逻辑电路中，可以建出两种形式的：：输出只跟内部的状态有关。

（因为内部的状态只会在时脉触发边缘的时候改变，输出的值只会在时脉边缘有改变）：输出不只跟⽬前内部状态有关，也跟现在的输⼊有关系。

时序逻辑因此被⽤来建构某些形式的的，延迟跟储存单元，以及有限状态⾃动机。

⼤部分现实的电脑电路都是混⽤组合逻辑跟时序逻辑。

按“功能、⽤途”分为：1. 寄存器；2. 计数（分频）器；3. 顺序（序列）脉冲发⽣器；4. 顺序脉冲检测器；5. 码组变换器；寄存器定义寄存器：能够暂时存放数码、指令、运算结果的数字逻辑部件，称为寄存器。

寄存器的功能是存储，它是由具有存储功能的组合起来构成的。

⼀个触发器可以存储1位⼆进制代码，故存放n位⼆进制代码的寄存器，需⽤n个触发器来构成。

[1]按照功能的不同，可将寄存器分为基本寄存器和两⼤类。

基本寄存器只能并⾏送⼊数据，也只能并⾏输出。

移位寄存器中的数据可以在移位脉冲作⽤下依次逐位右移或左移，数据既可以并⾏输⼊、并⾏输出，也可以串⾏输⼊、串⾏输出，还可以并⾏输⼊、串⾏输出，或串⾏输⼊、并⾏输出，⼗分灵活，⽤途也很⼴。

[1]知识点概述：1、寄存器，就是能够记忆或存储0和1数码的基本部件。

通常都是由各种触发器和门电路来构成的。

2、寄存器分为仅能存储0和1数码的数码寄存器，和既能存储数码同时也能实现数码的左移或右移的寄位移寄存器。

3、在实际中，通常使⽤集成寄存器。

本节讲解了寄存器的电路构成、⼯作原理、对74LS194双向移位寄存器的使⽤进⾏了介绍。

4、有点寄存器具有左移右移的功能寄存器电路如下：（1）由四个D触发器构成，因为每⼀个D触发器可以存放1位⼆进制信息，所以上述电路的寄存器可存放⼀个4位⼆进制数码，⼀般也把这种寄存器称为数码寄存器。

时序逻辑电路的输出,与电路的原状态-回复时序逻辑电路的输出与电路的原状态息息相关，它们之间的关系是通过时钟信号来实现的。

时序逻辑电路是一种具有状态的电路，它会根据输入信号和当前的状态产生不同的输出信号。

其输出与电路的原状态有着密切的联系，下面我将一步一步回答这个问题，详细阐述时序逻辑电路的输出与电路的原状态之间的关系。

首先，让我们来了解一下时序逻辑电路的基本原理。

时序逻辑电路由触发器（flip-flop）和组合逻辑电路（combinational logic）两部分组成。

触发器用于存储电路的状态，而组合逻辑电路则用于实现输入信号对于状态的转换。

时序逻辑电路的最重要的特点就是其输出不仅与当前的输入信号有关，还与之前的输入信号和状态有关。

时序逻辑电路的输出由两个主要因素决定：输入信号和电路的当前状态。

输入信号就是电路的外部输入，它们会触发电路的状态变化。

电路的当前状态则由之前的输入信号和状态经过逻辑运算得到。

我们可以利用触发器来存储电路的状态，通常使用D触发器和JK触发器。

这些触发器有时也被称为时序存储器，因为它们能够存储电路的状态，并且在时钟信号到来时根据输入信号和当前状态产生输出。

时序逻辑电路的输出在时钟信号的控制下发生变化。

时钟信号是一个周期性的信号，它的高电平和低电平分别代表了一个时钟周期的开始和结束。

在每个时钟周期的上升沿或下降沿，电路会根据当前的状态和输入信号产生新的输出。

时钟信号的频率决定了电路的工作速度，它通常以赫兹（Hz）为单位表示。

时序逻辑电路的输出也可以被称为时钟输出，它在时钟周期的每个时间点都会有一个确定的值。

时序逻辑电路的输出是通过组合逻辑电路计算得到的。

组合逻辑电路是由逻辑门和逻辑门之间的连线组成的，它们根据输入信号和电路的当前状态计算出输出信号。

逻辑门实现了逻辑运算，例如与门、或门、非门等，它们能够实现逻辑与、逻辑或、逻辑非等运算。

组合逻辑电路的输出会被反馈到触发器中，以更新电路的状态。

第九章习题参考答案9-1对应于图9-la 逻辑图，若输入波形如图9-54所示，试分别画出原态为0和原 态为1对应时刻得Q 和◎波形。

3D 八图9-54逆9-1图解得到的波形如题9-1解图所示。

9-2逻辑图如图9-55所示，试分析它们的逻辑功能，分别画出逻辑符号，列出逻辑 真值表，说明它们是什么类型的触发器。

解 对于（a ）：由图可写出该触发器的输出与输入的逻辑关系式为：(9-1)原态为•丿京态为a) b)图9-55题9-2图下面按输入的不同组合，分析该触发器的逻辑功能。

(1) R n =1、S D =0若触发器原状态为0，由式(9-1)可得Q=0、Q =1 ；若触发器原状态为1，由式(9-1) 同样可得Q =0、Q = 1。

即不论触发器原状态如何，只要R D =1、S° =0，触发器将置成0态。

(2) R D=0、S°=l用同样分析可得知，无论触发器原状态是什么 > 新状态总为：Q =1・Q=0，即触发器被置成1态。

(3) R[)=Sj)=0按类似分析可知，触发器将保持原状态不变。

⑷= s° = 1两个“与非”门的输出端Q和Q全为0，这破坏了触发器的逻辑关系，在两个输入信号同时消失后，由于“或非”门延迟时间不可能完全相等，故不能确定触发器处于何种状态。

因此这种情况是不允许出现的。

逻辑真值表如表9-1所示，这是一类用或非门实现的基本RS触发器，逻辑符号如題9-2(a) 的逻辑符号所示。

对于(b)：此图与(a)图相比，只是多加了一个时钟脉冲信号，所以该逻辑电路在CP =1时的功能与(a)相同，真值表与表9-1相同；而在CP=0时相当于(a)中(3)的情况，触发器保持原状态不变。

逻辑符号见趣9-2 (b)逻辑符号。

这是一类同步RS触发器。

Q1000]表9」題9・2 (a)真值表00不变1 1 不定题9・2 (a)的逻辑符号9-3同步RS 触发器的原状态为1，R 、S 和CP 端的输入波形如图9-56所示，试画出 对应的Q 和。

第1章 直流电路一、 填空题：1. 任何一个完整的电路都必须有 、 和 3个基本部分组成。

电路的作用是对电能进行 、 和 ；对电信号进行 、和 。

2. 电路有 、 和 三种工作状态。

当电路中电流0R U I S 、端电压U ＝0时，此种状态称作 ，这种情况下电源产生的功率全部消耗在 _____上。

3.从耗能的观点来讲，电阻元件为 元件；电感和电容元件为 元件。

4. 电路图上标示的电流、电压方向称为 ，假定某元件是负载时，该元件两端的电压和通过元件的电流方向应为 方向。

二、选择题：1. 当元件两端电压与通过元件的电流取关联参考方向时，即为假设该元件（ ）功率；当元件两端电压与通过电流取非关联参考方向时，即为假设该元件（ ）功率。

A 、吸收；B 、发出。

2. 当电流源开路时，该电流源内部（ ）A 、有电流，有功率损耗；B 、无电流，无功率损耗；C 、有电流，无功率损耗。

3. 某电阻元件的额定数据为“1K Ω、2.5W ”，正常使用时允许流过的最大电流为（ ）A 、50mA ；B 、2.5mA ；C 、250mA 。

三、简答题1. 什么是电流参考方向？什么是关联参考方向？2.为什么不能使实际电压源短路？四、计算题1. 已知电路如图1.4所示，其中E 1=15V ，E 2=65V ，R 1=5Ω，R 2=R 3=10Ω。

试求R 1、R 2和R 3三个电阻上的电压。

2. 试用支路电流法，求图1.6电路中的电流I3。

3. 已知电路如图1.10所示。

试应用叠加原理计算支路电流I和电流源的电压U。

教材P25页24、25、28第2章正弦交流电路一、填空题：1. 表征正弦交流电振荡幅度的量是它的；表征正弦交流电随时间变化快慢程度的量是；表征正弦交流电起始位置时的量称为它的。

三者称为正弦量的。

2. 在RLC串联电路中，已知电流为5A，电阻为30Ω，感抗为40Ω，容抗为80Ω，那么电路的阻抗为，该电路为性电路。

电路中吸收的有功功率为，吸收的无功功率为。

第5章 半导体器件习题选解 P148-1505.2.1 如题5.2.1图所示电路中，试求下列几种情况下输出端Y 的电位V Y 及各元件中通过的电流：（1）V A =V B =0V ；（2）V A =+3V ，V B =0V ；（3）V A = V B = +3V ；二极管的正向压降可忽略不计。

解：（1）当V A =V B =0时，因二极管正向偏置，而使D A 、D B 处于导通状态，电流相等，电阻R 上的电流为：mA I I I DB DA R 07.39.312==+=，输出端V Y =0V 。

（2）当V A =3V,V B =0时，因二极管D B 正向偏置，而使其处于导通状态，即D B 导通，同时使D A 反向偏置，而使D A 截止，则流过D A 的电流为0；流过D B 和电阻R 上的电流相等，即：mA I I DB R 07.39.312===。

（3）当V A =V B =+3V 时，因二极管正向偏置，而使D A 、D B 处于导通状态，电流相等，电阻R 上的电流为：mA I I I DB DA R 3.29.3312=-=+=，输出端V Y = +3V 。

题5.2.1图5.2.3 题5.2.3图所示，E=5V ，,sin 10tV u i ω= 二极管的正向压降可忽略不计，试分别画出输出电压0u 的波形。

解：利用二极管的单向导电性，分析各个电路，所以它们的输出电压波形分别为：(a)、(b)对应的波形为（a ）；(c)、(d)对应的波形为（b ）。

题5.2.3图5.3.1 现有两个稳压管D Z1、D Z2，稳定电压分别为4.5V 和9.5V ，正向电压均为0.5V ，试求如题5.3.1图所示各电路中的输出电压U 0。

解：（a ）图：VU U U Z Z 145.95.4210=+=+=（b ）图：V U 00= ，因为外加电压小于两个稳压管的稳压值。

（c ）图：V U 15.05.00=+=， 两个稳压管的均正向导通。