第4章组合逻辑电路2
- 格式：pdf
- 大小：828.96 KB
- 文档页数：102
40
0
0
0
(1)片工作，(2)片禁止。若输入D3D2D1D0=0100时， 11110111 （1） 译码器_____ 输出________________ 。
41
1
1
1
(2)片工作，(1)片禁止。若输入D3D2D1D0=1101时， 11111011 （2） 译码器_____ 输出________________ 。
第 四章
组合逻辑电路
1
教学内容
§4.1 概述 §4.2 组合逻辑电路的分析和设计方法(重点) §4.3 常用组合逻辑电路(重点) §4.4 组合逻辑电路的竞争－冒险现象(难点)
2
本章重点
1.组合逻辑电路的分析与设计方法
2.常用组合逻辑模块的使用
3
4.1
概述
组合逻辑电路 任一时刻的输出仅取决于 该时刻的输入，与电路原来的 状态无关。 时序逻辑电路 任一时刻的输出不仅取决 于现时的输入，而且还与电路 原来状态 有关。 数字电路
34
3位二进制译码器(3线-8线译码器)
A2 0 0 0 0 1 1 1 1 A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1 Y7 0 0 0 0 0 0 0 1 Y6 0 0 0 0 0 0 1 0 Y5 0 0 0 0 0 1 0 0 Y4 0 0 0 0 1 0 0 0 Y3 0 0 0 1 0 0 0 0 Y2 0 0 1 0 0 0 0 0 Y1 0 1 0 0 0 0 0 0 Y0 1 0 0 0 0 0 0 0
28
1 1 1 10 1 0 1 1 1 1 1
0
1
0
0
1
0
1
1
29
(1)片处于编码状态,(2)片被封锁。
11 11 11 11 0
1 10 10 10 1
1
1
1
1
0
1
0
0
1
0
1
(2)片处于编码状态
30
二、二－十进制编码器 (略)
输入端10 个，输出端4个，也称10线－4线编码器。 集成10线-4线优先编码器 输入输 出均低 电平有 效。
Z R AG RAG RAG RAG RAG
1、列真值表
R A G Z 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1
18
3、化简
AG R AG 00 01 R 0 0 1 1 0 1
输入：3位二进制代码 输出：8个互斥的信号（高电平有效）
35
74HC138集成译码器
片选输入端 （使能端）
1 0 0
S=1,译码器正常工作
地址输入端
输出低电平有效
36
3线－8线译码器74HC138功能表
输 使 能 S1 S 2 S3 0 × 1 1 1 1 1 1 1 1 × 1 0 0 0 0 0 0 0 0 A2 入 选 A1 择 A0 输 出
42
二、二－十进制译码器
输入端：4 输出端：10
二-十进制译码器的输入是十进制数的4位二进制 编码（BCD码），分别用A3、A2、A1、A0表示；输 出的是与10个十进制数字相对应的10个信号，用
Y9～Y0表示。由于二-十进制译码器有4根输入线，
Y2 Y1 Y0
1 1 0 1 1 0 1 1 0 1 0 1 0
YS YEX
1 1 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0
× × × × × × 0 0 低电平表示“电路工 0 × × × 作，但无编码输入 × × 0 ”1 1 0 × × × × 0 1 1 1 1 1 1 1 1 1 0 1 1 1 × × × 1 0
选通输出端 码。 8线－3线优先编码器74LS148 逻辑图（图 4.3.3）。 扩展端
选通输入端
26
输
入
输
出
S
1 0 0 0 0 0 0 0 0 0
I6 I5 I4 I3 I2 I1 I 0 I7
× × × × × × × × 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 × × × × × × ×
33
2 线— 4线译码器74LS139 （输出低电平有效） 真值表 A1 A0 Y3 Y2 Y1 Y0 0 0 0 1 1 0 1 1 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 画关于 Y0 的卡诺图 A1 0 1 A0 0 0 1 1 1 1
A0 ) Y1 ( A1 Y0 ( A1 A0 ) ) Y3 ( A1 A0 ) Y2 ( A1 A0
功能表见 表3.3.3
31
§4.3.2
译码器
译码：将二进制代码翻译成对应的输出信 号的过程.译码是编码的逆过程. 实现译码操作的电路称为译码器。 常用的译码器有:二进制译码器、二 －十进制译码器、显示译码器三类。
32
一、二进制译码器
输入端：n 输出端：2n
二进制译码器的输入端为n个，则输出端为2n 个，且对应于输入代码的每一种状态，2n个输出中 只有一个为1（或为0），其余全为0（或为1）。
RG
11 1 1
AG
10 0 1
RA
Z R AG AG RG RA
19
4、画逻辑图
Z R AG AG RG RA
20
用与非门实现
Z (( R AG AG RG RA)) (( R AG) ( AG ) ( RG ) ( RA))
16
4、用与非门实现逻辑电路
L (( AB AC BC )) (( AB) ( AC ) ( BC ))
A B L
C
17
例4.2.2： 解:取红、黄、绿三盏灯分别用 R、A、G表示，设灯亮为“1”， 不亮为“0”；故障信号为输出变 量用Z表示，规定正常为“0”，不 正常为“1”。 2、写逻辑函数式
8
真值表
4
0 0 0 1 0 1 1 1
4
电路的逻 辑功能
D C
B
A
( DC B) ( DC ) ( DC ) ( DB) ( DC A) ( DCB )
( DBA)
(( DBA)( DC ))
(( DB) ( DC ))
9
(( DC A) ( DC B) ( DCB))
编 码 器
高？ 低？
码？
23
一、二进制编码器
输入端：2n 输出端：n
3位二进制（8线－3线）编码器真值表 高电平有效 I0 I1 I2 I3 I4 I5 I6 I7 Y 2 Y 1 普 1 0 0 0 0 0 0 0 0 0 通 0 1 0 0 0 0 0 0 0 0 编 0 0 1 0 0 0 0 0 0 1 码 0 0 0 1 0 0 0 0 0 1 器 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 1 1 1
13
§4.2.2
组合逻辑电路的设计方法
设计
根据实际逻辑问题 步骤：
确定输入、输出 列出真值表
最简单逻辑电路
选择所需 门电路
写出表达式 并简化
画逻辑电路图
根据设 计要求
分析题意，将设计 形式变换 要求转化为逻辑关 系，这一步为设计 组合逻辑电路的关键 根据设计所用 芯片要求
14
例1：设计三人表决电路（A、B、C）。每人 一个按键，如果同意则按下，不同意则不 按。结果用指示灯表示，多数同意时指示灯 亮，否则不亮。用与非门实现. 解: 1.首先指明逻辑符号取“0”、“1”的含义。 三个按键A、B、C按下时为“1”，不按时为 “0”。输出量为 L，多数赞成时是“1”，否 则是“0”。
4
组合逻辑电路的框图
组合逻辑电路在电路结构上不包含存储单 元，仅仅是由各种门电路组成，
5
4.2
组合逻辑电路的分析和设计方法 组合逻辑电路的分析方法
分 析
§4.2.1
已知逻辑电路
说明逻辑功能
分析方法步骤： 组合逻辑电路图 化简 写出逻辑表达式 列真值表 说明功能
6
逻辑图
从输入到输出 逐级写出 2 1
15
2. 根 据 题 意 列 出 真 值 表
A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
L 0 0 0 1 0 1 1 1
3.画出卡诺图化简：
BC A 0 1 00 0 0 01 0 1 AC 11 1 1 BC 10 0 1 AB
L= AC + BC + AB
Y1 ( AB)
Y2 (BC)
Y
Y3 (CA)
1
逻辑表 达式 最简与或 表达式
化简
Y (Y1Y2Y3 ) (( AB)( BC )(CA))
2
Y AB BC CA
7
最简与或 表达式
3
Y AB BC CA
3 当输入A、 B、C中有2个 或3个为1时， 输出Y为1，否 则输出Y为0。 所以这个电路 实际上是一种 3人表决用的 组合电路：只 要有2票或3票 同意，表决就 通过。
10
由真值表知：该电路可用来判别输入的4位二进 制数数值的范围。
11
A B
ቤተ መጻሕፍቲ ባይዱ
( A B ) CI ( A B )CI
AB
S A B CI CO ( A B )CI AB
