基于PCIe的高速图像注入式仿真系统

图2 最小微控制器
图1 ARM Cortex-M7 处理器
2015.8
305857
71
连接，可以活动支持，实现需要实时性能的控制边缘节点。

另一种配置选项是将嵌入式内存总线类型说明
新：ITCM
指令紧密耦合内存 (TCM) – 64位总线，针对Cortex-M7处理器上指令表1 ARM Cortex-M7 总线类型和说明
图3 带外部内存的微控制器
图4 ARM Cortex-M7 处理器双核锁步配置
以及闪存的带宽；
●可选ECC支持。

许多不同因素可以影响到决策，如嵌入式闪存的读取访问速度，时钟令字。

随着程序大小变大，缓存要求也在提高，指令缓存大于数据缓存也不罕见。

相反，一些应用程序可能有很小的控制或DSP循环，同时可能有
图5 Kinetis KV5x MCU 系列框图
图5 异常处理流程
以根据不同的应用来定义，处理步骤步骤的同步信号，如果没有达到时间。

电子技术与软件工程Electronic Technology & Software Engineering基于某国产处理器的PC IE 信号仿真设计武天骄杭平平江保力(中国电子科技集团公司第五十二研究所浙江省杭州市311100)摘要：本文通过对某国产型号处理器高速P C I E 接口进行信号完整性仿真设计，阐述了仿真流程和思路、P C B 无源通道的设计优化 着眼点，以及IBIS -A M I 模型在高速S e r d e s 仿真中的应用。

通过此方法可显著改善P C I E 信号质量，提高设计可靠性。

关键词：高速串行信号；无源通道；仿真设计；P C I E ; Hyp e r lynx电子技术Electronic Technology1引言表1: P C I E 总线速率和编码方式当今世界数字技术飞速发展，无论是一位从事通信系统，计算 机系统、雷达和卫星通信系统、或是高速半导体集成电路设计、高 速光电收发模块、高速信号处理、高速互连器件（如高速接插件， 高速数字传输电缆）等领域的研发及测试工程师都会面临信号完整 性问题。

近年来，在国家集成电路国产化大背景下，国产核心器件的研 发和产业化应用显得尤为关键。

在工程实现中，科学有效的仿真手 段和方法对解决高速接口的信号完整性问题十分重要。

本文就国产 某型号处理器高速P C I E 接口进行信号完整性仿真设计。

2高速串行信号仿真设计概述通常在P C B 、电缆等互连结构中，当信号上升时间小于6倍的 信号传输延时，就需要考虑信号完整性问题，这时，这些无源结构 需要用传输线的理论进行分析和设计。

高速信号的仿真设计可分为前仿真和后仿真；以及无源仿真和 有源仿真。

核心是分析整个链路的损耗大小，并对各个无源结构如 P C B 互连通道、过孔、连接器、线缆等进行仿真优化设计，最终满 足协议规范或器件的性能指标要求。

在图1所示的系统无源链路示意图中，不同的互连结构要运用 不同的模型进行表征：(1) 芯片的发送和接收：芯片的内部电路，使用A M I 模型； 芯片的封装，使用S P I C E 模型或S 参数模型。

基于PCI总线的高速数据信号模拟器的实现
张志安;陈荷娟
【期刊名称】《测试技术学报》
【年(卷),期】2007(021)005
【摘要】讨论了利用PCI总线实现硬目标侵彻引信半实物仿真系统中数据传输的优点,提出了一种基于PCI总线的高速数据信号模拟器的设计和实现方法.主要介绍其硬件实现方法和驱动程序设计.该高速数据葺信号模拟器利用PLX9054作为PCI 总线接口芯片,用FPGA(现场可编程门阵列)作为系统控制核心,采用先入先出(FIFO)技术、DMA(直接存储器存取)数据传输方式,以及高速D/A(数/模)转换器完成高速模拟信号输出,主要解决了硬目标侵彻引信半实物仿真系统中过载信号的模拟.【总页数】5页(P450-454)
【作者】张志安;陈荷娟
【作者单位】南京理工大学,机械工程学院,江苏,南京,210094;南京理工大学,机械工程学院,江苏,南京,210094
【正文语种】中文
【中图分类】TP399
【相关文献】
1.基于PCIe总线的高速数据采集卡设计与实现 [J], 李木国;黄影;刘于之
2.一种基于PCI总线的可编程雷达信号模拟器实现 [J], 黄智刚;柳重堪;万国龙;单冬梅
3.基于PCI Express总线的高速数据传输卡设计与实现 [J], 潘玉霞;马游春;熊继军
4.基于PCI-E总线的高速数据传输卡的设计与实现 [J], 李建兵;徐向辉
5.基于PCIe总线的高速数据采集系统设计与实现 [J], 尤焜
因版权原因，仅展示原文概要，查看原文内容请购买。

新技术·新业务DOI:10.3969/j.issn.1006-6403.2023.08.014基于PCI和FPGA的高速数据采集系统［张四维 王勋志 谭静波］为了准确、实时地采集工业现场快速变化的数据，设计了一种基于外设部件互连标准（Peripheral Component Interconnect，PCI）和FPGA的高速数据采集系统，系统主要包括高线性度模拟光耦模块、高速模数转换模块、同步动态随机存储器控制模块、PCI通信模块、FPGA及其软件系统等。

系统把PCI总线具有的兼容性强，数据传输快等特点和FPGA具有的灵活可编程性结合起来，并引入了高线性度的模拟光耦模块和具有流水线结构的高速模数转换器（THS1206），使系统具有传输速率高、数据处理能力强和抗电磁干扰能力强等特点，仿真和实验结果验证了设计的正确性。

张四维湖南省交通规划勘察设计院有限公司，本科毕业于郑州轻工业大学，主要研究方向为嵌入式系统设计。

王勋志湖南省交通规划勘察设计院有限公司，硕士毕业于中南大学，主要研究方向为嵌入式系统设计。

谭静波湖南省交通规划勘察设计院有限公司，本科毕业于湖南科技大学，主要研究方向为嵌入式系统设计。

关键词：数据采集线性光耦 THS1206 FPGA PCI摘要1 引言在信号处理技术中，数字信号的处理是主流及趋势；而在数字信号处理技术中起关键性作用的就是前期的数据采集工作。

工业现场常常有一些快速变化的数据需要采集，根据香农采样定理，采样频率应该不小于模拟信号频谱中最高频率的2倍，故要求数据采集系统要有高的采集速率。

与此同时，高速采集到的大量数据也需要及时或是实时进行处理，这对采集系统的数据处理器的性能有高的要求。

外设部件互连标准（Peripheral Component Interconnect，PCI）总线是目前最先进的计算机总线之一，具有兼容性强、功能全、传输速率快等特点，它不受限制于具体的处理器，可以为高速的外围设备与中央处理器（CentralProcessing Unit，CPU）之间提供高性能、高吞吐量的数据通路[1]。

基于PCI总线的嵌入式实时DSP图像采集系统摘要以交通十字路口实时图像采集系统为例，说明了基于总线的图像采集系统的优点，并详细阐明了系统的硬件结构和基于操作平台的软件实现，最后介绍了系统实现的效果。

关键词总线操作系统图像采集系统本文从实时性和大容量两方面介绍了在通用计算机上加入ＤＳＰ加速卡实现的图像采集系统。

利用ＤＳＰ芯片的高速处理特性完成大部分的图像处理工作，上位机只完成辅助操作和存储系统。

这种方法发挥了ＤＳＰ的高速性能又具有相当大的灵活性，而且开发工具比较完善。

实时性要求足够的传输速度，ＰＣＩ总线速度最高可达５２８ＭＢ／ｓ６６ＭＨｚ、６４位。

这是其他总线无法比拟的速度，如ＩＳＡ总线速度只有５ＭＢ／ｓ。

另外，系统中ＤＳＰ的可扩展存储空间高达１ＧＢ。

这完全可以满足一般图像处理系统的需要。

１基于ＰＣＩ总线的ＤＳＰ图像采集系统本系统主要用于路口违章车辆抓拍，包括闯红灯抓拍、超速行驶抓拍等。

通过摄像头对车流进行监测，当有车辆在红灯期间越过停止线或在限速地段超速行驶，系统拍下车辆的行为并把数据传送到ＤＳＰ进行处理，然后经ＰＣＩ总线把处理后的数据上传到上位机。

当然这套系统也可用于其他的监控系统，如楼宇监控等，其硬件系统基本一致，只是软件功能有所区别。

范文先生网收集整理本系统采用ＴＩ公司Ｃ６０００系列ＤＳＰ中的ＴＭＳ３２０Ｃ６２１１作为系统的ＣＰＵ。

图像数据通过摄像机采集并输出模拟图像信号。

这些信号经视频解码芯片转换为数字信号；再经ＦＩＦＯ输入ＤＳＰ进行图像的增强、分割、特征提取和数据压缩等；然后输出信号经ＰＣＩ解码芯片转换为符合ＰＣＩ总线规范的标准信号，通过ＰＣＩ总线接口传到上位机。

系统的控制逻辑由ＥＰＬＤＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ控制器实现。

系统结构图如图１。

１视频解码芯片系统中采集的图像信号采用Ｐｈｉｌｉｐｓ公司的ＳＡＡ７１１１Ａ完成Ａ／Ｄ转换。

ＳＡＡ７１１１Ａ允许四路模拟视频输入，具有两个模拟处理通道，支持四路ＣＶＢＳ模拟信号或二路Ｙ／Ｃ模拟信号或二路ＣＶＢＳ信号和一路Ｙ／Ｃ信号。

高速图像处理嵌入式系统的设计陈素华;郭利辉【期刊名称】《许昌学院学报》【年(卷),期】2011(030)005【摘要】A high-speed image processing embedded system based on the field programmable gate array and high-speed digital signal proeessor is designed in this paper. A novel data transmission structure with a dual-port RAM which is divided into two halves is applied to buff the high-speed real-time image data by means of Pingpong technique. Because all work in the system is divided between the FPGA and DSP in the form ofthe pipelined, it is 25% higher than the processing system based on the single DSP in performance. This system is easy to transplant other algorithms for its reconfigurability.%介绍了一种基于现场可编程逻辑阵列和数字信号处理器协同作业的高速图像处理嵌入式系统．设计了一种新颖的数据传输结构，该结构借助于单片双口RAM（将其内部等分两部分），利用乒乓技术完成对高速实时图像数据的缓冲．整个系统中所有工作，在FPGA和DSP间分工且形成流水，比使用单片DSP建立的处理系统性能提高25％左右．该系统具有可重构性，方便其它的算法于该系统上实现．【总页数】4页(P64-67)【作者】陈素华;郭利辉【作者单位】许昌学院电气信息工程学院,河南许昌461000;许昌学院电气信息工程学院,河南许昌461000【正文语种】中文【中图分类】TP274【相关文献】1.基于嵌入式系统的高速公路低压测控装置设计及应用 [J], 陈建;刘玉新2.基于嵌入式系统的电气设备高速数据存储设计 [J], 刘方明3.100MHz高速计数器在STM32F103系列嵌入式系统中的设计与实现 [J], 杨卫东;班崟峰;杨红天4.高速嵌入式系统中的电源完整性设计方法 [J], 周子琛;申振宁5.图像处理中间件在嵌入式系统中的设计与实现 [J], 柯勇;杨宗凯;赵梦欣因版权原因，仅展示原文概要，查看原文内容请购买。

基于PCI总线的超高速数据采集系统的设计与实现
谢前进
【期刊名称】《计算机测量与控制》
【年(卷),期】2002(010)009
【摘要】研究了PCI计算机总线超高速数据采集与DSP系统的设计与实现.系统采用PCI总线及I,Q支路双通道设计,通道采样率均为500MHz,系统存储深度为2MB,中央处理器采用高速DSP TMS320C6202,时序和逻辑电路由EPLD实现.实际测试结果表明,系统工作正常,证明系统原理与硬件设计是成功的.
【总页数】2页(P612-613)
【作者】谢前进
【作者单位】北京理工大学,电子工程系,北京,100081
【正文语种】中文
【中图分类】TP274
【相关文献】
1.基于PCI04总线的加速度计数据采集系统设计与实现 [J], 宋敏达;许化龙;李华;王凯
2.基于PCI总线的数据采集系统设计与实现 [J], 刘萍;力智
3.基于PCI总线的红外探测器图像数据采集系统设计与实现 [J], 郑可旺;黄勇;王聪
4.基于PCI总线的高速数据采集系统的设计与实现 [J], 李国辉;杨宏;刘立新
5.基于PCIe总线的高速数据采集系统设计与实现 [J], 尤焜
因版权原因，仅展示原文概要，查看原文内容请购买。

第４２卷第６期２０２０年１２月指挥控制与仿真ＣｏｍｍａｎｄＣｏｎｔｒｏｌ＆ＳｉｍｕｌａｔｉｏｎＶｏｌ ４２㊀Ｎｏ ６Ｄｅｃ ２０２０文章编号：１６７３⁃３８１９（２０２０）０６⁃０１１７⁃０５基于ＦＰＧＡ的ＰＣＩｅ转光纤数据注入式仿真装置吴亚军（海军装备部，陕西西安㊀７１００００）摘㊀要：为解决数字信号处理设备在算法开发调试过程中的实际数据采集困难的问题，设计了一种基于ＦＰＧＡ的ＰＣＩｅ转光纤的数字信号处理设备注入式仿真装置，上位机通过ＰＣＩｅ将数据发送到板卡的ＤＤＲ３内存，ＦＰＧＡ的ＡＲＭ核将数据通过ＤＭＡ发送到ＰＬ（ＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃ）端，ＰＬ端通过乒乓操作将数据通过光纤发送到信号处理设备，信号处理设备通过光纤与板卡进行数据交换；数字信号处理设备可将光纤接收到的原始数据进行算法的调试开发㊂最终实验结果表明，设计的信号注入式仿真装置能够满足信号处理设备实时仿真的要求，可大大提高信号处理算法的开发效率㊂关键词：ＦＰＧＡ；ＰＣＩｅ；仿真装置中图分类号：ＴＰ３９１㊀㊀㊀㊀文献标志码：Ａ㊀㊀㊀㊀ＤＯＩ：１０．３９６９／ｊ．ｉｓｓｎ．１６７３⁃３８１９．２０２０．０６．０２１ＤａｔａＩｎｊｅｃｔｉｏｎＳｉｍｕｌａｔｉｏｎＤｅｖｉｃｅＴｒａｎｓｆｏｒｍＰＣＩｅｔｏＯｐｔｉｃＦｉｂｅｒＢａｓｅｄｏｎＦＰＧＡＷＵＹａ⁃ｊｕｎ（ＮａｖａｌＡｒｍａｍｅｎｔＤｅｐａｒｔｍｅｎｔ，Ｘｉ ａｎ７１００００，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｔｏｒｅｓｏｌｖｅｔｈｅｄｉｆｆｉｃｕｌｔｙｏｆｓａｍｐｌｉｎｇｒｅａｌ⁃ｔｉｍｅｄａｔａｗｈｅｎｄｅｂｕｇｇｉｎｇａｌｇｏｒｉｔｈｍｏｎｄｉｇｉｔａｌｓｉｇｎａｌｐｒｏｃｅｓｓｉｎｇｄｅｖｉｃｅ，ａｂｏａｒｄｂａｓｅｄｏｎＦＰＧＡｗｈｉｃｈｃａｎｔｒａｎｓｆｏｒｍｄａｔａｆｒｏｍＰＣＩｅｈａｓｂｅｅｎｄｅｖｉｃｅｄ．ＴｈｅＡＲＭｉｎＦＰＧＡｓｅｎｄｓｄａｔａｔｏｔｈｅＰＬｏｆｔｈｅｃｈｉｐｔｈｒｏｕｇｈＤＭＡ．ＴｈｅＰＬｓｅｎｄｓｄａｔａｔｏｄｉｇｉｔａｌｓｉｇｎａｌｐｒｏｃｅｓｓｉｎｇｄｅｖｉｃｅｔｈｒｏｕｇｈｆｉｂｅｒａｆｔｅｒｐｉｎｇ⁃ｐａｎｇｏｐｅｒａｔｉｏｎｉｎｔｈｅＰＬ．Ｔｈｅｄｉｇｉｔａｌｓｉｇｎａｌｐｒｏｃｅｓｓｉｎｇｄｅｖｉｃｅｅｘｃｈａｎｇｅｓｄａｔａｔｈｒｏｕｇｈｆｉｂｅｒｗｉｔｈｔｈｅｄｅｖｅｌｏｐｅｄｂｏａｒｄ．Ｔｈｅｄｉｇｉｔａｌｓｉｇｎａｌｐｒｏｃｅｓｓｉｎｇｄｅｖｉｃｅｃａｎｕｓｅｔｈｅｄａｔａｒｅｃｅｉｖｉｎｇｆｒｏｍｔｈｅｂｏａｒｄｄｅｖｅｌｏｐｉｎｇｔｈｅｐｒｏｃｅｓｓｉｎｇａｌｇｏｒｉｔｈｍ．Ｔｈｅｄｅｖｉｃｅｓｈｏｗｓｔｈａｔｔｈｅｄｅｓｉｇｎｅｄｂｏａｒｄｃａｎｍｅｅｔｔｈｅｓｉｍｕｌａｔｉｏｎｄｅｖｉｃｅｗｈｅｎｄｅｖｅｌｏｐｉｎｇｔｈｅｄｉｇｉｔａｌｓｉｇｎａｌｐｒｏｃｅｓｓｉｎｇａｌｇｏｒｉｔｈｍａｎｄｃａｎｉｍｐｒｏｖｅｔｈｅｄｅｖｅｌｏｐｉｎｇｅｆｆｉｃｉｅｎｃｙ．Ｋｅｙｗｏｒｄｓ：ＦＰＧＡ；ＰＣＩｅ；ｓｉｍｕｌａｔｉｏｎｄｅｖｉｃｅ收稿日期：２０２０⁃０８⁃０４修回日期：２０２０⁃０９⁃１７作者简介：吴亚军（１９７９ ），男，陕西兴平人，工程师，研究方向为鱼雷总体技术㊂㊀㊀实时信号处理设备通常运用在雷达㊁声呐等含有特殊传感器的装备上，这些装备制造成本高昂，在信号处理设备的处理算法研制过程中不可能每次都搭载传感器进行处理验证㊂如在鱼雷上装备信号处理设备，只有在整条雷下水航行时才能采集到实际的航行数据，实验成本极其高昂㊂为了解决这些问题，通常采用仿真方式模拟某些场景，但是仿真场景与实际航行的情况仍存在很大差别，无法全面验证算法的有效性，并且场景模拟仿真的成本仍较高，无法满足复杂算法调试过程中需要频繁运用实际数据的要求㊂数字信号的注入式仿真则是一种有效的解决方案㊂该方案将某次实际运行的数据通过特殊方式注入信号处理设备，信号处理设备就能在实验室环境下实时处理实际工作的数据，并且可以反复处理，如数据量足够大，则能够对算法的性能进行较为充分的验证㊂随着处理器技术的不断发展，在互联领域，高速差分总线技术代替并行总线技术是大势所趋㊂ＰＣＩｅ于２００１年正式发布，是Ｉｎｔｅｌ公司开发的第三代ＩＯ总线标准㊂ＰＣＩｅ总线是串行技术，可以在很高的频率上传输数据，所以在保证数据完整性的同时有很高的带宽㊂其中，ＰＣＩｅＧｅｎ１标准Ｘ１通道单向传输速率为２ ５ＧＢ／ｓ，ＰＣＩｅＧｅｎ２标准Ｘ１通道传输速率为５ＧＢ／ｓ，ＰＣｉｅＧｅｎ３在传输通道速率为８ＧＢ／ｓ㊂光纤也常用于高速差分总线数据的传输，在ＦＰＧＡ中通过光纤传输数据传输速率可超达１０ＧＢ／ｓ，并且光纤传输数据具有传输速率高㊁传输距离远以及传输安全性高等特点，在各个领域应用已越来越广泛㊂本文设计的基于ＦＰＧＡ的ＰＣＩｅ光纤数字信号处理设备注入式仿真装置利用ＦＰＧＡ将上位机通过ＰＣＩｅ发送到板卡ＤＤＲ３的数据输出到高速收发接口ＧＴＰ经光纤发送到数字信号处理设备，ＧＴＰ设置传输速率为４ＧＢ／ｓ，因而整个系统有效数据传输带宽可达４００ＭＢ／ｓ，满足数字信号处理系统对实时仿真数据输入带宽的要求㊂１㊀系统设计实现ＰＣＩｅ接口系统设计主要有两种方式：一种为桥接芯片，将ＰＣＩｅ总线转接到本地总线，如很多商用计算机的ＰＣＩｅ设备的连接方式，该方式由于受到本地总线传输速度和总线转换的影响，数据传输带宽不会１１８㊀吴亚军：基于ＦＰＧＡ的ＰＣＩｅ转光纤数据注入式仿真装置第４２卷很高；另一种为基于ＦＰＧＡ的实现，目前主流ＦＰＧＡ厂商都将ＰＣＩｅ核集成到ＦＰＧＡ产品中，可以快速开发基于ＰＣＩｅ的设备㊂本系统设计了基于ＦＰＧＡ的信号处理设备注入式仿真装置，主要由ＦＰＧＡ处理核心㊁ＤＤＲ３数据缓存单元㊁光纤模块㊁ＰＣＩｅ接口㊁数据发送计算机以及信号处理单元接端ＦＰＧＡ组成㊂系统组成框图如图１所示㊂图１　系统组成框图㊀㊀核心处理ＦＰＧＡ采用Ｘｉｌｉｎｘ公司的ＺＹＮＱ７０００系列中的ＸＣ７Ｚ０１５⁃ＣＬＧ４８５芯片，该芯片采用ＡＲＭ＋ＦＰＧＡＳＯＣ技术，芯片将双核ＡＲＭＣｏｒｔｅｘ⁃Ａ９和ＦＰＧＡ集成在一颗芯片上，同时芯片内部集成了ＡＭＢＡ㊁内部存储器㊁外部存储器接口和外设㊂ＰＳ端采用双核ＡＲＭＣｏｒｔｅｘ⁃Ａ９处理器，采用ＡＲＭ⁃ｖ７架构主频最高可达７６６ＭＨｚ；每个ＣＰＵ有３２ＫＢ一级指令和数据缓存，５１２ＫＢ二级缓存２个ＣＰＵ共享；集成片上ｂｏｏｔＲＯＭ和２５６ＫＢ片内ＲＡＭ；在外部存储接口方面，支持１６／３２ｂｉｔＤＤＲ２㊁ＤＤＲ３接口㊂ＰＬ端逻辑资源丰富，含有４路高速ＧＴＰ收发器，最高支持ＰＣＩｅＧｅｎ２Ｘ４，由于本设计用到了ＰＣＩｅ和ＳＦＰ光纤接口，因而，ＰＣＩｅ占用２路ＧＴＰ高速收发器实现ＰＣＩｅＧｅｎ２Ｘ２模式，光纤占用１路ＧＴＰ高速收发器㊂本文设计的数据转换装置ＤＤＲ３存储芯片直接挂载在ＺＹＮＱ芯片的ＰＳ端，由ＡＲＭ核心操作访问，在本系统中，上位机将待注入数据直接通过ＰＣＩｅ接口写入到ＤＤＲ３缓存中，ＡＲＭ从ＤＤＲ３缓存中将数据读出，通过ＤＭＡ发送到ＰＬ端㊂ＰＳ端挂载２片ＤＤＲ３芯片，位宽３２，内存读写时钟５３３ ３３ＭＨｚ，数据读写速度可达１０６６ＭＨｚ，这里设读写效率ＤＤＲ３为７０％，那么，系统的外部数据存储带宽可达２ ９ＧＢ／ｓ，完全满足常用数字信号处理系统的注入式仿真数据要求㊂由于采用的ＺＹＮＱ７０００芯片只有一个ＧＴＰＢａｎｋ，含有２组４路ＧＴＰ高速收发器㊂本设计中，由于要采用ＰＣＩｅ接口和ＳＦＰ光纤接口，二者只能共同连接到同一个ＧＴＰＢａｎｋ上，该Ｂａｎｋ上包含两组差分输入时钟，分别分配给ＰＣＩｅ的１００ＭＨｚ输入时钟和ＳＦＰ光纤的１２５ＭＨｚ输入时钟㊂通常在设计硬件程序时，通过高速收发模块ｇｔｗｉｚａｒｄ核和ＰＣＩｅ核同时配置各自的输入时钟即可，但是由于每配置一次高速收发模块的时钟，均需要一个共用逻辑ＧＴ＿ＣＯＭＭＯＮ模块，在该款ＺＹＮＱ芯片中只包含一个共用逻辑ＧＴ＿ＣＯＭＭＯＮ模块，但是一个ＧＴ＿ＣＯＭＭＯＮ有２个ＱＰＬＬ输入输出，因而需要将两组高速收发模块的时钟在同一个ＧＴ＿ＣＯＭ⁃ＭＯＮ中进行独立区分，ＧＴ＿ＣＯＭＭＯＮ的ＰＬＬ０ＯＵＴ必须连接到ＧＴ＿ＣＨＡＮＮＥＬ的ＰＬＬ０上，ＰＬＬ１ＯＵＴ必须连接到ＧＴ＿ＣＨＡＮＮＥＬ的ＰＬＬ１上，如此可满足在同一个ＧＴＰＢａｎｋ实现ＰＣＩｅ和ＳＦＰ光纤㊂ＺＹＮＱ作为系统的核心处理单元承担了所有的数据处理部分㊂上位机由板卡的ＰＣＩｅ接口直接通过ＰＣＩｅＤＭＡ操作访问ＰＳ内存区域，将需注入信号处理设备的数据写入ＤＤＲ３中㊂ＰＣＩｅ核采用Ｖｉｖａｄｏ中的ＸＤＭＡ核，该核包含ＰＣＩｅ核和ＤＭＡ模块两部分，主要用来发送㊁接收数据，发送引擎主要负责将待发送的数据按照ＰＣＩｅ协议组成不同类型的ＴＬＰ数据包，并发送给ＰＣＩｅＩＰ核；发送ＤＭＡ控制模块主要负责把ＤＤＲ３中读取的数据转换成ＴＬＰ格式，并传送给发送引擎；接收引擎用于从ＰＣＩｅＩＰ核接收不同类型的ＴＬＰ数据，接收ＤＭＡ控制模块用于实现存储器读请求包的发送流量控制及接收数据位宽的转换；ＤＭＡ状态控制寄存器模块主要用来解析ＰＣ对模块内部寄存器的命令和配置，并通知发送引擎模块㊁接收引擎模块及其他模块做出相应执行㊂第６期指挥控制与仿真１１９㊀ＰＳ端通过ＡＸＩ＿ＤＭＡ模块将数据从ＤＤＲ３中读取输出到ＰＬ端㊂上位机将数据写入ＤＤＲ３的特定地址㊂当ＰＬ端向ＰＳ端产生请求数据中断时，ＰＳ端启动ＤＭＡ数据传输，ＡＸＩ＿ＤＭＡ核从ＤＤＲ３中读取数据并输出到ＰＬ端㊂在ＰＬ端，按照ＡＸＩ协议将数据接收到ＦＩＦＯ缓存等待写入下一级数据发送缓存㊂当ＡＸＩ＿ＤＭＡ传输完成一批数据后，该ＩＰ核向ＰＳ端发起中断，通知ＰＳ端本批次数据传输完成㊂ＡＸＩ＿ＧＰＩＯ核用于ＰＳ端到ＰＬ端状态的传输㊂当上位机向ＤＤＲ３中写入板卡复位或者ＰＳ端向ＰＬ端ＤＭＡ数据发送完成时，ＰＳ端通过ＧＰＩＯ核将复位状态发送完成状态输出到ＰＬ端，从而ＰＬ端可以做出相应的操作㊂另外，ＰＬ端还可以通过ＧＰＩＯ将状态输出到ＰＳ端㊂ＰＳ端使能了两组从ＡＸＩ高性能数据传输通道，数据位宽６４位，分别用于ＡＸＩ＿ＤＭＡ模块和ＸＤＭＡ模块的数据传输㊂本设计中，数据时钟为２００ＭＨｚ，该接口可提供１６００ＭＢ／ｓ的数据传输带宽㊂该通道为包含高带宽数据通路的ＰＬ总线设备提供了到ＤＤＲ３和片上内存（ＯＣＭ）的存储器通道，每个接口内部包含两个ＦＩＦＯ缓冲区，分别用于读和写流量㊂同时使能了一个通用目的ＡＸＩ主接口，将ＩＰ核的配置信息通过ＰＳ状态写入ＡＸＩ＿ＧＰＩＯ㊁ＡＸＩ＿ＤＭＡ及其他ＡＸＩ核，用于各个ＩＰ核工作模式的配置及核的启停㊂同时，ＰＳ端使用３路外部中断输入：一路接入ＡＸＩ＿ＤＭＡ数据传输中断，另外２路接入ＰＬ端的其他输入，分别用于传输启动和请求数据，该两组信号在上升沿分别向ＰＳ端发起中断，ＰＳ端接收到中断后立刻启动相应的数据传输工作㊂各个ＡＸＩ模块传输时钟由ＰＳ端产生一个２００ＭＨｚ的时钟，所有ＡＸＩ模块均在该时钟下工作㊂在ＰＬ端，ＳＦＰ数据发送模块采用双缓存乒乓操作实现数据连续发送㊂在本系统中，每次发送的数据量为１０４ＫＢ／５ １２ｍｓ，在逻辑中例化了２个１２８ＫＢ的双口ＲＡＭ，双口ＲＡＭ输入端连接到从ＡＸＩ数据接收到的数据缓存ＦＩＦＯ输出端，每１０４ＫＢ数据通过２００ＭＨｚ时钟分别写入两个双口ＲＡＭ进行缓存㊂在数据发送端，按照数据发送节奏将数据从双口ＲＡＭ输出端读出，通过ＧＴＰ高速收发器发送到信号处理设备的ＳＦＰ接收单元㊂数据发送模块与信号处理设备通过光纤存在数据交互，当数字信号处理设备需要数据时，向本系统发送使能请求，本系统立即启动数据发送状态机开始发送，每发送一次数据均在头部添加包头，用于信号处理设备解析并排列数据㊂数据发送状态机如图２所示㊂图２㊀数据发送状态机２㊀软件设计本文设计的信号处理注入式仿真设备的核心芯片ＺＹＮＱ包括硬件逻辑设计和ＡＲＭ软件设计两部分㊂系统硬件逻辑上面已经进行了介绍㊂系统的核心控制和数据交互工作由ＡＲＭ核心来完成，该芯片的ＡＲＭ为双核Ｃｏｒｔｅｘ⁃Ａ９处理器，运行主频为６６７ＭＨｚ㊂本系统只运行了一个Ｃｏｒｔｅｘ⁃Ａ９处理器核心㊂该处理器控制整个软件系统的初始化㊁数据由ＤＤＲ３向ＰＬ端的ＤＭＡ传输以及各个中断的初始化及响应㊂程序初始化后，首先是初始化ＰＬ端产生的中断，本软件设计了２个ＰＬ端中断㊂第一个是发送使能中断，仿真系统启动后，当ＰＬ端接收到信号处理设备发送过来的发送启动信号后，ＰＬ端向ＰＳ端产生一个上升沿中断，ＰＳ端立即开始向ＰＬ端发送一批次的数据；第二个中断是ＰＬ端每发送完一批数据到信号处理设备后，产生下一批数据的要数中断，ＰＳ端接收到要数中断后，将程序中的对应标记置位㊂初始化中断后，程序开始初始化ＡＸＩ＿ＤＭＡ模块，首先初始化ＤＭＡ传输完成中断，使ＤＭＡ每发送完成一批数据都由ＤＭＡ模块产生一个中断信号到ＰＳ端；然后初始化ＡＸＩ数据解析模块，使设计的ＡＸＩ数据解析模块开始工作，等待ＤＭＡ通过ＡＸＩ总线传输过来的数据；然后创建多描述子数据连续传输机制，每个描述子对应的缓存空间最大可支持８２３３６０７字节，由于本系统使用的芯片ＰＬ端逻辑资源有限，ＡＸＩ数据解析模块中的缓存ＦＩＦＯ设计为４ＫＢ，这样也有利于ＡＸＩ解析模块接收数据的缓存，本设计中每次传输数据大小为１０４ＫＢ，这里将１０４ＫＢ数据分成５２次，每次传输２ＫＢ，如此后端的缓冲单元不会溢出，同时也满足仿真系统对数据传输带宽的要求㊂程序初始化完成后，就开始等待上位机的操作指令及ＰＬ端的中断信号㊂当上位机按下初始化按钮后，上位机通过ＰＣＩｅ将ＤＤＲ３中的标记位置为特定值；然后上位机选择要发送的数据文件，文件选择完成后系统即启动一次ＤＭＡ传输，将数据缓存在ＰＬ端的一个双口ＲＡＭ１２０㊀吴亚军：基于ＦＰＧＡ的ＰＣＩｅ转光纤数据注入式仿真装置第４２卷中，等待信号处理设备的启动信号；上位机按下开始按钮后，就开始等待板卡ＤＤＲ３的对应位置是否被ＰＳ端设置成特定值，同时等待上一次ＤＭＡ操作是否完成，是否由要数中断产生，如都是，则上位机再将一批数据写入板卡的ＤＤＲ３㊂软件流程图如图３所示㊂图３㊀软件流程图３㊀实验及讨论这里设计的基于ＦＰＧＡ的信号处理设备注入式仿真装置对外接口只有光纤和ＰＣＩｅ接口，主要功能均在ＦＰＧＡ内部实现，因而设计过程中的结果验证能够影响系统设计的效率㊂Ｘｉｌｉｎｘ的Ｖｉｖａｄｏ对于硬件逻辑的设计过程提供了良好的解决方案，Ｖｉｖａｄｏ的集成逻辑分析仪（ＩＬＡ）ＩＰ核能够实时监测硬件逻辑程序中的任意信号的波形，可根据实际需求设定波形采集的深度，是硬件逻辑设计过程中验证各个功能模块逻辑功能的有力工具㊂在本系统设计过程中，从ＰＳ端将数据从ＤＤＲ３读出，通过ＤＭＡ写入ＰＬ端和ＰＬ端通过光纤接口与信号处理设备的数据收发交换是调试过程中需要监测的关键数据㊂图４为ＰＳ端通过ＤＭＡ向ＰＬ端写入双口ＲＡＭ的时序图㊂当数据写入有效时，开始向两个双口ＲＡＭ中的一个写入数据㊂本设计采用两个双口ＲＡＭ做乒乓操作实现数据的连续传输㊂ＤＭＡ模块将数据写入ＡＸＩ数据接收模块，写入时钟为２００ＭＨｚ，该模块将有效数据缓存到ＦＩＦＯ中，同时ＰＬ端将数据从ＦＩＦＯ中读出，写入双口ＲＡＭ中进行乒乓操作㊂当一批数据写入完成后，等待一批数据完成后，程序中的乒乓标记翻转，同时向ＰＳ端发送请求中断，数据发送到ＰＬ端后，写入另外一个双口ＲＡＭ中㊂图４㊀ＰＳ端向ＰＬ端的ＲＡＭ写入数据时序图㊀㊀图５为光纤模块的数据收发时序图，图中接收到信号处理设备发送过来的数据发送使能信号，将ｄａｔａ＿ｒｅｑｕｅｓｔ＿ｉ置高，当ＰＳ端向ＰＬ端发送完成一批数据后，ＰＳ端向ＰＬ端写一个ＧＰＩＯ变化信号，这里为Ｓｔａｒｔ＿Ｔｘ信号，当ＧＰＩＯ发生翻转后该信号即被拉高，信号被拉高后即可触发数据发送状态机向信号处理设备发送双口ＲＡＭ中的数据㊂图５㊀ＰＬ端与信号处理设备数据收发时序图第６期指挥控制与仿真１２１㊀４㊀结束语本文设计了一种基于ＦＰＧＡ的ＰＣＩｅ光纤信号处理设备注入式仿真装置㊂系统采用了ＺＹＮＱ７０００ＦＰＧＡ为核心处理芯片，上位机通过ＰＣＩｅ将数据写入ＦＰＧＡ的ＤＤＲ３缓存，ＦＰＧＡ的ＰＳ将数据通过ＤＭＡ写入ＰＬ端，ＰＬ端用两个双口ＲＡＭ对数据进行乒乓操作，通过光纤与信号处理设备进行数据交互，按信号处理设备的实际节奏需求将数据发送给信号处理设备，使信号处理设备可以通过光纤接收到的数据进行原始信号处理实时仿真，使信号处理设备能够完美复现实际工作时的数据状态，对信号处理设备中算法的调试开发具有重要意义，可在实验室环境下对信号处理设备的算法性能进行充分验证，降低实验成本和装备开发周期㊂参考文献：［１］㊀樊博，王延杰，孙宏海．基于ＰＣＩｅ的高速图像注入式仿真系统［Ｊ］．计算机工程与设计，２０１４，３５（３）：１０５６⁃１０６０．［２］㊀陈东成，胡敬营，等．基于ＩＰ核的多接口ＬＣＤ控制器的设计与实现［Ｊ］．液晶与显示，２０１７，３２（２）：４１⁃４７．［３］㊀樊博．基于ＰＣＩｅ的高速图像采集处理关键技术研究［Ｄ］．北京：中国科学院大学，２０１３．［４］㊀何宾，张艳辉．ＸｉｌｉｎｘＺｙｎｑ⁃７０００嵌入式系统设计与实现 基于ＡＲＭＣｏｒｔｅｘ⁃Ａ９双核处理器和Ｖｉｖａｄｏ的设计方法［Ｍ］．北京：电子工业出版社，２０１６．（责任编辑：胡志强）。

基于PCI接口的高速图像处理系统
陈国鼎;许怡赦
【期刊名称】《现代电子技术》
【年(卷),期】2004(027)015
【摘要】简要介绍了PCI接口控制器CY7C09449的特点,并结合实际的应用系统,详细描述了他在TMS320VC33和PCI总线接口中的使用方法.该系统实现了生物微弱发光信号的实时采集和处理,在科研工作中取得了良好的效果.
【总页数】3页(P28-30)
【作者】陈国鼎;许怡赦
【作者单位】广东工业大学,应用物理学院广东,广州,510620;广东工业大学,应用物理学院广东,广州,510620
【正文语种】中文
【中图分类】TP391.41
【相关文献】
1.基于LVDS和PCI接口的高速图像传输系统设计 [J], 张天文;刘文怡
2.基于PCI接口的高速A/D采集电路设计 [J], 解文涛
3.基于PCI_mt64 IP核的PCI接口设计及在网闸高速数据通讯中的应用 [J], 陈浩;谢吉华;高莹
4.基于PCI接口及LVDS的高速数据传输系统设计 [J], 张雪莲;沈三民;武晋波
5.基于FPGA和PCI接口的车型识别高速同步采集卡 [J], 孙尚民
因版权原因，仅展示原文概要，查看原文内容请购买。

基于PCIe高速通信接口的图像处理系统设计袁柳; 李皓; 李勐; 涂吉【期刊名称】《《科学技术与工程》》【年(卷),期】2019(019)022【总页数】6页(P235-240)【关键词】PCIe; 现场可编程门陈列(FPGA); 图像处理; 手写字符识别; 卷积神经网络【作者】袁柳; 李皓; 李勐; 涂吉【作者单位】中国电子科技集团公司电子科学研究院北京100041; 武汉大学电子信息学院武汉430072【正文语种】中文【中图分类】TP391.41随着大数据、人工智能行业的发展,图像、视频等所需处理的数据量呈爆炸性增长,尤其在以卷积神经网络(convolutional neural network,CNN)为代表的深度学习领域,图像处理系统的计算能力和传输能力需要不断提高。

传统的中央处理器(central processing unit,CPU)、图形处理器(graphics processing unit, GPU)架构存在能耗高、性价比低等问题,现场可编程门陈列(field-programmable gate array,FPGA)作为可编程的硬件,可以根据应用需要实现硬件动态重构,具备高度并行的流水处理能力,CPU+FPGA异构处理架构正成为图像处理的重要解决方案之一[1]。

CPU和FPGA之间高效协同处理需要高速数据传输接口,PCIe总线支持基于PCIe Switch芯片的接口扩展,支持接口位宽、接口数量动态配置,具备优异的可扩展性、灵活性、普适性和低延迟特性,文献[2—5]通过PCIe DMA技术可以实现CPU和FPGA之间的高速数据通信,但是由于PCIe接口复杂,需要丰富的设计经验,目前基于 PCIe接口的图像处理系统还没有得到广泛推广。

文献[6—9]开始借助PCIe高速通信接口实现多路视频图像传输,但是还没有形成一种统一的基于PCIe 的图像处理框架,需要根据不同应用从头开始设计FPGA硬件架构,导致应用开发效率不高。

基于PCI总线图像注入式红外探测器仿真系统
庄良;张涌;汤心溢;李争
【期刊名称】《半导体光电》
【年(卷),期】2008(29)1
【摘要】介绍了基于PCI总线的数字图像注入式红外探测器仿真系统,该系统通过PCI总线从PC机获得仿真数据,以大容量SDRAM作为缓存,FPGA作为接口和状
态机控制。

该系统能够为红外告警、红外搜索跟踪等设备的红外实时信号处理平台提供红外探测器输出信号仿真,该系统输出仿真图像数据来源于外场试验真实获取
的红外图像,具有图像数据真实、实时性好、图像连续无间断、高速等特点,为红外
实时信号处理平台提供了可靠的仿真数据来源。

给出了软、硬件实现的方案和结构。

【总页数】4页(P113-116)
【关键词】红外探测器仿真;FPGA;SDRAM;PCI
【作者】庄良;张涌;汤心溢;李争
【作者单位】中国科学院上海技术物理研究所
【正文语种】中文
【中图分类】TN216
【相关文献】
1.基于PCIe总线的红外探测器图像采集系统设计 [J], 曹欣廷;刘亚斌
2.基于Wishbone-PCI核的红外探测器注入式仿真系统 [J], 杨龙;李范鸣;张涌
3.基于USB2.0数字图像注入式红外探测器仿真器设计 [J], 黄永顺
4.基于PCI总线的红外探测器图像数据采集系统设计与实现 [J], 郑可旺;黄勇;王聪
5.基于FPGA的PCI总线红外图像采集系统设计 [J], 夏润秋;刘洋
因版权原因，仅展示原文概要，查看原文内容请购买。