计数—译码—显示综合应用

实验3.11 计数、译码和显示电路一、实验目的：1. 掌握二进制加减计数器的工作原理。

2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使用方法。

二、实验准备：1.计数：计数是一种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中图3.11.2另外一种可预计的十进制加减可逆计数器CD4510，用途也非常广，其引脚排列如图3.11.3所示，其中，E P 为预计计数使能端，in C 为进位输入端，1P ~4P 为预计的输入端，out C 为进位输出端，U /D为加减控制端，R 为复位端，CD4510输入、输出间的逻辑功能如表3.11.2所示。

表3.11.2：。

2. 译码与显示：十进制计数器的输出经译码后驱动数码管，可以显示0~9十个数字，CD4511是BCD~7段译码驱动集成电路，其引脚排列如图3.11.4所示。

LT 为试灯输入，BI 为消隐输入，LE 为锁定允许输入，A 、B 、C、D为BCD码输入，a~g为七段译码。

CD4511的逻辑功能如表3.11.3所示。

LED数码管是常用的数字显示器，分共阴和共阳两种，BS112201是共阴的磷化镓数码管，其外形和部结构如图3.11.5所示。

图3.11.4图3.11.5三、计算机仿真实验容：1. 计数10的电路：(1). 单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“CMOS”按钮，从弹出的对话框“Family”栏中选“CMOS_10V”，再在“Component”栏中选取4093BD和4017BD各一只，如图3.11.6所示，将它们放置在电子平台上。

图3.11.6(2). 单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“Source”按钮，从弹出的对话框“Family”栏中选“POWER_SOURCES”，再在“Component”栏中选取“VDD”和地线，将它们调出放置在电子平台上。

(3). 双击“VDD”图标，将弹出如图3.11.7所示对话框，将“Voltage”栏改成“10”V，再点击下方“确定”按钮退出。

计数、译码、显示电路实验报告实验目的1．掌握集成十进制计数器、显示译码驱动器及数码管的功能与使用方法。

2．学习译码器和共阳极七段显示器的使用方法。

3．进一步熟悉用示波器测试计数器输出波形的方法。

一、实验原理生活中常需要将计数脉冲值直观的显示出来，它的实现一般经过了下面几个步骤，如图3.7.1方框图所示。

计数器输出的用8421BCD码表示的脉冲个数信号经译码器译码输出相应的脉冲信号，输出的脉冲信号通过显示器显示出相应的数字。

图3.7.1 计数、译码、显示框图1．计数器输入的脉冲数通过计数器计数，并将结果用8421 BCD码表示出来，本实验中采用了一种十进制计数器74LS160。

以74160为例，通过对集成计数器功能和应用的介绍，帮助读者提高借助产品手册上给出的功能表，正确而灵活地运用集成计数器的能力。

（1）74LS160的功能介绍74LS160为十进制可预置同步计数器，其逻辑符号如图3.7.2所示，功能表见表3.7.l所示。

212表3.7.l 74LS160的功能表注意： 3210Q Q Q Q CT CO T计数器有下列输入端：异步清零端CR （低电平有效），时钟脉冲输入端CP ，同步并行置数控制LD （低电平有效），计数控制端 CT T 和 CTp ，并行数据输入端 D 0～D 3。

它有下列输出端：四个触发器的输出端Q 0～Q 3，进位输出CO 。

根据功能表3.7.l ，可看出74160具有下列功能：① 异步清零功能：若CR 输入低电平，则不管其他输入端（包括CP 端）如何，实现四个触发器全部清零。

由于这一清零操作不需要时钟脉冲CP 配合（即不管CP 是什么状态都行），所以称为“异步清零”。

② 同步并行置数功能：在CR =“1”、且LD =“0”的前提下，在CP 上升沿的作用下，触发器Q 0～Q 3 分别接收并行数据输入信号D 0～D 3，由于这个置数操作必须有 CP 上升沿配合， 并与CP 上升沿同步，所以称为“同步”的。

2、用74LS161设计一种十进制计数器（P163图和图 ）（或 自拟旳不大于10进制旳计数器），接入译码显示电路。时 钟信号用手动单次脉冲或1HZ旳正方波信号，观察电路旳 计数、译码、显示过程。
3、将1HZ旳正方波信号改为1KHZ旳正方波，用示波器分别观 察十进制计数器Q0、Q1、Q2、Q3旳输出波形以及CP旳波形。
(2) M > N 旳情况
用多片 N 进制集成计数器组合起来才干构成 M 进制计数器 。各片之间（或称为各级之间）旳连接方式可分为串行进位方式 、并行进位方式、整体置零方式和整体置数方式几种。
若 M 能够分解为若干个因数相乘，即 （ N i ≤N ），则能够采用 串行进位方式或并行进位方式将各个 N i 进制计数器连接起来， 构成 M 进制计数器。在串行进位方式中，以低位片旳进位输出信 号作为高位片旳时钟输入信号；在并行进位方式中，以低位片旳 进位输出信号作为高位片旳工作状态控制信号，全部芯片旳 CP 输入端同步接计数输入信号。
清 数据输入 使
零
置数
能
74LS161功能表
CR LD CP ET 操作状态
0 x x x 清除 1 0 x 预置 1 1 0 保持 1 1 1 计数
ET=CTT&ETP CO=Q3Q2Q1Q0
74LS90异步二五十 进制计数器
74LS90功能表
（2）任意进制计数器旳构成
中规模集成计数器除按其本身进制实现计数功能外，还 能够采用反馈法构成任意进制旳计数器。假定已经有旳是 N 进制计数器，需要得到 M 进制计数器。
M < N 旳情况
用一片N进制中规模集成计数器能够构成 2≤M≤N 旳任 意进制计数器。
a）置零法（复位法） 利用集成计数器旳异步置零端，经过 反馈线逼迫计数器置零。当计数器从全 0 状态 S 0 开始 计数并接受了 M 个计数脉冲后，进入 S M 状态。假如将 S M 状态译码产生一种置零信号加到计数器旳异步置零端 ，则计数器将立即返回 S 0 状态，这么就能够跳过 N － M 个状态，得到 M 进制计数器。

60
25
9
23
3
1
3
514C转速电流双闭环不可逆凋速系统（二）
60
25
9
24
3
1
4
514C转速电流双闭环可逆凋速系统（二）
60
25
9
3
2
交流变频调速系统的安装、调试、测量、分析
25
3
2
1
MMV(或MM440、MM420)全数字交流变频凋速系统三段速控制
60
25
5
26
3
2
2
MMV(或MM440、MM420)全数字交流变频凋速系统模拟量及三段频率控制
60
25
9
27
3
2
3
MMV(或MM440、MM420)全数字交流变频凋速系统四段速控制
60
25
5
28
3
2
4
MMV(或MM440、MM420)全数字交流变频凋速系统模拟量及四段频率控制
60
25
9
29
3
2
5
MMV(或MM440、MM420)全数字交流变频凋速系统五段速控制
60
25
5
30
3
2
6
MMV(或MM440、MM420)全数字交流变频凋速系统模拟量及五段频率控制
60
25
9
4
PLC应用技术
选一
张毓麟
4
1
用PLC实现按空间位置关系确定的逻辑控制
31
4
1
1
运料小车PLC控制
60
25
9
32
4
1
2
机械滑台PLC控制

（2）在实验台上找到芯片74LS161，接通电源UCC=+5V和地线。将EP、ET、D0~D3. LD’和RD’分别接到电平开关上，以便输入高低电平。将CLK接到脉动开关上，Q0~Q3 和C接到发光二极管上，然后按以下测试步骤分别加入各种输入信号，观察发光二极管 的变化情况，并将结果填入自制的功能表中。
四、实验仪器与器材
1.仪器：数字实验台、三用表
2.器材：74LS20（二-4输入与非门）、74LS04（反相器）、7447译码驱动器2 片和七段数码管2片等。
五、实验原理
1. 4位同步二进制加法计数器74LS161的逻辑功能的验证。
74LS161的逻辑电路图见教材P282图6.3.13, 引脚图和逻辑符号如下图（a）、（b）所示。
•保持功能测试：RD’=1.LD’=1，EP=0、ET=1或EP=1.ET=0 然后加时钟或不加时钟，以及 改变D0~D3的输入数据，看其输出变化情况，并将结果填入自制的功能表中。
•计数功能测试：RD’=1.LD’=1.EP=1.ET=1，并加入时钟信号，即用手CLK脉动开关，看 其输出变化情况，并将结果填入自制的功能表中。
161(1)
DCBA
QB QCAr’
S1 S0
1
1 CP
图5－3－13 “12翻1”小时计数、译码和显示电路
3、用与非门和74LS161设计一个60进制计数器。
要求写出60进制计数器地详细设计过程，逻辑图在60进制计数器的基础上加进译码显示电 路，并通过实验验证。
三、实验报告要求
1、根据各题的题意，列出相应功能表或真值表，对于功能验证的部分要写出测试条件和 测试步骤；对于设计部分，要写出详细地设计过程。
2、将各测试结果填入自画的表格中。 3、写出实验总结，主要是电路调试及故障排除方面的经验和教训。

注：集成异步计数器74LS90
74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
图11 －3 为74LS90 引脚排列，表11 －1 为功能表。
通过不同的连接方式，74LS90 可以实现四种不同的逻辑功能；而且还可借助R0(1) 、R0(2) 对计数器清零，借助S9(1) 、S9(2) 将计数器置9 。其具体功能详述如下：
这样的测试方法有利于检查和排除故障，保证实验顺利进行。
1.基本RS 触发器的测试
将图1 的两个输出端接逻辑电平显示，按动按钮开关K2（接地），记下Q 和 的值，按动按钮开关K1, Q 和 的值。
2.时钟发生器的测试
用示波器观察输出电压波形并测量其频率，调节RW，使输出矩形波频率为50Hz 。
3.计数器的测试
接线和调试时，应将各单元电路逐个进行接线和调试，即分别测试基本RS触器、单稳态触发器、时钟发生器及计数器、译码显示电路等逻辑功能，待各单元电路工作正常后，再将有关电路逐级连接起来进行测试，直到测试电子秒表整个电路的功能。这样的模块化测试方法有利于检查和排除故障，是调试电路的常用方法。
六、实验总结
通过本次课程设计，我了解数字秒表的主体电路组成及工作原理，熟悉了集成电路及有关电子元器件的使用，学习和掌握数字电路中基本RS触发器、计数、译码显示等单元电路的综合应用。首先是74LS90的功能，懂得实际应用上，应用串行和并行方式进行连接电路实现计数器的级联电路，进一步可以利用多片芯片设计各进制的计数电路。通过设计重启和停止，启动计数键，我更好的理解了74LS90各引脚的功能和用法。在利用555产生时钟信号时，我也学会了用这个芯片输出不同的频率的信号。
3.计数及译码显示

大学数电实验计数译码显示电路计数译码显示电路计数译码显示综合实验译码显示电路实验报告实验四译码显示电路地址译码电路设计实验译码显示电路编码译码显示电路设计编码译码显示电路译码显示电路的电路图
计数、译码、 计数、译码、显示电路
詹洪陈
实验目的
掌握二-十进制（BCD）码异步计数器的工作 原理及设计方法。 74LS90为2－5计数器。带有置6、置9端。可 实现多种进制的计数器。 熟悉二-十进制译码和显示电路的功能及应用。 掌握8-4-2-1码二-十进制计数器、译码器及显 示电路的测试方法。
（2）构成5421BCD加法计数器
接法：计数脉冲CP接CP1，Q3接CP0。 注意：当Q3有下跳沿时，Q0的状态才会 改 变。7490作5421计数器时，位权5，4，2，1 依次分布在输出端Q0、Q3、Q2、Q1。 当7490作5421计数器时，从Q0端输出的波 形其频率是CP的十分频，且是对称方波。
74LS90功能表
输入
CP0 CP1 R01 R02 R91 R92 Q3
输出
Q2 Q1 Q0
功能
X X
X X
1 0 0 0
0 1 0 0
0 1
0 0
ቤተ መጻሕፍቲ ባይዱ
0 0
0 1
异步置0 异步置9 8421BCD 5421BCD
CP Q0 Q3 CP
0000-1001 Q0Q3Q2Q1 0000-1100
74LS90芯片引脚图
8421十进制
计数脉冲CP接CP0，Q0接CP1
二、8421BCD码六进制计数器
(1)分别用置0法、置9法将74LS90接成 8421 BCD 码六进制计数器，画出电路原 理图。 (2)输入脉冲fcp=1Hz，观察数码管显示 规律。

VDD CO Q0 Q1 Q2 Q3 ETT LD
CR CP D0 D1 D2 D3 ETP VSS 12345678
表5.18.4 CC40161功能表
CR LD C ET 操作状态
0 x Px x 异步清 零1 0 x 同步预 置1 1 0 保持
清 数据输入
零
置数
使 能
1 1 1 ET=ETT&ETP CO=Q3Q2Q1Q0
时计数器是一个24进制计数 器
即当数字钟运行到23时59分59 秒时，秒的个位计数器再输入 一个秒脉冲第时4页/共，26页数字钟应自动 显示为00时00分00秒。
三、计数器40161的逻辑功能及其应用
1. 40161的逻辑功能4位: 二进制同步加(递增)计数器
进
置
位
数
16 15 14 13 12 11 10 9
＋5V
第11页/共26页
6. 主体电路的装调
如果显示字符变化很快，经模过糊联不调清并，纠可正能设是计由方于案电中源的电错流误的和跳不变足引之起处的后，，可再在测集试成电电路路的器逻件辑的功电能源是端否V满C C 足加设退计耦滤要波求。电容最。后画通常出用满足几十设微计要法的求大的总电容体与逻0辑. 0电1路F的图小，电如容图相所并示联 由数字钟系统组成框图按照信号的 流向分 级安装 ，逐级 级联， 这里的 每一级 是指组 成数字 钟的各 功能电 路 级联时如果出现时序配合不同步，或 尖峰脉 冲干扰 ，引起 逻辑混 乱，可 以增加 多级逻 辑门来 延时 如果因实验器材有限，则其中秒计数器 的个位 和时计 数器的 十位可 以采用 发光二 极管指 示，因 而可以 省去2片 译码器 和2片 数码显 示器
CR 1
CR 1

实验九计数、译码与显示一、实验目的1.进一步掌握中规模集成电路计数器的应用。

2.掌握译码驱动器的工作原理及其应用方法。

二、实验原理和电路在数字系统中，经常需要将数字、文字和符号的二进制编码翻译成人们习惯的形式直观地显示出来，以便查看。

显示器的产品很多，如荧光数码管、半导体、显示器、液晶显示和辉光数码管等。

数显的显示方式一般有三种，一是重叠式显示，二是点阵式显示，三是分段式显示。

重叠式显示：它是将不同的字符电极重叠起来，要显示某字符，只需使相应的电极发亮即可，如荧光数码管就是如此。

点阵式显示：利用一定的规律进行排列、组合，显示不同的数字。

例如火车站里显示列车车次、始发时间的显示就是利用点阵方式显示的。

分段式显示：数码由分布在同一平面上的若干段发光的笔划组成。

如电子手表、数字电子钟的显示就是用分段式显示。

本实验中，我们选用常用的共阴极半导体数码管及其译码驱动器，它们的型号分别为LC5011-11共阴数码管，74LS248 BCD码4-7段译码驱动器。

译码驱动器显示的原理框图如图1.9.1所示。

LC5011-11共阴数码管和74LS248译码驱动器管脚排列如图1.9.2所示。

图1.9.1 译码显示原理图LC5011-11共阴数码管其内部实际上是一个八段发光二极管负极连在一起的电路，如图1.9.3（a）所示。

当在a.b……g、DP段加上正向电压时，发光二极管就亮。

比如显示二进制数0101（即十进制数5），应使显示器的a.f.g.c.d段加上高电平就行了。

同理，共阳极显示应在各段加上低电平，各段就亮了，见图1.9.3（b）。

（a）LC5011-11管脚图（b）74LS248管脚图图1.9.2 显示器和译码驱动器外管脚排列图（a）（b）图1.9.3 半导体数码管显示器内部原理图74LS248是4线-7线译码器/驱动器。

其逻辑功能见表1.9.1。

它的基本输入信号是4位二进制数（也可以是8421 BCD码），D、C、B、A，基本输出信号有七个：a、b、c、d、e、f、g。

a b c d e f g dp
0
1
2
3
4
5
6
7
8
9
C
E
F
H
L
显示译码器
显示译码器功能测试
74LS47是与共阳数码管配套 的译码器，输入端A0~A3对 应四位二进制信号输入， Ya~Yg为数码管七段驱动输出 端。按左图接线，按下表输 入电平，并将输出结果填表
显示译码器
输入
输出
显示 字符
A0 A1 A2 A3 Ya Yb Yc Yd Ye Yf Yg
实验注意事项
• 4．芯片输出端不允许并联使用（非OC门）， 更不允许直接接地或接电源，为了提高电 路的抗干扰能力，电路中多余输入端最好 不要悬空。
• 5．实验中，必须遵循“先连线后通电，先 断电后拆线”的操作原则，严禁带电操作。
• 2．计数器分类：
• 1）按进制分为二进制计数器和非二进制计 数器两大类。最常用的十进制计数器属于 非二进制计数器。
• 2）按计数方法可分为：加法计数器（计数值随计 数脉冲的输人而递增）；减法计数器（计数值随计 数脉冲的输人而递减）；可逆计数器（具有加法和 减法计数功能的计数器）
• 3）按计数脉冲引入方式不同分为： • 同步计数器：在同一计数脉冲（CP）的作用下，计
Q0
功能
RC ＇
TC
1 × 0 × ×011 0 2 × 1 1 × ×××× 3 ↑ 1 0 0 ××××
4 ↑ 1 0 1 ×××× 注意：项目3、4连续输入脉冲至少10个
任意进制计数器设计
• 设计7进制的计数器：采用两种 方法
复位脉冲反馈法 置位脉冲反馈法
译码器与数字显示
数码管引脚功能

(A+ A =1)
( )
= A BC + B = A B + C = AB + AC A+ AB = A+ B= A(B +C) = A+ (B +C) = A+ B⋅ C 根据德·摩根定理） （根据德·摩根定理）
三、译码器 2. 显示译码器
由于人们的习惯，各种数字式仪器、 由于人们的习惯，各种数字式仪器、仪表都采用十 进制数码显示器，这就需要有对应的显示译码器， 进制数码显示器，这就需要有对应的显示译码器，它能 把输入的二–十进制数码“译”为能驱动显示器显示出 把输入的二–十进制数码“ 相应的十进制数的输出信号。 相应的十进制数的输出信号。
三、译码器 1. 通用译码器
可以看出： 可以看出： 对应每1个输入 位二值代码 对应每 个输入2位二值代码，只有唯一的一根信 个输入 位二值代码， 号输出线具有高电平（也可设定为低电平），其 号输出线具有高电平（也可设定为低电平），其 ）， 余输出线均为低电平（即为相反的逻辑状态）。 余输出线均为低电平（即为相反的逻辑状态）。 2线-4线译码表器逻辑状态表 线 线译码表器逻辑状态表 输入 B 0 0 1 1 A 0 1 0 1 Y0 1 0 0 0 0 1 0 0 输出 Y1 Y2 0 0 1 0 Y3 0 0 0 1 这种译码器也用于将二 这种译码器也用于将二 –十进制（编码）数变 十进制（编码） 为十进制数，它只有 为十进制数，它只有10 根信号输出线， 根信号输出线，当输入 那6个舍去的代码组合时， 个舍去的代码组合时， 个舍去的代码组合时 没有输出。 没有输出。
三、译码器 在数字电路中，十进制数、 在数字电路中，十进制数、字母等各种信号都是用一 定位数（ 位 的二值代码表示，译码器的功能是将 定位数（n位）的二值代码表示，译码器的功能是将 输入的n位二值代码的含义“ 输入的 位二值代码的含义“译”出（实际上是某种 位二值代码的含义 逻辑运算）并给出相应的输出信号。 逻辑运算）并给出相应的输出信号。 通用译码器——输入有几种可能的状态（ 通用译码器——输入有几种可能的状态（或有用的状 ——输入有几种可能的状态 态）就有几根信号输出线的译码器。 就有几根信号输出线的译码器。 显示译码器——和显示器件（ 显示译码器——和显示器件（我国采用七段字形 ——和显示器件 显示器）配合的译码器。 显示器）配合的译码器。

广东工业大学华立学院课程设计（论文）课程名称模拟电子技术题目名称信号发生器学生学部（系）信息与计算机学部专业班级09信息工程1班学号学生姓名指导教师黎燕霞2011年6月27 日广东工业大学华立学院课程设计（论文）任务书一、课程设计（论文）的内容数字电子计时器一般有振荡器、分频器、译码器和显示器等几部分组成，这些都是数字电路应用最广泛的基本电路。

本设计要求设计一个数字电子秒表，该秒表具有显示、连续计时、直接清零、启动计时和停止计时等功能。

二、课程设计（论文）的要求与数据1. 要求秒表范围0.1-9.9秒，设计精度为0.1秒；2. 要求用一个开关控制三种工作状态，其转换顺序为清零-计时-停止-清零。

3. 要求画好电路图，阐明电路的工作原理，说明设计思想；三、课程设计（论文）应完成的工作1. 完成数字电子秒表的设计（包括计数器设计、555振荡模块设计、时序控制电路设计、数码显示器设计），绘制电路原理图；2. 完成课程设计报告的撰写。

四、课程设计（论文）进程安排五、应收集的资料及主要参考文献【1】邓保青.数字电子技术实验指导书.【2】王毓银.数字电路逻辑设计（脉冲与数字电路第三版）.高等教育出版社，2003.11.【3】康华光.电子技术基础-数字部分（第四版）.高等教育出版社，2006.6.【4】李大友.数字电路逻辑设计.清华大学出版社，2007.12.【5】阎石.数字电子技术基础（第四版）.高等教育出版社，2005.6.发出任务书日期：2011年6月1日指导教师签名：计划完成日期：2011 年6月30日教学单位责任人签章：目录1前言 (1)2设计目的与任务 (1)2.1设计目的 (1)2.2设计的任务 (2)2.3课程设计的要求及指标 (2)3数字电子秒表设计 (3)3.1电子秒表的基本组成和工作原理 (4)3.2发生电路 (5)3.2.1 脉冲发生器（由555构成的多谐振荡器）原理 (5)3.2.2 脉冲发生器（由555构成的多谐振荡器）的参数计算 (5)3.3计数电路 (6)3.4译码显示电路 (8)4电路仿真 (10)5数字电子技术的内容 (10)5.1 数字电子设计的要求及步骤 (11)5.2.组装调试 (12)6元器件明细清单 (13)7参考文献 (13)1前言随着电子技术的发展，电子技术在各个领域的运用越来越广泛。

提高实验难度和挑战性
为了不断提高自己的实践能力和创新能力，我们将尝试设计更加复杂、 具有挑战性的数字电路实验项目，如高性能计数器、可编程逻辑器件等。
THANKS FOR WATCHING
感谢您的观看
实验过程
在实验过程中，我们按照实验指导书 的要求，逐步完成了电路的搭建和调 试。首先，我们设计了计数器电路， 实现了对输入信号的计数功能。然后 ，我们设计了译码器电路，将计数器 的输出信号转换为对应的数字显示信 号。最后，我们将计数器和译码器电 路连接起来，构成了完整的计数译码 显示电路。
实验结果
经过反复的调试和优化，我们成功实 现了计数译码显示电路的功能。该电 路能够准确地对输入信号进行计数， 并将计数结果以数字形式显示出来。 同时，我们还对电路的性能进行了测 试和分析，验证了电路的稳定性和可 靠性。
实验背景
计数译码显示电路是数字系统中常用的电路之一，用于将数字信号转换为可视化的数字显示。
计数译码显示电路通常由计数器、译码器和显示器等部分组成，其中计数器用于对输入信号 进行计数，译码器用于将计数器的输出信号转换为对应的数字显示信号，显示器则用于显示 数字信号。
在实际应用中，计数译码显示电路被广泛应用于各种数字仪表、控制器和智能终端等领域。
对未来实验的展望
01
深入研究数字电路
在今后的实验中，我们将进一步深入研究数字电路的基本原理和设计方
法，探索更加高效、稳定的电路设计方案。
02 03
拓展应用领域
除了计数译码显示电路外，我们还可以将数字电路应用于其他领域，如 通信、控制、数据处理等。因此，我们将积极拓展数字电路的应用范围， 探索其在不同领域中的应用潜力。
03 实验步骤与操作
搭建计数译码显示电路

现代电子技术实验
当接入计数器后， CP 端 输入 TTL 信号，输出端 Q A Q B 接数据选择器和显示控制译 码器的地址端A1、A0。由于 QBQA端以00、01、10、11循 环，构成一个模 4 的计数器。 当四个数码管以较高频率依 次点亮时，四位 LED 动态轮 流显示十进制数，看上去四 个数码管处于点亮的状态。 由于人们的视觉滞留现象， 只要在 1 秒内一个发光管亮 24次以上，每次点亮时间维 持 2ms 以上，则人眼感觉不 到闪烁，宏观上可看到多位 LED同时显示的效果。 CP输入最低频率为200HZ。
实验目的
实验原理
实验内容
注意事项
现代电子技术实验
4、数码管的四位动态显示测试
实验电路见数码管的四位动态显示图。将计数
实验目的
实验原理
器74LS161的CP端接入500Hz的TTL信号，输出端QB、QA 分别接至数据选择器的地址输入端 B 、 A 。设置四组 8421BCD码，记录数码管显示结果。若改变输入频率， 使之在10Hz--200Hz范围变化，观察显示效果，得出相 应结论。
实验目的
输 入 使 能 选 择
输
出
实验原理
G 1 0 0 0 0
B × 0 0 1 1
A × 0 1 0 1
Y0 1 0 1 1 1
Y1 1 1 0 1 1
Y2 1 1 1 0 1
Y3 1 1 1 1 0
实验内容
注意事项
现代电子技术实验
4、同步计数器
74LS161是最常用的四位二进制同步计数器 。该计数器能同步并行预置数据，异步清零， 具有清零、置数、计数和保持四种功能，且具 有进位信号输出，可串接计数使用。
现代电子技术实验

有共阴管和共阳管两种。图 5－3（a）为共阴结构，各段加高电平发光，为高电平驱动方式；
此外，还有低电平驱动的共阳结构，如图 5－3（b）所示。在七段显示器的输入端必须串接
电阻，以限制发光二极管的电流，否则电流太大，容易烧毁发光二极管，这个电流称为驱动
电流，一般为 5～10mA。此外，LED 数码管有红、绿、黄等不同颜色，不同颜色 LED 中每
-20-
2、测试验证 74LS161 和 74LS47 的功能，74LS47 的 a ～ g 接共阳数码管的 a～g。并将
结果填入表 5-2。
时钟 CLK 清除 CLR
表 5-1 74LS161 功能测试 输入
置数
EP
ET
输出
×
0
1
×
×
0
×
×
清除
×
置数
1
1
1
×
1
1
0
×
1
1
×
表 5-2 74LS47 功能测试
与非门译码后，反馈给 CLR 端一个清零信号，立即使 QDQCQBQA 返回 0000 状态，接着，
RD 端的清零信号也随之消失，74LS161 重新从 0000 状态开始新的计数周期。要说明的是， 此电路一进入 1001 状态后，立即又被置成 0000 状态，即 1001 状态仅在极短的时间出现， 因此就跳过了 1001～1111 七个状态，得到了九进制计数器。
1
计数
×
不计数

不计数
输 入
74LS47 辅助 输入端状态
74LS161、8421 码输出端状态 字
脉
型
冲
QD(D) QC(C) QB(B) QA(A)

实验七计数、译码、显示综合实验一、实验目的1.熟悉中规模集成电路计数器的功能及应用2.熟悉中规模集成电路译码器的功能及应用3.熟悉LED数码管及显示电路的工作原理4.学会综合测试的方法二、实验仪器及设备器材数量实验箱 1万用表 1示波器 174LS160 274LS48 274LS20 1三、实验原理对于计数规模小的计数器我们使用集成触发器来设计计数器，但是如果计数器的规模达到十六个以上（如六十进制）时，如果还是用集成触发器来设计的话，电路就比较复杂了。

在这种情况下，我们可以用集成计数器来构成任意进制计数器。

利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。

1.用同步清零端或置数端置零或置数构成N进制计数器步骤如下：1)写出S N-1的二进制代码。

2)求归零逻辑，即求同步清零端或置数控制信号的逻辑表达式。

3)画连线图2.用异步清零端或置数端置零或置数构成N进制计数器步骤如下1)写成状态S N的二进制代码。

2)求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。

3)画连线图在集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置数功能。

四、实验内容用集成计数器74LS160分别组成8421码十进制和六进制计数器，然后连接成一个60进制计数器（6进制为高位、10进制为低位）。

使用译码显示电路显示。

用函数发生器的低频连续脉冲（调节频率为1-2HZ）作为计数器的计数脉冲，通过数码管观察计数、译码、显示电路的功能为正确。

五实验报告1. 六十进制计数器的电路连接图思路分析：采用两个74ls160的输出分别作为六十进制个位和十位的输出。

南京工程学院电工电子实验报告课程名称：电子技术实验项目名称：计数-译码-显示综合应用实验学生班级：汽车技术121实验学生姓名：尹冬冬实验学生学号：215120235同组学生姓名：郁雷振吴敏正实验指导老师：曾宪阳实验时间：2014/5/9实验地点：基础实验楼B310实验报告一、实验目的：1、进一步掌握计数器译码器显示电路的工作原理。

2、学会用给出的组件构成24、60进制计数译码器显示电路的技能及测试方法。

二、主要实验仪器：1. 实验箱、万用表、示波器2. 74LS160、74LS48、74LS20、74LS10 、74LS00 、LC5011三、实验内容：（一）实验原理由于74LS160计数器为异步清零和同步置数。

因此也存在两种的方法将74LS160改装为六进制计数器。

1. 异步清零先得出六进制计数器的数值表： Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1当采用异步清零时，按照十进制数表，可令当74LS160从0101跳到0110瞬间，清零方程输出有效清零信号进行清零。

由函数式可得清零方程F = Q2·Q1 。

将清零电路输出接到74LS160的清零端，即可完成一个六进制计数器。

2. 同步置数明显，代表十位的74LS160要由5跳到0形成一个循环，要置入数肯定是0000，由于置数方式为同步置数，那么必须是整个六十进制计数器在显示59后，在下一个脉冲上升沿出现时就可以将0000置入计数器，完成了由59到0的循环计数。

按照函数逻辑，可得置数函数式为F =Q2·Q0·RCO其中RCO为个位进制计数器的进位输出。

3. 用同一个数码管同时显示出个位数和十位数由于同一个数码管接受译码器信号是一致的，所以必须要对个位数信号和十位数信号进行选通再接入译码器，同时把高频率的时钟信号接到选通器和数码管的使能端。

具体的思路为，当高频时钟信号的低电平到达时，选通个位信号接入译码器，此时最右端的7端LED显示管也接收到有效显示信号，显示出个位数字。