实验三 触发器特性测试

触发器功能实验报告触发器功能实验报告引言：触发器是数字电路中常见的重要元件，它能够在特定的输入条件下产生稳定的输出信号。

本实验旨在通过构建不同类型的触发器电路，探究触发器的基本原理和功能。

实验一：RS触发器RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。

实验中我们使用了两个与非门来构建RS触发器电路，其中一个与非门的输出连接到另一个与非门的输入，反之亦然。

通过设置不同的输入状态，我们可以观察到RS触发器的两种稳定状态：置位和复位。

实验二：D触发器D触发器是一种常用的触发器，它具有单一输入和双输出。

实验中我们使用了两个与非门和一个或非门来构建D触发器电路。

通过输入信号的变化，我们可以观察到D触发器的工作原理：当输入信号为高电平时，输出保持之前的状态，当输入信号为低电平时，输出根据之前的状态进行切换。

实验三：JK触发器JK触发器是一种多功能的触发器，它具有两个输入和两个输出。

实验中我们使用了两个与非门和一个或非门来构建JK触发器电路。

通过设置不同的输入状态，我们可以观察到JK触发器的四种工作模式：置位、复位、切换和禁用。

实验四：T触发器T触发器是一种特殊的JK触发器，它只有一个输入和两个输出。

实验中我们使用了两个与非门和一个或非门来构建T触发器电路。

通过输入信号的变化，我们可以观察到T触发器的工作原理：当输入信号为高电平时，输出状态翻转，当输入信号为低电平时，输出保持不变。

实验五：应用实例在实验的最后，我们通过一个简单的应用实例来展示触发器的实际应用。

我们构建了一个二进制计数器电路，使用了多个D触发器和与非门。

通过输入脉冲信号，我们可以观察到计数器的工作原理：每次接收到脉冲信号，计数器的输出状态按照二进制规律进行变化。

结论：通过本次实验，我们深入了解了不同类型的触发器的功能和工作原理。

触发器在数字电路中具有重要的应用价值，能够实现各种逻辑功能和时序控制。

进一步的研究和实践将有助于我们更好地理解和应用触发器，提高数字电路设计的能力。

数字电子技术实验报告 实验三：触发器及其应用一、实验目的：1、 熟悉基本RS 触发器，D 触发器的功能测试。

2、 了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点。

3、 熟悉触发器的实际应用。

二、实验设备：1、 数字电路实验箱；2、 数字双综示波器；3、 指示灯；4、 74LS00、74LS74。

三、实验原理：1、触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。

在数字系统和计算机中有着广泛的应用。

触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。

触发器有集成触发器和门电路（主要是“与非门”）组成的触发器。

按其功能可分为有RS 触发器、JK 触发器、D 触发器、T 功能等触发器。

触发方式有电平触发和边沿触发两种。

2、基本RS 触发器是最基本的触发器，可由两个与非门交叉耦合构成。

基本RS 触发器具有置“0”、置“1”和“保持”三种功能。

基本RS 触发器也可以用二个“或非门”组成，此时为高电平触发有效。

3、 D 触发器在CP 的前沿发生翻转，触发器的次态取决于CP 脉冲上升沿来到之前D 端的状态，即Q n+1 = D 。

因此，它具有置“0”和“1”两种功能。

由于在CP=1期间电路具有阻塞作用，在CP=1期间，D 端数据结构变化，不会影响触发器的输出状态。

和 分别是置“0”端和置“1”端，不需要强迫置“0”和置“1”时，都应是高电平。

74LS74（CC4013），74LS74（CC4042）均为上升沿触发器。

以下为74LS74的引脚图和逻辑图。

D R D S四、实验原理图和实验结果：设计实验：1、一个水塔液位显示控制示意图，虚线表示水位。

传感器A、B被水浸沿时会有高电平输出。

框I是水泵控制电路。

逻辑函数L是水泵的控制信号，为1时水泵开启。

设计框I的逻辑电路，要求：水位低于A时，开启水泵L；水位高于B时，关闭水泵L。

数电触发器实验报告数电触发器实验报告引言：在数电领域中，触发器是一种重要的电子元件，用于存储和处理数字信号。

触发器可以用于时钟信号的同步、存储数据以及实现各种逻辑功能。

本实验旨在通过实际操作，深入理解触发器的工作原理和应用。

实验目的：1. 了解触发器的基本概念和分类；2. 学会使用触发器构建简单的逻辑电路；3. 掌握触发器的触发条件和时序特性。

实验器材：1. 数字电路实验箱；2. 74LS74触发器芯片；3. 电源线、连接线等。

实验步骤：1. 连接电路：将74LS74芯片插入实验箱中，并根据实验电路图连接芯片的引脚和外部元件。

2. 上电测试：接通电源，检查电路连接是否正确，并观察芯片上的LED指示灯是否亮起。

3. 输入信号测试：通过拨动开关或按下按钮，改变输入信号的状态，观察触发器输出的变化。

4. 触发条件测试：根据触发器的特性表，改变输入信号的时序，观察触发器的触发条件和输出结果。

5. 扩展实验：尝试使用多个触发器芯片构建更复杂的逻辑电路，如计数器、时序电路等。

实验结果与分析：在实验过程中，我们观察到了以下现象和结果：1. 当输入信号满足触发器的触发条件时，触发器的输出状态会发生变化。

例如，在D触发器中，当时钟信号上升沿到来时，若D输入为高电平，则Q输出会跟随D输入的状态变化；若D输入为低电平，则Q输出保持不变。

2. 当输入信号不满足触发器的触发条件时，触发器的输出状态保持不变。

例如，在JK触发器中，当时钟信号上升沿到来时，若J和K输入同时为高电平，则Q输出会取反；若J和K输入同时为低电平，则Q输出保持不变。

3. 不同类型的触发器具有不同的触发条件和时序特性，需要根据实际应用的需求选择合适的触发器。

4. 在构建复杂逻辑电路时，需要注意触发器之间的时序关系和输入信号的稳定性，以确保电路的正确运行。

实验总结：通过本次实验，我们深入了解了数电触发器的工作原理和应用。

触发器作为数字电路中的重要组成部分，广泛应用于计算机、通信、控制等领域。

触发器实验报告一、实验目的本次触发器实验的主要目的是深入了解触发器的工作原理、功能特性以及在数字电路中的应用。

通过实际操作和观察，掌握触发器的基本概念，熟悉其逻辑功能和时序特性，为后续更复杂的数字电路设计和分析打下坚实的基础。

二、实验设备与器材1、数字电路实验箱2、示波器3、逻辑分析仪4、若干集成电路芯片，包括 D 触发器、JK 触发器等三、实验原理（一）D 触发器D 触发器是一种在时钟脉冲上升沿或下降沿触发的触发器。

当 D 输入端的数据在时钟脉冲作用下被传输到输出端 Q。

其逻辑表达式为：Q(n+1) ＝ D 。

（二）JK 触发器JK 触发器具有置 0、置 1、保持和翻转四种功能。

当 J ＝ 1，K ＝ 0 时，触发器置 1；当 J ＝ 0，K ＝ 1 时，触发器置 0；当 J ＝ K ＝ 0 时，触发器保持原态；当 J ＝ K ＝ 1 时，触发器翻转。

其逻辑表达式为：Q(n+1) ＝ JQ' ＋ K'Q 。

四、实验内容与步骤（一）D 触发器功能测试1、按照实验电路图在数字电路实验箱上连接好 D 触发器芯片。

2、将 D 输入端分别接高电平和低电平，通过示波器观察时钟脉冲和输出端 Q 的波形，记录实验结果。

（二）JK 触发器功能测试1、依照实验电路图搭建 JK 触发器的实验电路。

2、分别设置 J、K 输入端的不同组合，观察并记录输出端 Q 的状态变化。

（三）触发器的级联1、将多个 D 触发器或 JK 触发器级联，形成移位寄存器。

2、输入串行数据，观察移位寄存器的输出结果。

五、实验数据与结果分析（一）D 触发器实验结果当 D 输入端接高电平时，在时钟脉冲上升沿，输出端 Q 变为高电平；当 D 输入端接低电平时，在时钟脉冲上升沿，输出端 Q 变为低电平。

这与 D 触发器的逻辑功能相符，验证了其正确性。

（二）JK 触发器实验结果在不同的 J、K 输入组合下，JK 触发器的输出端 Q 呈现出置 1、置0、保持和翻转的状态，与理论预期完全一致。

实验三 触发器及其应用一、实验目的1、 掌握基本RS 、JK 、D 、T 触发器的逻辑功能2、 掌握集成触发器的逻辑功能及使用方法3、 熟悉触发器之间相互转换的方法二、实验原理1、基本RS 触发器2、JK 触发器本实验采用74LS112双JK 触发器集成电路，触发方式：下降沿。

JK 触发器状态方程：n n n Q K Q J Q +=+1 （CP 下降沿时有效）3、D 触发器本实验采用74LS74双D 触发器集成电路，触发方式：上升沿。

D 触发器状态方程：Q n+1=D4、 触发器之间的转换 A 、JK T ： T 触发器Q n+1=TQ n +TQ nB 、D T ’：T ’触发器：每来一个CP ，触发器状态翻转一次。

三、实验设备1、+5V 电源2、逻辑电平开关3、逻辑电平显示4、脉冲源5、74LS1126、74LS747、74LS00四、实验内容1、测试基本RS 触发器逻辑功能由74LS00（四2输入与非门）构建一个基本RS 触发器并对照功能表测试逻辑功能。

2、测试双JK 触发器74LS112逻辑功能 A 、测试R D 、S D 的复位、置位功能B 、对照功能表测试JK 触发器逻辑功能C 、将JK 触发器接成T 触发器，并测试其功能 3、测试双D 触发器74LS74逻辑功能74LS741413121110987654321Vcc1R D 2S D1S D 2R D2CP1CP 2D1D 2Q1Q 1Q 2QGND TQQCP D Q Q Q QA、测试R D、S D的复位、置位功能B、对照功能表测试D触发器逻辑功能C、将D触发器接成T’触发器，并测试其功能五、实验报告1、列表并画电路整理各类触发器逻辑功能2、写出实验体会，并根据自己的理解想像各触发器的实际应用。

广州大学学生实验报告开课学院及实验室：机械与电气工程学院电子楼410 年月日学院机械与电气工程年级、专业、班姓名学号实验课程名称数字电子技术实验成绩实验项目名称触发器功能测试及其应用指导老师胡晓一、实验目的1．验证基本RS、JK、D、T和T′触发器的逻辑功能及使用方法；2．能进行触发器之间的相互转换；3．学习触发器的一些应用。

二、实验原理触发器是具有记忆作用的基本单元，在时序电路中是必不可少的。

触发器具有两个基本性质：（1）在一定的条件下，触发器可以维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可以从一种状态转变成另一稳定状态（1→0或0→1），因此，触发器可以记忆二进制的0或1，被用作二进制的存贮单元。

触发器根据时钟脉冲输入分为两大类：一类是没有时钟输入的触发器，称为基本触发器；另一类是有时钟脉冲输入端的触发器，称为时钟触发器。

（1）基本RS触发器下图所示是由两个与非门构成的基本RS触发器，它是由低电平直接触发的触发器。

具有置“0”、置“1”和保持3种功能。

使用时需要避开不定态。

SR触发器图形符号基本RS触发器功能表（2）．JK触发器JK触发器的控制输入端为J和K，它也是从SR触发器演变而来的，是针对SR逻辑功能不完善的又一种改进。

其逻辑图见图1.6.5所示，功能表和驱动表分别见表1.6.7和表1.6.8。

JK触发器的特性方程是J和K是数据输入端，是触发器状态更新的依据。

若J、K有两个或两个以上输入端时，组成“与”关系。

（3）．D触发器D触发器是由SR触发器演变成的，是=S条件下的特例，其逻辑电路图1.6.4。

功能表和驱动表分别如表1.6.5和表1.6.6。

D触发器的特性方程是Qn+1=D（a）引脚排列（b）逻辑符号三、实验仪器、材料1．+5V直流电源2．双踪示波器3．连续脉冲源4．单次脉冲源5．逻辑电平开关6．逻辑电平显示器7．74LS112、74LS00、74LS74四、实验步骤（1）验证基本RS触发器的逻辑功能用两个与非门组成基本RS触发器，输入端R’、S’接逻辑开关，输出端Q、Q’接逻辑电平显示器，按表所示要求测试并做记录。

实验三 触发器一、实验目的1．掌握触发器的性质。

2．掌握触发器逻辑功能、触发方式。

3．掌握触发器电路的测试方法，简单时序电路的设计、调试方法。

二、实验设备1．数字学习机 一台 2．双踪示波器 一台 3．万用表 一块4．74LS00、74LS74、74LS76片各一片三、理论准备触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成多种电路的最基本逻辑单元。

1．基本RS 触发器图3.3-1图3.3-1为由两个与非门的交驻耦合构成的基本RS 触发器，它是无时种控制低电平直接触发的触发器。

基本RS 触发器具有“0”、置“1”和“保持”三种功能。

通常称S 为置“1”端，因为S =0时触发器被置“1”；R 为置“0”端，因为R =0时触发器被置为“0”， 当S =R =1状态时触发器为“保持”。

基本RS 触发器也可以用两个“或非门”组成，此时为高电平触发有效。

2．JK 触发器在输入信号为双端输入的情况下，JK 触发器是功能完善，使用灵活和通用性较强的一种触发器。

本实验采用74LS76双JK 触发器，是下降沿触发的边沿触发器。

引脚功能及逻辑符号如图3.3-2所示，JK 触发器的状态方程为n n n Q K Q J Q +=+1图3.3-2J 和K 是数据输入端，是触发器状态更新的依据，若J 、K 有两个或两个以上J 和K 为数据输入端时，组成“与”的关系。

Q 与Q 为两个互补输出端。

通常把Q=0，Q =1的状态定为触发器“0”状态；而把Q=1、Q =0定为“1”状态。

3．D 触发器在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为Q n+1=D n其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发器的边沿触发器。

D 触发器的状态只取决于时种到来前D 端的状态。

D 触发器应用很广，可供作数字信号的寄存，移位寄存，分频和波形发生等。

触发器功能测试031210425 刘思何一．实验目的1.了解时钟脉冲的触发作用2.掌握基本RS、JK、D触发器的逻辑功能、编写和使用3.理解触发器所实现的状态转换功能二．实验器件开发板、计算机、vivado软件三．实验内容1.基本RS触发器的编写，验证并且生成IP核。

连接电路图，在R,S两引脚输入不同的电平，测试输出端电平。

module rs_ff10(input s_n,input r_n,output q);reg q;always@*begincase({s_n,r_n})2'b00 : q=1'bx;2'b01 : q=1'b1;2'b10 : q=1'b0;2'b11 : q=q;endcaseendendmodule2.JK触发器的编写，验证并且生成IP 核。

module jk_ff10(input clk,output q,output q_n,input j,input k);reg q;always@(posedge clk) begincase({j,k})2'b00 : q<=q;2'b01 : q<=1'b0;2'b10 : q<=1'b1;2'b11 : q<=~q;default : q<=1'bx;endcaseendassign q_n=~q; endmodule先将s_n、r_n置于10或01状态，然后将其置于11状态，给j、k一个初始激励信号，随后一上一下拨动s_n、r_n的开关，输入一个时钟信号，观察q、q_n灯的亮灭情况。

3.D触发器的编写，验证如JK触发器一样进行验证。

四．实验数据及分析R触发器V16 （s_n）V17 (r_n) U160 0 不定0 1 暗1 0 亮1 1 保持上个状态JK触发器（上升沿触发）R2T1(s_n,r_n) V16(J) V17(K) U16(q) E19(q_n)11->10->01->11 0 1 暗亮置0 11->10->01->11 1 0 亮暗置1 11->10->01->11 0 0 亮暗保持11->10->01->11 1 1 暗亮翻转D触发器（上升沿触发）R2T1 W13(d) V13(q) V14(q_n)10->01 0 暗亮10->01 1 亮暗五．实验心得及体会这是第三次在实验课上用开发板，对于VIV ADO程序的操作已经比较熟练了，已经基本熟悉操作的流程.虽然是按照老师给的步骤一步一步做，但自己已经能理解很多选项的意思。

三态输出触发器和锁存器实验报告有数据1. 理解三态输出触发器和锁存器的工作原理；2. 掌握三态输出触发器和锁存器的实验方法；3. 熟悉使用示波器进行实验测量和数据分析。

实验器材:- 简易逻辑实验箱- 三态输出触发器芯片（例如74LS373）- 锁存器芯片（例如74LS175）- 计时器芯片（例如555）- 示波器- 电源和电线等其他辅助器材实验原理:1. 三态输出触发器（Tri-state Output Flip-Flop）:三态输出触发器是一种特殊的双稳态触发器，其输出可以处于三种状态之一: 高电平、低电平和高阻态（High-Z）。

利用一个使能端（Enable）来控制输出状态，当使能端为低电平时，输出处于高阻态，此时输出不受触发器的状态控制；当使能端为高电平时，输出由触发器的状态决定。

74LS373是一种广泛使用的三态输出触发器芯片，其引脚功能如下（以16位为例）：- D0 ~ D15: 数据输入端，用于输入要存储的数据；- OE：输出使能端，用于控制输出状态；- LE：锁存使能端，用于控制存储操作；- Q0 ~ Q15: 输出端，输出存储的数据。

实验中，我们将通过控制OE和LE端的电平来实现三态输出触发器的控制和数据存储。

2. 锁存器（Latch）:锁存器是一种具有存储功能的触发器，可以通过控制使能端来实现数据的锁存和释放。

常见的锁存器有SR锁存器和D锁存器等。

74LS175是一种广泛使用的锁存器芯片，其引脚功能如下（以四位为例）：- D0 ~ D3: 数据输入端，用于输入要存储的数据；- EN: 使能端，用于控制存储操作；- Q0 ~ Q3: 输出端，输出存储的数据。

实验中，我们将通过控制EN端的电平来实现锁存器的控制和数据存储。

实验步骤:实验一: 三态输出触发器实验1. 连接电路: 将74LS373芯片插入实验箱中，并按照引脚功能连接电路，包括数据输入端、输出端、输出使能端和锁存使能端等。

实验三触发器 (Flip-Flop)一、目的:1.能了解触发器电路的设计原理及其特性。

2.能利用绘图法及AHDL语言设计一个触发器电路。

3.能自行以CPLD数字电路实验系统验证所设计电路的正确性。

二、电路图：三、实验仪配置图：四、实验步骤与画面：1．建立一个名为JKFlipflop.vhd的新文件，并在QuartusⅡ文字编辑器中,以VHDL语言来设计，图为JK触发器的ＶＨＤＬ代码：其中,J,K为输入端口，RD,SD为清零、置一端，ＣＫ为时钟端口，Ｑ，ＱＮ为数据输出端口。

2.存储、检查及编译。

3．创建元件符号。

４.创建波形文件，设定合适的端口信号，仿真元件的波形。

观察波形图可以看出当控制端口选择不同状态时，芯片会对实现相应的触发功能。

五、相关说明：1.数字逻辑电路大致可分为组合逻辑电路和时序逻辑电路，图U8-2为此两种电路的基本方块图。

2.由图U8-2(b)中可知时序逻辑电路是组合逻辑电路再加上“记忆元件”而成的，所谓记忆元件就是要将目前的状态记忆起来，以提供下一个状态变化的参考，其中触发器(Flip-Flop，简称F.F)就是负责记忆资料的常用元件,可以说是整个时序逻辑电路设计最基础也是最重要的部分。

3.RS触发器可说是一切触发器的基础，因此必须从RS触发器开始，然后了解其他类型的触发器。

(1)NAND 型如图U8-3所示为NAND构成的RS触发器电路图与状态分析表由图U8-3的状态分析表整理得图U8-4的RS触发器方块图与真值表。

（2）NOR型如前述NAND门的分析整理可得NOR门的触发器电路图、方块图与真值表，如图U8-5。

时序逻辑电路通常都由时钟(clock)来控制状态变换的时间，所以触发器也都加入了时钟控制，才能达到同步控制的目的。

另外，由RS 触发器的真值表中可以看出不论是NAND或NOR型，都会出现不允许的状态，为了改善这种情形而发展出所谓的JK触发器。

4.如图U8—6所示为JK触发器的电路图与状态分析表。

时序逻辑电路（1）—触发器功能测试7.3.1 基本RS触发器功能测试（1）实验目的熟悉基本RS触发器逻辑功能和特点，掌握测试方法。

（2）实验内容和步骤按图7.3.1所示连线，电路为用与非门构成的基本RS触发器，、接逻辑开关A、B，Q、接指示器。

改变、的状态，观察输出Q和的状态。

填写实验结果入表7.3.1，并写出特性方程表达式。

表 7.3.1RS触发器逻辑功能：_________________________特性方程 =__________________________RS触发器状态转换图：________________________7.3.2 门控D锁存器功能测试（1）实验目的熟悉门控D锁存器逻辑功能和特点，掌握测试方法。

（2）实验步骤按图7.3.2所示连接电路，改变信号输入段分别接逻辑开关E、D。

改变E、D的输入状态，观察输出端Q的状态，填写实验结果表7.3.2，并写出其特性方程。

表7.3.2D锁存器功能：_______________________特性方程= _________________________D锁存器状态转换图：_______________________7.3.3 边沿JK触发器功能测试（1）实验目的熟悉边沿JK触发器的逻辑功能和特点，掌握测试方法。

（2）实验步骤按图7.3.3所示边沿JK触发器电路连线，J、K、、分别接逻辑开关J、K、S、R，CP时钟脉冲信号接逻辑开关C，输出Q和端接电平指示器。

改变J、K状态，观察输出端Q和的状态；改变、的状态，观察输出端Q和的状态。

填写实验真值表7.3.3，并写出其特性方程。

表7.3.3JK 触发器功能：__________________________________ JK 触发器特性方程=__________________________端名称为_____________功能：_________________端名称为____________功能：___________________JK触发器状态转换图：______________________________。

实验五触发器一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能；2、掌握集成触发器的逻辑功能及使用方法；3、学会触发器之间相互转换的方法。

二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

l、基本RS触发器图8—1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。

基本RS触发器具有置“0＂、置“l”和“保持”三种功能。

通常称S为置“l”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R=0（S＝l）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生，表8一1为基本RS触发器的功能表。

基本RS触发器。

也可以用两个“或非门”组成，此时为高电平触发有效。

2、JK触发器在输人信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。

本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。

引脚功能及逻辑符号如图8—2所示。

JK触发器的状态方程为Q n+1 =J Q n +K Q nJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。

Q与Q为两个互补输出端。

通常把Q= 0、Q=1的状态定为触发器0的状态；而把Q=1，Q=0定为1的状态。

下降沿触发JK触发器的功能如表8—2 注：X一任意态，↓一高到低电平跳变，↑一低到高电平跳变，Ø为不定态，Q n为原状态，Q n+1为变化后的状态（改变与否都可能），Q n为与原态相反态。

K触发器常被用作缓冲存储器、移位寄存器和计数器。

3、D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存,分频和波形发生等。

触发器实验报告一、实验目的。

本实验旨在通过实际操作，加深对触发器工作原理的理解，掌握触发器的使用方法，并能够准确地进行触发器的实验测量。

二、实验仪器与设备。

1. 示波器。

2. 信号发生器。

3. 电源。

4. 电路连接板。

5. 电阻、电容、开关等元器件。

三、实验原理。

触发器是一种能够存储和放大数字信号的电子元件，根据输入信号的不同，可以分为正边沿触发器和负边沿触发器。

在本实验中，我们将主要研究正边沿触发器的工作原理和特性。

四、实验步骤。

1. 将触发器电路连接至电源、示波器和信号发生器。

2. 调节信号发生器，产生不同频率和幅值的方波信号输入至触发器。

3. 观察示波器上输出的波形，并记录下触发器的工作状态。

4. 调节输入信号的频率和幅值，重复步骤3，得到更多的实验数据。

5. 对实验数据进行分析，总结触发器的特性和工作规律。

五、实验数据与分析。

通过实验我们得到了不同频率和幅值下触发器的输出波形，观察到了触发器的触发特性和稳态特性。

在输入信号达到一定条件时，触发器会输出稳定的高电平或低电平信号，这为数字电路的稳定工作提供了重要保障。

六、实验结论。

通过本次实验，我们深入了解了触发器的工作原理和特性，掌握了触发器的使用方法，能够准确地进行触发器的实验测量。

同时，我们也意识到了触发器在数字电路中的重要作用，为今后的学习和工作打下了坚实的基础。

七、实验心得。

通过动手操作，我们不仅加深了对触发器的理解，还提高了实际动手能力和实验数据处理能力。

实验中遇到的问题和挑战，也让我们更加谨慎和细致，为今后的学习和科研工作积累了宝贵的经验。

八、参考文献。

1. 《数字电子技术基础》，XXX，XXX出版社，XXXX年。

2. 《电子技术实验指导书》，XXX，XXX出版社，XXXX年。

以上为触发器实验报告内容，希望能对大家的学习和科研工作有所帮助。

J CP K S D R DQQ S D R DD CP Q Q 43121556423156实验三：基本门电路及触发器实验实 验 室： 实验台号： 日 期：专业班级： 姓 名： 学 号： 一、 实验目的1．了解TTL 门电路的原理、性能和使用方法；验证基本门电路逻辑功能。

2．验证D 触发器；J-K 触发器的逻辑功能。

二、实验内容（一）验证以下门电路的逻辑关系1. 用与非门（00）实现与门逻辑关系：F=AB2. 异或门（86）：3. 全加器（00、86）：（二）验证以下触发器逻辑关系1．D 触发器置位端、复位端的功能测试。

2．J-K 触发器置位端、复位端的功能测试。

3．D 、J-K 触发器功能测试。

图3-1 JK 触发器(74LS112)和D 触发器(74LS74)三、实验原理图BA B A B A F ⊕=+=i i i i C B A S ⊕⊕=()ii i i i i B A C B A C +⊕=+1A B F图3-2与门电路 图3-3异或门电路 图3-4 全加器电路四、实验结果及数据处理1． 直接在实验原理图上标记芯片的引脚。

2． 写出实验结果。

（1）与门、异或门实验结果表（用数字万用表测量高低电平1、0的电压值。

）（2）全加器实验结果表=1A BF（4）D触发器的功能测试（5）J-K触发器的功能测试五、思考题1．实验用的与非门和或门中不用的输入端如何处理2．如果与非门的一个输入端接时钟，其余输入端应是什么状态时才允许脉冲通过3．J-K触发器Q n=0时，如果时钟脉冲CP到来后，触发器处于“1”态，J-K两端应预先分别是什么状态J端为高电平 K端高电平或低电平4．J-K触发器与D触发器的触发边沿有何不同J-K触发器是下降沿触发：当CP=1时，从触发器被封锁，输出保持原有状态不变，主触发器接收输入端信号。

当CP由1变0，主触发器被封锁。

存储在主触发器中的信号送入从触发器。

输出新状态。

触发器的实验报告触发器的实验报告引言：触发器是数字电路中常用的一种元件，它具有记忆功能，能够存储和传递信息。

在本次实验中，我们将通过搭建和测试不同类型的触发器电路，深入了解触发器的工作原理和应用。

一、RS触发器的搭建与测试RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。

我们首先按照电路图搭建RS触发器电路，并连接输入和输出信号线。

然后，通过输入不同的逻辑电平，观察输出的变化情况。

实验结果显示，当输入信号为00时，输出保持不变；当输入信号为01时，输出为0；当输入信号为10时，输出为1；当输入信号为11时，输出保持不变。

这说明RS触发器能够存储和传递信息，并且具有稳定的工作状态。

二、D触发器的搭建与测试D触发器是一种常用的触发器，它具有单个输入端和两个输出端。

我们按照电路图搭建D触发器电路，并连接输入和输出信号线。

接下来，我们通过改变输入信号的逻辑电平，观察输出的变化情况。

实验结果显示，当输入信号为0时，输出保持不变；当输入信号为1时，输出与输入信号同步。

这表明D触发器可以根据输入信号的变化来更新输出信号，实现信息的存储和传递。

三、JK触发器的搭建与测试JK触发器是一种常用的触发器，它具有两个输入端和两个输出端。

我们按照电路图搭建JK触发器电路，并连接输入和输出信号线。

然后，我们通过改变输入信号的逻辑电平，观察输出的变化情况。

实验结果显示，当输入信号为00时，输出保持不变；当输入信号为01时，输出为0；当输入信号为10时，输出为1；当输入信号为11时，输出取反。

这说明JK触发器能够根据输入信号的不同来更新输出信号，并具有翻转输出的功能。

四、T触发器的搭建与测试T触发器是一种特殊的JK触发器，它只有一个输入端和两个输出端。

我们按照电路图搭建T触发器电路，并连接输入和输出信号线。

接下来，我们改变输入信号的逻辑电平，观察输出的变化情况。

实验结果显示，当输入信号为0时，输出保持不变；当输入信号为1时，输出取反。

篇一：触发器及其应用实验报告学生实验报告篇二：数据库实验3 触发器报告数据库专题训练------触发器实验报告系别：计算机科学与技术班级：计11-3班姓名：黄娟娟学号：11101020324成绩：评语：指导教师签字：日期：实验二触发器一、实验环境及要求触发器是一种特殊的存储过程，不能被用户直接调用。

可以包含复杂的 sql语句。

在特定事件发生时自动触发执行，通常用于实现强制业务规则和数据完整性。

dml触发器分为两种类型：after 触发器和 instead of触发器。

通过本次实验掌握触发器的创建方法以及使用方法。

二、实验步骤及结果1) 创建一个名为tri_insert_s的触发器，测试改触发器的执行情况，并给出实验结果。

当插入的新记录中sage 的值不是18至25之间的数值时，就激活该触发器，撤销该插入操作，并给出错误提示。

use sxcjgocreate trigger tri_insert_s on safter insertasif exists (select * from insertedwheresage&gt;=18 and sage&lt;=25)print添加成功！ elsebeginprint无法添加！ rollbacktransactionendgoinsert into s values(s8,黄丽,女,26,计算机)insert into s values(s8,黄丽,女,20,计算机)select *from sgo显示如下：insert into s values(s8,黄丽,女,26,计算机)insert into s values(s8,黄丽,女,20,计算机)2）创建一个名为tri_update_sc的触发器，要求：（1）首先判断数据库中是否已经存在名为tri_update_sc的触发器，如果存在，首先删除，再创建。

（2）当试图修改sc表中的学生成绩时，给出不能随便修改成绩的信息提示。

触发器功能测试实验报告引言触发器是数据库中一种强大的功能，用于在特定条件满足时自动触发某些操作。

本实验旨在测试触发器在数据库管理系统中的功能和效果。

通过本实验，我们将深入了解触发器的工作原理，并验证其可靠性和效率。

实验环境为了进行本实验，我们使用了以下软件和工具：•数据库管理系统：MySQL 5.7•开发环境：Visual Studio Code•编程语言：SQL•操作系统：Windows 10实验步骤步骤一：创建测试数据库首先，我们需要创建一个测试数据库，用于存储我们后续实验所需的表和数据。

在MySQL中，我们可以使用以下SQL语句来创建一个名为test_db的数据库：CREATE DATABASE test_db;步骤二：创建测试表接下来，我们需要在测试数据库中创建一些表，用于模拟实际应用中的数据操作。

假设我们要创建一个名为users的表，用于存储用户信息。

该表包含以下字段：id（整型，主键）、name（字符串，用户姓名）、age（整型，用户年龄）。

使用以下SQL语句可以在test_db数据库中创建users表：CREATE TABLE users (id INT PRIMARY KEY,name VARCHAR(255),age INT);步骤三：创建触发器在本实验中，我们将创建一个简单的触发器，用于在users表中插入新记录时自动更新一个计数器表。

假设我们要创建一个名为counter的表，用于存储插入users表的记录总数。

首先，我们需要在test_db数据库中创建counter表：CREATE TABLE counter (count INT);然后，我们可以使用以下SQL语句创建触发器：DELIMITER $$CREATE TRIGGER user_insert_trigger AFTER INSERT ON usersFOR EACH ROWBEGINUPDATE counter SET count=count+1;END;$$DELIMITER ;步骤四：测试触发器现在，我们已经完成了触发器的创建，可以进行测试了。