第一部分器件及开发系统的使用CPLD
第三章 MAX+PLUSⅡ的基本使用
3.1概述
MAX+PLUSⅡ开发系统是易学易用的完全集成化的EDA设计开发环境。目
前已发行10.1 版本。该软件与LATTICE公司的iSPEXPERT及XILINX的
FOUNDATION等软件一样都是CPLD/FPGA的基本开发环境，是CPLD开发所必
须的，它包含了开发CPLD器件的全过程。本章将以MAX+PLUSⅡ的基本使用
为基础介绍CPLD器件的开发方法，主要目的是利用最小的篇幅介绍开发CPLD
器件的全过程，因此不可能面面具到，只能介绍最常用、最基本的特性。但
CPLD器件及其开发系统又是极其复杂的，因此在学习使用时应注意如下特点：
1、 MAX+PLUSⅡ的使用与学习一定要与CPLD硬件的学习相结合。
2、 注意学习软件与动手练习相配合，只有多动手设计与调试才能真正掌设计
思想与设计方法。
3、 多参考相关的书籍或MAX+PLUSⅡ的帮助系统。
4、 在学习过程中要与数字电路、计算机语言等课程进行比较，找出相同点与
不同点，进行比较、类比地学习。
5、 概念的区分与使用：
（1） 器件与符号：如在数字电路中7400为一个器件，在MAX+PLUSⅡ中
器件一般被CPLD器件专用，而MAX+PLUSⅡ中调用的中小规模的器
件都称为符号。本文中有时出于习惯，也会在该使用“符号”的
地方而使用“器件”名称 ，因此在碰到像“器件”、“符号”这样
的词，一定要注意上下文的联系。
（2） 模块与符号：传统习惯，一般是将一个电路抽象后形成模块，利
用模块进行更高层次的设计。而在MAX+PLUSⅡ中电路抽象后形成
的模块依然称为“符号”。因此在见到“模块”与“符号”这样的
词语时，也要注意上下文的联系。
6、 通过本章学习，逐步掌握层次电路的设计，设计过程的功能仿真和时序仿
真，同时学会低层编辑，利用硬件实验系统进行硬件的验证。
MAX+PLUSⅡ与其它软件相比具有使用简单，操作灵活，支持得器件多，设计
1 3.4.2 使用VHDL语言设计例
Max+plus2软件支持VHDL语言描述被设计电路的逻辑功能，如下举例说明如何使用该语言设计逻辑电路。
例一：设计一个加法器
第一步：进入Max+plus2软件环境
第二步：建立项目名称，选择File/Project/Name菜单
第三步：建立新文件，选择File/New菜单，进入文本编辑器（Text Editor File）窗口
第四步：输入VHDL语言编写的源程序，如图3.4.1所示，这是对一个加法器进行的描述。输入完毕后存盘。
图3.4.1
第五步：选择Assign/Device菜单，选定器件。
第六步：选File/Project/Save & Comlile菜单，编译该VHDL源文件
若有错误则改错，然后再编译，直至无错编译成功
第七步：选Max+plus2\Waveform Editor菜单，进入波形编辑窗口，编辑输入波形如图3.4.2所示。
2
图3.4.2
第八步：选择Max+plus2/Simulator菜单，仿真结果如图3.4.3所示。
图3.4.3
用VHDL语言描述的电路同样可以使用File/Create Default Symbol菜单，将该电路转换成一个单元电路，在图形编辑器中调用该单元电路就象调用其它单元电路一样方便、简单，见图3.4.4。
3
图3.4.4
例二：设计一个十进制加法计数器
第一步：进入Max+plus2软件环境
第二步：建立项目名称，选择File/Project/Name菜单
第三步：建立新文件，选择File/New菜单，进入文本编辑器（Text Editor File）窗口
南 京 工 程 学 院
通信工程学院
实 验 报 告
课 程 名 称 EDA技术与VHDL
实验项目名称 D触发器的设计
实 验 班 级
实验学生姓名
学 号
实 验 时 间 2013.10.23
实 验 地 点 信息楼C205
实验成绩评定
指导教师签名
2013 年 10 月 23 日
实验一 D触发器的设计
一、实验目的
学习在maxplusⅡ下用VHDL语言设计简单时序电路与功能仿真的方法。
二、验仪器设备
1、PC机一台
2、maxplusⅡ。
三、实验要求
1、预习教材中的相关内容，编写出D触发器的VHDL源程序。
2 熟悉maxplus软件使用方法
3、用VHDL语言输入方式完成电路设计，编译、仿真。
四、实验内容及参考实验步骤
（一）、设计输入
1、开机，进入maxplusⅡ。
2、准备工作：在D硬盘上添加一个新文件夹用于存放NOR项目设计文件，文件夹要用字母命名，Maxplus II不认识写汉字的文件夹，文件夹起名为NOR。
3、为本工程设计建立一个工程文件夹，命名为DFF1
4、建立设计文件。
选择File菜单之New项，选择文件类型，本设计选择VHD File。建立一个文本编辑文件(text editor file)
—— 图编辑器，用于逻辑图设计，文件格式*.gdf。
—— 符号编辑器，可编辑或创建符号文件，文件格式*.sym。
实验一 3—8译码逻辑设计(图形法)
姓名：赵佳伟 学号：1002100449
一、实验目的
l、学习并掌握MAX+PLUSⅡ10.0 Altera CPLD软件开发平台。
2、通过一个简单的3—8译码器的设计，掌握图形编程的使用方法。
3、掌握组合逻辑电路的静态测试方法。
二、实验步骤
（1）进入windows操作系统，打开MAX+PLUSⅡ10.0。
1、启动File／Project Name菜单，输入设计项目的名字。点Assign／Device菜单，选择器件(本设计全选用EPM7128) 。见图2.1.1。
2、启动菜单File／New，选择Graphic Editor File，打开原理图编辑器，进行原理图设计输入。
图2.1.1
（2）设计的输入
1、编辑环境下放置一个器件
① 在原理图的空白处双击鼠标左键，出现图2.1.2。
② 在光标处输入组件名称或用鼠标点取组件，OK即可。
③ 如果安放相同组件，只要按住Ctrl键，同时用鼠标拖动该组件
④ 图2.1.3为组件安放结果．
图2.1.2
图2.1.3
2、在器件的管脚上添加连线
在元件引脚附近，鼠标光标自动由箭头变为十字。按住鼠标左键拖动，即可画出连线如图2.1.4。
图2.1.4
3、保存原理图
单击保存按钮，对于第一次输入的新原理图，出现类似文件管理器的图框，选择合适的目录和名称保存刚才输入的原理图2.1.4，原理图的扩展名.GDF，本实验中取名为：EDA.GDF。
（3）原理图编译
启动MAX+PLUS II＼COMPILER菜单，按START开始编译，生成.SOF和.POF等文件，以便硬件下载和编程时调用，同时生成.RPT文件，如图2.1.5。
图2.1.5 （4）仿真
