max+plus2教程
- 格式：doc
- 大小：9.97 MB
- 文档页数：45
EDA(VHDL & FPGA)
实验指导教程
编者 林海波
长春工程学院电子信息教研室
EDA(VHDL & FPGA)实验指导教程
１ 前 言
本实验指导教程是EDA（VHDL & FPGA）上机实验指导教材，上机实验前，学生应依照教师指定的实验项目，认真预习实验内容，提前确定实验方案、初步设计实验项目的逻辑电路图或编写、设计VHDL程序，编制VHDL程序清单。上机实验是一个验证和调试过程，只有充分的预习才能最大的发挥学习效果。
学生在实验教学中要认真依据要求完成每个实验项目，并按照要求详细撰写本书中指定实验项目的实验报告。
教师批阅后，将报告发回。学生所获得的成绩将作为平时上机实验成绩的一部分，记入期末的考核成绩。在期末必须上交全部实验报告，并装订存档，不及时交回者，实验成绩记为零分。
本实验指导教程可以作为《VHDL与数字系统设计》课程的实验指导书使用，也可以作为《EDA（VHDL）课程设计》的参考书使用。
《VHDL与数字系统设计》课程组
2009年5月
EDA(VHDL & FPGA)实验指导教程
２
第一章 MAX+PLUSⅡ EDA软件操作
第一节 逻辑设计的输入方法
逻辑设计的输入方法有图形输入、文本输入等。输入方法不同，生成的文件格式也有所不同。我们分别以图形输入法和文本输入法介绍MAX+plus II软件的使用方法。
1.1 图形设计输入法
我们将用一简单的实例介绍该输入法。启动MAX+plus II，该管理器窗口被打开。
1. 项目的建立
用户的每个独立设计都对应一个项目，每个项目可包含一个或多个设计文件，其中有一个是顶层文件，顶层文件的名字必须与项目名相同。编译器时对项目中的顶层文件进行编译，所以必须确定一个文件作为当前项目。对于每个新的项目应该建立一个单独的子目录，当指定项目名称时，也就同时指定了保存该设计项目的子目录名。建立项目名称的步骤如下：
1．在File菜单中选择Project 的Name 项（图1.1），将出现图1.2对画框。
图1.1
图1.2
2．在Project Name框内，键入设计项目名（注意：一定是英文名）和所选的路径，单击OK。这时，MAX+plus II的标题条将显示新项目名字。 键入项目名
如：cntm12
改变盘符，如：
E:\mydesign\graph 改变路径 EDA(VHDL & FPGA)实验指导教程
３ 2．建立新的图形文件
在File 菜单下选择“NEW”，出现图1.3所示的对话窗：
图1.3 新建文件类型对话框
在图1.3中选择“Graphic Editor file”后，选择“OK”后出现图1.4即可开始建立图形输入文件，图中标明了每个按钮的功能。如果需要，通过单击图形编辑器标题条中的放大按钮可使图形编辑器窗口放置最大。
图1.4
以四位计数器为例建立图形文件
调入一个元件。调入74163元件。在图形编辑区双击鼠标左键可打开“Enter symbol”对话框，如图1.5。在对话框内你可选择需要输入的元件/逻辑符号。
选择该项可建立一个图形输入文件
可编辑用户生成的符号文件
建立文本输入文件，如VHDL，Verilog HDL文件
可建立波形输入模拟文件
图形编辑区 选择工具
文本编辑工具 正交线工具
画直线、对角线
圆形工具 弧形工具
与窗口适配，缩小到最小，即窗口大小
连接点断开
打开橡皮筋连接功能
关闭橡皮筋连接功能 放大、缩小 EDA(VHDL & FPGA)实验指导教程
４
单击“OK”，此时在图形编辑器窗口出现了74163元件，如图1.6所示。
图1.6
从“File”菜单下选择“Save”，出现文件保存对话框，选择“OK”，使用默认的文件名存盘。此处默认的文件名为“ygc.gdf”，及项目名“ygc”加上图形文件的扩展名“.gdf”。
放入输入和输出引脚，方法与放置图元件相似，即图31“Symbol Nam框中键入INPUT或OUTPUT，然后选择OK， INPUT或OUTPUT符号就会显示在图形编辑窗中。如果要重复放置同一符号，可用复制符号的方法，这样可以提高图形输入的速度，具体方法是将鼠标放在要复指定您将输入文件中的符号名称
双击一个符号库，在Symbol
Files对话框中将出现它的所有符号 显示当前路径下的所有符号
图1.5 EDA(VHDL & FPGA)实验指导教程
５ 制的符号上，按下Ctrl健和鼠标左健不放，同时拖拽鼠标，并把它放在指定位置，这样就可以复制符号了。此例中共放置3个INPUT和5个OUTPUT。
在本例中，三个输入引脚分别被命名为en、clear和clk，分别作为计数使能、清零和时钟输入。五个输出引脚分别被命名为s0、s1、s2、s3和cout，分别作为计数器计数输出和进位输出。
用同样的方法，调用一个三输入与非门（nand3）、gnd、vcc等（位于库prim中）。这些元件也可在符号输入对话框直接输入名字（如nand3，gnd）获得，单击“OK”即可。xor代表异或门。
MAX+plus II提供了大量的库文件，每个库对应一个目录。这些库根据其功能大小及特点可分为：
库 名 内 容
用户库 放有用户自建的元器件，即一些底层设计
Prim（基本库） 基本的逻辑快器件，如各种门、触发器等
Mf（宏功能库） 包括所有74系列逻辑元件，如74163，74161等
Mega-lpm（可调用参数库） 包括参数化模块，功能复杂的高级功能模块，如可调模值的计数器，FIFO，RAM等。
edif 和mf库类似
为引脚和引线命名
（1） 为引脚命名的方法是：在引脚的PIN-NAME处双击鼠标左键，然后输入指定的名字即可。
（2） 引线命名的方法是：选中需命名的引线，然后输入名字。
对于n为宽的总线A命名，可以采用A[n-1..0]形式，其中单个信号可用A0，A1，A2，……，An形式。
连线
如果需要连接两个端口，则将鼠标移到其中一个端口上，这是鼠标指示符自动变为“+”形状，然后可按下属步骤操作：
（1） 一直按住鼠标左键并将其拖至第二个端口；
（2） 放开左键，则一条连线被画好了；
（3） 如果需要删除一根连接线，可单击这根连接线使其呈高亮线（为红色），用手按DEL键即可删除。
在图形编辑框中的Option菜单中列出了编辑图形时的一些选项（如图1.7所示），包括文本的字型和大小控制、线型、显示任务、网络控制等，设计人员可以根据需要进行选择。 输入引脚
输出引脚 EDA(VHDL & FPGA)实验指导教程
６
图1.7 图形编辑选项
将元件端口连接好，可得图1.8，并存盘。
图1.8 模为12的计数器电路图
保存文件，检查基本错误
（1）在设计过程中，如需保存新文件或重新命名文件名，则选择File菜单中的Save As项，出现Save As对话框，如图1.9所示。在File Name对话框内输入设计文件名，然后选择OK即可保存文件。 EDA(VHDL & FPGA)实验指导教程
７
图1.9 Save As对话框
（2）若是为了保证输入逻辑的正确性，可将此逻辑对应的文件保存起来，并检查一些有关错误。其具体操作步骤如下：
在File工具栏中选择save&Check命令，该文件即将保存起来，同时MAX+plus II编辑器窗口打开。编辑器网表提取器模块检查该文件的错误，更新层次结构的现实，同时给出错误和警告数目的信息。
如果Save&Check命令执行成功，无错误和警告数目的信息，就选择OK。
单击Document Control（文件控制）菜单框，关闭此编译器窗口并返回到图形编辑器。
如果编辑器发出了错误或警告信息，而信息处理器没有自动予以显示，这是可以从MAX+plus II菜单中选择Message Processor来打开信息处理窗口。在信息处理器窗口中选i择一条信息并定位以找到信息产生的地方，也可以选择Help on Message（信息帮助）功能得到有关的解释，这样就可以定位设计文件中的错误并加以改正。
3.设计项目的编译
MAX+plus II编译器可以加查项目中的错误并进行逻辑综合，将项目最终设计结果加载到器件中去，并为模拟和编程产生输出文件。
MAX+plus II编译器既能接受多种输入文件格式，又能输出多种文件格式。首先，它能接受的设计文件包括MAX+plus II自己的图形文件（.gdf）、AHDL文件（.tdf）、VHDL文件（.vhd）；它还能接受第三方EDA工具输入文件，如EDIF文件（.Edf）、库映射文件（.lmf）OrCAD文件(.sch)及Xilinx文件(.xnf)；最后，它还能接受赋值和配置文件（.acf）、第三方EDA工具所用的网表文件（.vo）和标准格式的SDF文件（.sdo），另外还可输出可编程文件，包括用于编程器的目标文件（.pof）、用于在先配置的SRAM目标文件（.sof）和JEDEC文件（.jed）。下面介绍编译过程：
(1) 打开编译器窗口
在MAX+plus II菜单中选择Compiler菜单项，则出现编译器窗口，如图1.10所示： 指定具体的设计文件名
显示当前文件类型的缺省扩展名，您可从下拉列表中选择不同的扩展名
