◎<习题一>◎<习题二>◎<习题三> ◎<习题四>◎<习题五>◎<习题六> ◎<习题七>◎<习题八>◎<习题九> ◎<习题十>◎<总复习题> ※<习题一> 第一章习题答案 一、选择题 DCABD DACAC ACDBA BCCBA BB (ABE) B 二、计算题 1、将下列十进制数分别转换成二进制、十六进制和BCD码的 形式 （1）33D=00100001B=21H=00110011BCD （2）22 .37D=00010110.0101B=16.5H=00100010.00110111BCD 2、将下列二进制数分别转换成十进制、十六进制的形式。（1） 10101100 B=172D=ACH （2） 1001．01 B= 9.25D=9.4H （3）11001100. 011B=CC.6H=204.375D 3、将下列十六进制数分别转换成二进制、十进制的形式。（1）7B H=01111011B=123D （2）0E7．2 H=231.125D=11100111.0010B （3）21A9H=8617D=0010000110101001B 4、将下列BCD码转换成十进制数。 (1)10010010BCD=92D （2）01010010=52D （3）1000111. 0110=47.6D 5、将下列带符号数分别用原码、反码、补码来表示。 （1）+39 原码、反码、补码为00100111B
（2）－121 原码为11111001B，反码为10000110B，反码为10000111B 三、填空题 1、带符号数在机器中可用_原_码、_反_码和_补_码表示。 2、___运算器___和_控制器_____是计算机硬件的核心，称为中央处理器（CPU）。 3. CPU一次可处理的二进制数的位数称为___字长___。 4、字长为___8___的整数倍。 5、.MCS-51的最基本时间单位是_ 时钟___周期。 6、.8051的一个机器周期由___12___个时钟周期组成。 7、半导体存储器分为__ROM__和__RAM____。 8、根据信息传送的属性，总线可分为___地址总线___、_数据总线_____和__控制总线____。 四、问答题 1、什么是字长？Intel公司的MCS-51系列单片机的字长是多少？答：字长是指计算机能一次处理二进制数码的位数，MCS—51系列单片机字长为8位，又称8位机。 2、简述半导体存储器的分类及各类存储器的功能。 答：（1）只读存储器（ROM） ROM在使用过程中，存储的信息只能被读出，而不能用通常的方法写入。在系统断电时，ROM中的信息并不会丢失。因此，这类存储器适用于存放各种固定的系统程序、应用程序和常数等。 ROM按制造工艺的不同可分为以下几种： A）掩膜ROM 存储在ROM中的信息是在生产过程中用“掩膜”工艺固化在ROM芯片中的，一旦做好，不能更改。只适用于存储成熟的固定程序和数据，在大批量生产时，可降低成本。 B）可编程ROM（PROM） PROM中的信息是由用户写入，但只能写一次，写入后的信息以后不能更改。 C）可擦除ROM 允许用户对已写入的信息进行多次修改，但修改之前要先将原来的内容擦除掉，按擦除方法不同，又分为两种： 紫外线擦除的ROM（EPROM）：在芯片上有一窗口，用紫外线擦抹器照射该窗口约20分钟后就可擦除，然后加规定的编程电压可重新写入程序。 电擦除的ROM（EEPROM）：它允许用户利用+5V的电压擦除已存入的信息，并可进行重新写入，擦除和写入过程可在线完成，不需将芯片从用户系统中取出。
单片机原理及接口技术于2018年4月15日城建学院（仅供参考，不保证全部正 1 确） 2 一、选择题 3 1、8051单片机的( D )口的引脚，还具有外中断、串行通信等第二功能。 4 A.P0 B.P1 C.P2 D.P3 5 2、单片机应用程序一般存放在（ B ）。 6 A.RAM B.ROM C.寄存 7 器 D.CPU 8 3、下列指令中不影响标志位CY的指令有（D）。 9 A.ADD A， 10 20H B.CLR C C.RRC A D.INC A 11 (加1指令) 12 4、CPU主要的组成部分为（A）。 13 A.运算器、控制器 B.加法器、寄存器 C.运算器、寄存 14 器 D.运算器、指令译码器 15 5、8051复位后，PC与SP的值为（B）。 16 A.0000H，00H B.0000H，07H C.0003H，07H D.0800H，00H 17 6、当需要从MCS-51单片机程序存储器取数据时，采用的指令为（B）。 18 A.MOV A, @R1 B. MOVC A, @A + DPTR C.MOVX 19 A, @ R0 D.MOVX A, @ DPTR 20 7、8051单片机中既可位寻址又可字节寻址的单元是（A）。 21 A.20H B.30H C.00H D.70H 22 23 8、下列哪条指令是正确的（D）。 24 A.PUSH R2 B.ADD R0,A C.MOVX A @DPTR D.MOV @R0,A 25
9、MCS-51单片机复位操作的主要功能是把PC初始化为( C )。 26 A.0100H B.2080H C.0000H D.8000H 27 10、寻址空间为程序存储器所用的指令是（ A ）。 28 A. MOVX B.MOV C.MOVC D.ADDC 29 11、执行中断返回指令，从堆栈弹出地址送给（C）。 30 A. A B. CY C. PC D. DPTR 31 12、存储器的地址范围是0000H~0FFFH，它的容量为（D）。 32 A.1KB B.2KB C.3KB D.4KB 33 13、MOVX A , @R0指令中，源操作数采用（ D）寻址方式，指令作用在（）区间。 34 A.寄存器，外部数据存储器 B.直接，程序存储器 35 C.寄存器间接，内部数据存储器 D.寄存器间接，外部数据存储器 36 14、A7H和5BH两个立即数相加后，和为（C），（CY）是（）。 37 A.1CH，0 B.C1H，0 C.02H，1 D.C1H，1 38 15、若（A）=86H，（PSW）=80H，则执行RRC A指令后（ A）。 39 A.C3H B.B3H C.0DH D.56H 40 16、如果（P0）=65H ，则当下列指令执行后（P0）=（ C ）。 41 CPL P0.2 第二位取反 42 SETB C CY置1 43 MOV P0.4 ，C 第四位等于1 44 A.61H B.75H C. 71H D. 17H 45 17、( D )指令是MCS-51指令系统中执行时间最长且长达4 us的。 46 A.比较转移 B.循环转移 C.增减量 D.乘除法 47
苏州经贸职业技术学院 2009-2010学年第二学期 《单片机原理及应用》期终试卷（A） 班级：姓名：学号：成绩： 一﹑填空题(将正确答案填在题干的空白处。1分×35=35分) 1、十进制数－47用8位二进制补码表示为：11010001B。 2、89C51含4KB Flash ROM，128B的RAM，在物理上有4个独立的存储器 空间。 3、若8031单片机的晶振频率fosc＝12MHz，则振荡周期为1/12us ，状态周期为1/6us ，机器周期为1us ，执行MUL AB指令需要时间为4us 。 4、假定A=85H，R0=20H，（20H）=0AFH。执行指令：ADD A，＠R0后，累加器 A的内容34H ，CY的内容1 ，AC的内容1 ，OV的内容1 。 5、假定DPTR的内容为8100H，累加器A的内容为40H，执行下列指令： MOVC A，@A+DPTR 后，送入A的是程序存储器8140H 单元的内容。 6、PSW中RS1 RS0=10H时，R2的地址为12H 。 7、ROM在物理上分为片内ROM 和片外ROM ，在逻辑上两者统一编址。 8、MCS-51单片机当EA=1时，首先使用的是片内程序存储器，存储容量超过4KB时开始使用外部程序存储器；EA=0时，则仅仅使用片外程序存储器。 9、MCS—51单片机访问片外存储器时，利用ALE 信号锁存来自P0 口的低8位地址信号。 10、欲使P1口的高4位输出1，而低4位不变，应执行一条ORL P1，#0F0H指令。 11、12根地址线可选4KB个存储单元，32KB存储单元需要15 根地址线。 12、设80C51 fosc=12MHz，定时器工作在方式0，则最大定时时间为8192μs。 13、异步串行数据通讯有单工、半双工和全双工共三种传送方式。 14、51单片机的中断系统最多可以有 2 个嵌套。 15、8031单片机指令MOV是访问内RAM ，最大范围为256B ，MOVX是访问外RAM ，最大范围为64KB，MOVC是访问ROM ，最大范围为64KB 。 二、单项选择（1分×15=15分） 1、MCS-51上电复位后，SP的内容是（B） （A）00H （B）07H （C）60H （D）70H 2、80C51是（C）
本科生毕业设计报告学院物理与电子工程学院专业电子信息工程 设计题目：基于51单片机的 简易逻辑分析仪设计 学生姓名 指导教师 （姓名及职称） 班级 学号 完成日期：年月
基于51单片机的简易逻辑分析仪设计 物理与电子工程学院电子信息工程 [摘要]本设计完成了一种能进行数字电路中多路数据测试的简易逻辑分析仪。它以51单片机控制核心，数模转换器为逻辑信号门限电平控制电路，用按键和 12864LCD作为人机交互界面，采用C51进行模块化编程，实现了四路信号的测试，具有成本低，使用方便等特点。 [关键词]数字电路单片机数模转换器逻辑分析仪 1 设计任务与要求 本设计的主要任务及参数指标是：数据位数4位，存储深度80字；数据速率最高1kHz；输入阻抗大于50kΩ；逻辑信号门限电平在1.0V～4.0V 范围内按8级任意设定。 2 设计方案 本系统采用51单片机为控制核心，系统由单片机系统、逻辑电平控制、按键、LCD显示、系统电源等模块构成。被测数据输入到逻辑电平控制模块，然后进行单片机进行测试，按键用于控制逻辑信号门限电平的大小，系统电源为各模块供电，各模块的供电电压为5V。
图1 系统框图 3 设计原理分析 3.1 单片机系统电路设计 图2 单片机系统电路 单片机系统为逻辑分析仪的核心，负责控制逻辑分析仪的逻辑电平、检测按键并驱动LCD 进行显示。单片机系统电路如图2所示，由晶体振荡器Y1、电容C3和C4构成振荡器电路，为单片机提供时钟信号。电容C1、电阻R2和R1、按键KEY1构成单片机复位电路，高电平复位，当按键KEY1按下的时间超过2个机器周期以上时，单片机就执行复位操作。EA 接高电平，单片机首先访问内部程序存储器。J1为1KΩ的排阻，作为P0口的外部上拉电阻。在硬件制作时为了方便单片机的测试和功能的扩展，把所有的I/O 口均通过排针引出。 EA/VP 31X119X218RESET 9 RD 17WR 16 INT012INT113T014T115P101P112P123P134P145P156P167P178P0039P0138P0237P0336P0435P0534P0633P0732P2021P2122P2223P2324P2425P2526P2627P27 28 PSEN 29 ALE/P 30TXD 11RXD 10U18051 P10 P11P12P13P14P15P16P17P00P01P02P03P04P05P06P07P20P21P22P23P24P25P26P27 123456789J1 1K +5 Y112M +5 RXD TXD RD WR T0T1INT0INT1C3 22p F C4 22p F R28.2K C110u F +5 12J6CON2 KEY1SW2 R1100 . .
简易逻辑分析仪 摘要 本系统是由单片机作为主控制器、可编程器件作为辅助控制单元来实现数字信号产生、逻辑信号采集和示波器显示。 由单片机为核心的信号发生器，实现了大范围可控频率、预设码型的信号输出；数据采集模块的输入电路中的程控迟滞比较器，提高了输入信道的抗干扰能力。可编程器件高密度特点在本系统中的应用，大大减少了外围器件，增强了系统的可靠性。带有LCD显示模块为用户控制提供友好的人机界面，实现了设置掉电保护功能，并支持鼠标操作和图形打印。 关键词逻辑分析仪单片机可编程器件程控迟滞比较器一、方案论证及选择
方案一： 利用普通的74系列移位计数器构成数字信号发生器，纯单片机方式实现逻辑分析仪。 图 1-1 方案一结构框图 如图1-1所示，数字信号发生器部分，利用74系列的移位计数器的基本功能，通过拨码开关向置数端预置循环序列，通过TTL 驱动输出数字信号。逻辑分析仪部分的门限电压由电位器控制。这种方法单片机除了完成基本的数据分析外，还需要完成对逻辑数据的采集、存储、显示等大量控制工作。 方案二： 由单片机产生数字信号序列，由另外两片单片机构成逻辑分析仪。 射随器 门限 比较器 电位器 调压电路 单 片 机 Z Y X D/A D/A 预 置 拨码开关 序列 输出 数字信号发生器 简易逻辑分析 100Hz 时钟 键盘 级联74 移位计数器 数码管
图 1-2 方案二结构框图 如图1-2所示，相比方案一在信号产生上方案二采用了单片机方案，数码管显示循环序列码状态，本方案用软件可以实现不同频率、更加复杂数字信号的输出。在逻辑分析仪部分，部分的特点是双单片机结构，二者通过串口通信，下位机单片机3只负责显示，上位机单片机2通过D/A 输出程控的门限电平。本方案解决了显示与数据采集处理不能同时工作的矛盾， 方案三 利用FPGA/CPLD 的高速特点，实现系统并行工作，这是本方案相比于方案二的特色之一。用可编程器件可以高速完成单一功能模块。FPGA/CPLD 的使用弥补了单片机在高速采集和实时显示的弱点，使整个系统的处理能力远超过当前微控制器的水平，这使设计十分具有发挥的空间。而且通过合理地划分软硬件的工作量，将使软件控制和软件编写变得容易。 单 片 机 2 单 片 机 3 单 片 机 1 输出级TTL 驱动 射随器 D/A 门限 比较器 串口 通信 Z Y X D/A D/A 数码管 键盘 数字信号发生简易逻辑分析 键盘 数码管
第一章习题参考答案 1-1：何谓单片机？与通用微机相比，两者在结构上有何异同？ 答：将构成计算机的基本单元电路如微处理器(CPU)、存储器、I/O接口电路和相应实时控制器件等电路集成在一块芯片上，称其为单片微型计算机，简称单片机。 单片机与通用微机相比在结构上的异同： (1)两者都有CPU，但通用微机的CPU主要面向数据处理，其发展主要围绕数据处理功能、计算速度和精度的进一步提高。例如，现今微机的CPU都支持浮点运算，采用流水线作业，并行处理、多级高速缓冲(Cache)技术等。CPU的主频达到数百兆赫兹(MHz)，字长普遍达到32位。单片机主要面向控制，控制中的数据类型及数据处理相对简单，所以单片机的数据处理功能比通用微机相对要弱一些，计算速度和精度也相对要低一些。例如，现在的单片机产品的CPU大多不支持浮点运算，CPU还采用串行工作方式，其振荡频率大多在百兆赫兹范围内;在一些简单应用系统中采用4位字长的CPU，在中、小规模应用场合广泛采用8位字长单片机，在一些复杂的中、大规模的应用系统中才采用16位字长单片机，32位单片机产品目前应用得还不多。 (2) 两者都有存储器，但通用微机中存储器组织结构主要针对增大存储容量和CPU对数据的存取速度。现今微机的内存容量达到了数百兆字节(MB)，存储体系采用多体、并读技术和段、页等多种管理模式。单片机中存储器的组织结构比较简单，存储器芯片直接挂接在单片机的总线上，CPU对存储器的读写按直接物理地址来寻址存储器单元，存储器的寻址空间一般都为64 KB。 (3) 两者都有I/O接口，但通用微机中I/O接口主要考虑标准外设(如CRT、标准键盘、鼠标、打印机、硬盘、光盘等)。用户通过标准总线连接外设，能达到即插即用。单片机应用系统的外设都是非标准的，且千差万别，种类很多。单片机的I/O接口实际上是向用户提供的与外设连接的物理界面。用户对外设的连接要设计具体的接口电路，需有熟练的接口电路设计技术。 另外，单片机的微处理器(CPU)、存储器、I/O接口电路集成在一块芯片上，而通用微机的微处理器(CPU)、存储器、I/O接口电路一般都是独立的芯片 1-4 IAP、ISP的含义是什么？ ISP：In System Programable，即在系统编程。用户可以通过下载线以特定的硬件时序在线编程（到单片机内部集成的FLASH上），但用户程序自身不可以对内部存储器做修改。 IAP:In Application Programable，即在应用编程。用户可以通过下载线对单片机进行在线编程，用户程序也可以自己对内部存储器重新修改。 1-6 51单片机与通用微机相比,结构上有哪些主要特点? （1）单片机的程序存储器和数据存储器是严格区分的，前者为ROM，后者为RAM； （2）采用面向控制的指令系统，位处理能力强； （3）I/O引脚通常是多功能的； （4）产品系列齐全，功能扩展性强； （5）功能是通用的，像一般微处理机那样可广泛地应用在各个方面。 1-7 51单片机有哪些主要系列产品? （1）Intel公司的MCS-51系列单片机：功能比较强、价格比较低、较早应用的单片机。此系列三种基本产品是：8031/8051/8751； （2）ATMEL公司的89系列单片机：内含Flash存储器，开发过程中可以容易地进行程序修改。有8位Flash子系列、ISP_Flash子系列、I2C_Flash子系列； （3）SST公司的SST89系列单片机：具有独特的超级Flash技术和小扇区结构设计，采用IAP和ISP技术；
单片机概述 单片机是微单片微型计算机的简称，微型计算机的一种。 它把中央处理器（CPU）,随机存储器（RAM），只读存储器（ROM）,定时器\计数器以及I\O 接口，串并通信等接口电路的功能集成与一块电路芯片的微型计算机。 字长：在计算机中有一组二进制编码表示一个信息，这组编码称为计算机的字，组成字的位数称为“字长”，字长标志着精度，MCS-51是8位的微型计算机。 89c51 是8位（字长）单片机（51系列为8位） 单片机硬件系统仍然依照体系结构：包括CPU(进行运算、控制)、RAM(数据存储器)、ROM(程序存储器）、输入设备和输出设备、内部总线等。 由于一块尺寸有限的电路芯片实现多种功能，所以制作上要求单片机的高性能，结构简单，工作可靠稳定。 单片机软件系统包括监控程序，中断、控制、初始化等用户程序。 一般编程语言有汇编语言和C语言，都是通过编译以后得到机器语言（二进制代码）。 1.1单片机的半导体工艺 一种是HMOS工艺，高密度短沟道MOS工艺具有高速度、高密度的特点； 另一种是CHMOS工艺，互补金属氧化物的HMOS工艺，它兼有HMOS工艺的特点还具有CMOS的低功耗的特点。例如：8181的功耗是630mW,80C51的功耗只有110mW左右。1.2开发步5骤： 1.设计单片机系统的电路 2.利用软件开发工具（如：Keil c51）编辑程序，通过编译得到.hex的机器语言。 3.利用单片机仿真系统（例如：Protus）对单片机最小系统以及设计的外围电路，进行模拟的硬软件联合调试。 4.借助单片机开发工具软件（如：STC_ISP下载软件）读写设备将仿真中调试好的.hex程序拷到单片机的程序存储器里面。 5.根据设计实物搭建单片机系统。 2.1MCS-51单片机的组成：(有两个定时器) CPU(进行运算、控制)、RAM(数据存储器)、ROM(程序存储器）、I/O口(串口、并口）、内部总线和中断系统等。 工作过程框图如下：
基于单片机的简易逻辑分析仪 目录 第1节引言 (3) 1.1系统概述 (3) 1.1.1系统的特点 (4) 1.1.2系统的功能 (4) 第2节系统主要硬件电路设计 (5) 2.1 系统结构框图 (5) 2.2 主体控制模块 (5) 2.3 系统硬件的主体实现 (7) 2.3.1 数字信号发生器模块的电路设计与实现 (7) 2.3.2 主控系统模块的电路设计与实现 (8) 2.3.3 LED显示模块的电路设计与实现 (10) 2.3.4 硬件的抗干扰措施 (12) 第3节系统软件设计 (13) 3.1 系统软件流程 (13) 3.2 中断服务子程序 (15) 3.3 AT24C04程序设计 (15) 第4节结束语 (19) 参考文献 (20) 基于单片机的简易逻辑分析仪
第1节引言 信息时代是数字化的时代，数字技术的高速发展，出现了以高性能计算机为核心的数字通信、数字测量的数字系统。在研究这些数字系统产品的应用性能的同时也必须研究在设计、生产和维修他们的过程中，如何验证数字电路设计的合理性、如何协调硬件及其驱动应用软件的工作、如何测量其技术指标以及如何评价其性能。逻辑分析仪的出现，为解决这些问题提供了可能。 随着数字系统复杂程序的增加，尤其是微处理器的高速发展，用示波器测试己显得有些无能为力。1973年在美国应运而生的逻辑分析仪(Logic Analyzer)，能满足数字域测试的各种要求。它属于总线分析仪一类的数据域测试仪器*主要用于查找总线(或多线)相关故障．同时对于数据有很强的选择能力和跟踪能力，因此，逻辑分析汉在数字系统的测试中获得了广泛的应用。 逻辑分析仪（Logic Analyzer）是以逻辑信号为分析对象的测量仪器。是一种数据域仪器，其作用相当于时域测量中的示波器。正如在模拟电路错误分析中需要示波器一样，在数字电路故障分析中也需要一种仪器，它适应了数字化技术的要求，是数字、逻辑电路、仪器、设备的设计、分析及故障诊断工作中不可按少的工具。在测试数字电路、研制和维修电子计算机、微处理器以及各种集成化数字仪表和装置中具有广泛的用途；还是数字系统设计、侦错、软件开发和仿真的必备仪器；作为硬件设计中必不可少的检测工具，还可将其引入实验教学中，建立直观感性的印象，提升学生的硬件设计能力，可以全面提高教学质量；随着科技的发展，LA在多通道、大存储量、高采样速率、多触发功能方面得到更快的发展，在航天、军事、通信等数字系统领域得到越来越广泛的应用。 我们从上面可以看出逻辑分析仪在各个领域的广泛应用。那么我们在学习、应用的同时设计并制作一个简易的逻辑分析仪就显的意义重大了，这样这个过程既可以让我们更加深入理解其原理，又可以提高动手设计并制作整个系统电路的能力，还可以将其作为简易仪器应用于以后的实验中。 1.1系统概述 因在本节中，我们将对简易逻辑分析仪的应用进行分析。给出它的特点，能实现的功能以及系统的简单操作 1.1.1 系统的特点 逻辑分析仪也称逻辑示波器，它是用来分析数字系统逻辑关系的一种仪器。逻辑分析仪的主要作用有二个：一是用于观察的形式显示出数字系统的运行情况，相当于扩展了人们的视野，起一个逻辑显示器的作用；二是对系统运行进行分析和故障诊断。
湖北文理学院机械与汽车工程学院 2016-2017学年度下学期《单片机原理及其应用》试卷A答案与评分标准 专业（班级）学号姓名 课程类别： 适用专业：机械制造及其自动化 适用年级：15级 一、填空题（在下列题目横线处填写正确答案，每空1分，共20分。） 1、8051单片机的5个中断源入口地址分别是①0003H ②000BH ③0013H ④0001BH⑤0023H。 2、Keil uVision软件中，执行程序MOV 10H,#30H;MOV R0，#10H;MOV A,R0后，在存储器窗口键入D:10H指令，观察到（10H）=30H；寄存器A的内容为（A）=10H。 3、80C51的汇编程序中，若(SP)=10H,已知（R2）=10H, （R3）=20H，顺序执行指令PUSH 02H ;PUSH 03H;POP 00H ;POP 01H后，则（R0）= 20 H；（R1）= 10H H；(SP)=10H。
4、MOV A，P0 指令中，源操作数是直接寻址，目的操作数是寄存器寻址。 5、伪指令ORG 2000H，TAB：DB ‘1’,1H,12H,10，c定义后，在keil Keil uVision软 件中用指令c:2001H观察的结果是1H ，字符c存放在ROM空间的2004H 单元 内。 6、已知（DPTR)=TAB,(A)=03H,程序段ORG 1000H,TAB:DB 01H,02H,03H,04H,05H 则TAB符号地址对应的数值地址是1000H 。 7、8051单片机汇编语言对累加器A中第1，5，7位置1的汇编指令是ORL A,#B 。 8、keil软件使用时，观察外部RAM空间100H单元内容的指令是x:100H；使用其编译源程 序后生成的机器语言文件扩展名是.HEX。 9、已知（A）=44H,（R0）=30H；执行指令SWAP A后（A）=44h;执行指令XCH A，R0；R0=44H。 二、单项选择题（在四个备选答案中选一个正确答案，每小题2分，共20分） 1、80C51单片机的中断优先级是（A）级中断系统。 A．所有中断源优先级别都一样 B. 2级 C.3级 D. 5级 2、下列（B ）指令编译后不会形成目标代码。 A. XCH B. END C.DJNZ D. LCALL
(完整word版)单片机原理及应用期末考试试卷及答案 编辑整理： 尊敬的读者朋友们： 这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（(完整word版)单片机原理及应用期末考试试卷及答案）的内容能够给您的工作和学习带来便利。同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。 本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为(完整word版)单片机原理及应用期末考试试卷及答案的全部内容。
单片机原理及应用期末考试试卷 班级:_______________学号：_______________姓名：_______________得分：_______________（卷面共有100题，总分100分,各大题标有题量和总分，每小题标号后有小分) 一、单项选择题（33小题,共33分) [1分］(1）要MCS—51系统中,若晶振频率屡8MHz,一个机器周期等于( A ）μs A 1。5 B 3 C 1 D 0.5 ［1分]（2)MCS—51的时钟最高频率是 ( A )。 A 12MHz B 6 MHz C 8 MHz D 10 MHz [1分](3)下列不是单片机总线是（ D ） A 地址总线 B 控制总线 C 数据总线 D 输出总线 ［1分]（4)十进制29的二进制表示为原码（ C ） A 11100010 B 10101111 C 00011101 D 00001111 [1分］（5）电子计算机技术在半个世纪中虽有很大进步，但至今其运行仍遵循着一位科学家提出的基本原理。这位科学家是：（ D ） (A）牛顿（B）爱国斯坦（C）爱迪生（D）冯·诺伊曼 [1分］(6)在CPU中，控制器的功能是：（ C ） （A）进行逻辑运算（B）进行算术运算 （C）分析指令并发出相应的控制信号（D）只控制CPU的工作 ［1分]（7)下列数据中有可能是八进制数的是：（ A） (A）764 （B）238 （C）396 （D）789 ［1分]（8)MCS—51的时钟最高频率是 (D ） A、6MHz B、8MHz C、10MHz D、12MHz ［1分]（9)-49D的二进制补码为.（ B） A、 11101111 B、11101101 C、0001000 D、11101100 [1分］(10)要用传送指令访问MCS—51片外RAM,它的指令操作码助记符应是（ B） A、 MOV B、 MOVX C、 MOVC D、以上都行 ［1分]（11)若某存储芯片地址线为12根,那么它的存储容量为（C ） A、1KB B、2KB C、 4KB D、 8KB [1分]（12）PSW=18H时，则当前工作寄存器是(D ） A、 0组成 B、 1组成 C、2组成 D、3组成 [1分］（13)所谓CPU是指（ B） A、运算器与存储器 B、运算器与控制器 C、输入输出设备 D、控制器与存储器 [1分］（14）PSW=18H时，则当前工作寄存器是（D ） (A）0组(B)1组（C）2组(D)3组 ［1分］(15)Ｐ１口的每一位能驱动（ B ） （Ａ）２个ＴＴＬ低电平负载有（Ｂ）４个ＴＴＬ低电平负载 (Ｃ）８个ＴＴＬ低电平负载有（Ｄ）１０个ＴＴＬ低电平负载 [1分](16）二进制数110010010对应的十六进制数可表示为（ A） A、192H B、C90H C、1A2H D、CA0H ［1分](17)一3的补码是( D ） A、10000011 B、11111100 C、11111110 D、11111101 [1分］（18）对于8031来说，脚总是（ A ） A、接地 B、接电源 C、悬空 D、不用 [1分](19）进位标志CY在（ C）中 A、累加器 B、算逻运算部件ALU C、程序状态字寄存器PSW D、DPOR
基于单片机的简易逻辑分析仪毕业设计论文 目录 第1节引言 (3) 1.1系统概述 (3) 1.1.1系统的特点 (4) 1.1.2系统的功能 (4) 第2节系统主要硬件电路设计 (5) 2.1 系统结构框图 (5) 2.2 主体控制模块 (5) 2.3 系统硬件的主体实现 (7) 2.3.1 数字信号发生器模块的电路设计与实现 (7) 2.3.2 主控系统模块的电路设计与实现 (8) 2.3.3 LED显示模块的电路设计与实现 (10) 2.3.4 硬件的抗干扰措施 (12) 第3节系统软件设计 (13) 3.1 系统软件流程 (13) 3.2 中断服务子程序 (15) 3.3 AT24C04程序设计 (15) 第4节结束语 (19) 参考文献 (20)
基于单片机的简易逻辑分析仪 第1节引言 信息时代是数字化的时代，数字技术的高速发展，出现了以高性能计算机为核心的数字通信、数字测量的数字系统。在研究这些数字系统产品的应用性能的同时也必须研究在设计、生产和维修他们的过程中，如何验证数字电路设计的合理性、如何协调硬件及其驱动应用软件的工作、如何测量其技术指标以及如何评价其性能。逻辑分析仪的出现，为解决这些问题提供了可能。 随着数字系统复杂程序的增加，尤其是微处理器的高速发展，用示波器测试己显得有些无能为力。1973年在美国应运而生的逻辑分析仪(Logic Analyzer)，能满足数字域测试的各种要求。它属于总线分析仪一类的数据域测试仪器*主要用于查找总线(或多线)相关故障．同时对于数据有很强的选择能力和跟踪能力，因此，逻辑分析汉在数字系统的测试中获得了广泛的应用。 逻辑分析仪（Logic Analyzer）是以逻辑信号为分析对象的测量仪器。是一种数据域仪器，其作用相当于时域测量中的示波器。正如在模拟电路错误分析中需要示波器一样，在数字电路故障分析中也需要一种仪器，它适应了数字化技术的要求，是数字、逻辑电路、仪器、设备的设计、分析及故障诊断工作中不可按少的工具。在测试数字电路、研制和维修电子计算机、微处理器以及各种集成化数字仪表和装置中具有广泛的用途；还是数字系统设计、侦错、软件开发和仿真的必备仪器；作为硬件设计中必不可少的检测工具，还可将其引入实验教学中，建立直观感性的印象，提升学生的硬件设计能力，可以全面提高教学质量；随着科技的发展，LA在多通道、大存储量、高采样速率、多触发功能方面得到更快的发展，在航天、军事、通信等数字系统领域得到越来越广泛的应用。 我们从上面可以看出逻辑分析仪在各个领域的广泛应用。那么我们在学习、应用的同时设计并制作一个简易的逻辑分析仪就显的意义重大了，这样这个过程既可以让我们更加深入理解其原理，又可以提高动手设计并制作整个系统电路的能力，还可以将其作为简易仪器应用于以后的实验中。 1.1系统概述 因在本节中，我们将对简易逻辑分析仪的应用进行分析。给出它的特点，能实现的功能以及系统的简单操作 1.1.1 系统的特点 逻辑分析仪也称逻辑示波器，它是用来分析数字系统逻辑关系的一种仪器。逻辑
安阳工学院电子信息与电气工程学院 《EDA技术》课程大作业 题目：简易逻辑分析仪 班级： 2011级电子信息工程一班 评分标准： 1、题目难易度。 10% 2、设计和结论正确，分析清晰合理。 40% 3、大作业报告阐述清晰，格式规范。 20% 4、陈述清晰，回答问题正确。 30% 大作业成绩 总成绩=T+J*40%+(J+J*(X-1/N))*30% T为回答问题成绩，J为教师成绩，X为学生自评分值，N为小组人数
简易逻辑分析仪 1. 设计任务 逻辑分析仪可以将数字系统中的脉冲信号、逻辑控制信号、总线数据甚至毛刺脉冲都能同步高速的采集进该仪中的高速RAM中暂存，以备显示和分析。我们所设计的简易逻辑分析仪是一个8通道的逻辑数据采集电路，它可以将输入到RAM中的计数结果通过输出线完整地按地址输出出来，其中CLK(时钟信号)，CLK_EN(时钟使能信号)，CLR(清零端)，WREN(写入允许控制)和DIN（7..0）（写入允许控制），OUTPUT(八位数据输出)。预期可以将输入到简易逻辑分析仪中的数据可以完整的读取出来。 2.设计方案 我们所设计的简易逻辑分析仪主要有三个功能模块构成：一个8位LMP_RAM0，存储1024个字节，有十根地址线；一个十位计数器LMP_COUNTER和一个锁存器74244。设计思路框图如下图一： 图一设计思路框图 3. 方案实施 3.1、LPM计数器模块的设计 首先打开一个原理图编辑窗，存盘取名为 eda1,然后建成工程，在进入本工程的原理图,单击Mega Wizard Plug-In Manger 管理器按钮，然后进入如图二所示的窗口,选择LPM-COUNTER模块，再选择CycloneⅢ和VHDL;文件名为CONT10B。
1．答：系统连接简单：I2C 总线系统的基本结构如图12-7。I2C 总线系统直接与具有I2C 总 线接口的各种扩展器件（如存储器、I/O 芯片、A/D、D/A、键盘、显示器、日历/ 时钟）连接。I2C 总线对各器件寻址采用纯软件的寻址方法，无需片选线的连接，这样就大大简化了 总线数量，系统各部件之间的连接只需两条线。数据传输速率较高：在标准I2C 普通模式下，数据的传输速率为100kbit/s ，高速模式下可达400kbit/s 。2．答：I2C 总线的起始信 号和终止信号都由主机发出，在起始信号产生后，总线就处于占用状态；在终止信号产生后， 总线就处于空闲状态。由图12-9 见起始信号和终止信号的规定。（1）起始信号（S）。在 SCL线为高电平期间，SDA线由高电平向低电平的变化表示起始信号，只有在起始信号以后， 其他命令才有效。（2）终止信号（P）。在SCL线为高电平期间，SDA线由低电平向高电平 的变化表示终止信号。随着终止信号的出现，所有外部操作都结束。3．答：无论I2C 总 线上的数据传输方向由寻址字节中的数据传输方向位规定：寻址字节器件地址引脚地址 方向位DA3 DA2 DA1 DA0 A2 A1 A0 R/ =1，表示主机接收（读）。R/ =0，表示主机发送（写）。 4．答：单片机对I2C 总线中的器件寻址采用软件寻址，主机在发送完起始信号后，立即发 送寻址字节来寻址被控的从机，寻址字节格式如题 3 所示。7 位从机地址即为“DA3、DA2、DA1、DA0”和“A2、A1、A0”。其中“DA3、DA2、DA1、DA0”为器件地址，是外围器件固 有的地址编码，器件出厂时就已经给定。“A2、A1、A0”为引脚地址，由器件引脚A2、A1、 A0 在电路中接高电平或接地决定（见图12-12）。5．答：I2C 总线数据传送时，传送的字 节数（数据帧）没有限制，每一字节必须为8 位长。数据传送时，先传送最高位，每一个被 传字节后面都须跟 1 位应答位（一帧数据共9 位），如图12-10。I2C 总线在传送每一字节数 据后都须有应答信号A，A 信号在第9 个时钟位上出现， A 信号对应的时钟由主机产生。这 时发方须在该时钟位上使SDA线处于高电平，以便收方在这一位上送出低电平的应答信号A。由于某原因收方不对主机寻址信号应答时，例如接收方正在进行其他处理而无法接收总线上 的数据时，必须释放总线，将数据线置为高电平，而由主机产生一个终止信 号以结束总线的数据传送。当主机接收来自从机的数据时，接收到最后一个数据字节后， 必须给从机发送一个非应答信号（），使从机释放数据总线，以便主机发送一个终止信号， 从而结束数据的传送。6．答：依照下面的数据传送格式：S 从机地址0 A 数据A/ Sr 从 机地址r 1 A 数据P 依次调用依照上述数据传送格式的12.5.2 小节中的各子程序。 第13 章AT89S51单片机的应用设计与调试参考答案1．答：A．错；B．错；C．对；D．错（最小系统不能直接测量模拟信号）。2．答：用户样机是以AT89S51单片机为核心的应用 系统，没有对单片机中的程序进行检错调试的手段，也无法发现程序运行中的设计硬件的问 题，也无法进行软件的开发（如编辑、汇编、调试程序等），因此，必须借助某种开发工具 ---仿真开发系统所提供的开发手段来解决上述问题。 3．答：仿真开发系统由哪几部分组成? 目前国内大多使用通用机的仿真开发系统。主要由 PC 机、在线仿真器组成，有的还包含有用于程序烧录的编程器，在加上与上述配套的编辑 软件、仿真调试软件，程序烧录软件等。此外还有独立型仿真器。该类仿真器采用模块化 结构，配有不同外设，如外存板、打印机、键盘/ 显示器等，用户可根据需要选用。尤其在 工业现场进行程序仿真调试时，往往没有PC机的支持，这时使用独立型仿真器也可进行仿 真调试工作，只不过要输入机器码，稍显麻烦一些。至于软件仿真开发工具Proteus 软件 是一种完全用软件手段对单片机应用系统进行仿真开发的。软件仿真开发工具与用户样机在 硬件上无任何联系。不能进行用户样机硬件部分的诊断与实时在线仿真。4．答：调试过 程见图13-13，4 个步骤。（1）输入用户源程序：用户使用编辑软件源程序输入到PC机中，并保存在磁盘上。（2）汇编并检查语法错误：在PC 机上，利用汇编程序对用户源 程序进行汇编，直至语法错误全部纠正为止。（3）动态在线调试：对用户的源程序进行
第一章 1.给出下列有符号数的原码、反码和补码(假设计算机字长为8位)。 +45 -89 -6 +112 答：【+45】原=00101101，【+45】反=00101101，【+45】补=00101101 【-89】原=11011001，【-89】反=10100110，【-89】补=10100111 【-6】原=10000110，【-6】反=11111001，【-6】补=11111010 【+112】原=01110000，【+45】反=01110000，【+45】补=01110000 2. 指明下列字符在计算机内部的表示形式。 AsENdfJFmdsv120 答:41H 73H 45H 4EH 64H 66H 4AH 46H 6DH 64H 73H 76H 31H 32H 30H 3. 什么是单片机？ 答：单片机是把微型计算机中的微处理器、存储器、I/O接口、定时器/计数器、串行接口、中断系统等电路集成到一个集成电路芯片上形成的微型计算机。因而被称为单片微型计算机，简称为单片机。 4. 单片机的主要特点是什么？ 答：主要特点如下： 1) 在存储器结构上，单片机的存储器采用哈佛(Harvard)结构 2) 在芯片引脚上，大部分采用分时复用技术 3) 在内部资源访问上，采用特殊功能寄存器(SFR)的形式 4) 在指令系统上，采用面向控制的指令系统 5) 内部一般都集成一个全双工的串行接口 6) 单片机有很强的外部扩展能力 5. 指明单片机的主要应用领域。 答：单机应用：1) 工业自动化控制；2) 智能仪器仪表；3) 计算机外部设备和智能接口；4) 家用电器多机应用：功能弥散系统、并行多机处理系统和局部网络系统。 第二章 1. MCS-51单片机由哪几个部分组成？ 答：MCS-51单片机主要由以下部分组成的：时钟电路、中央处理器(CPU)、存储器系统(RAM和ROM)、定时/计数器、并行接口、串行接口、中断系统及一些特殊功能寄存器(SFR)。 2. MCS-51的标志寄存器有多少位，各位的含义是什么？
单片机原理及应用期末考试试题 一、填空题（每空1分，共20分） 1．相对寻址是以PC的当前值为基准，加上指令中给出的相对偏移量形成目标地址的方式。 2．AT89S51单片机的1个机器周期含有12 个晶振周期或 6 状态周期。 3．AT89S51单片机进行扩展时，用P0 口作为地址/数据总线，用P2口作为地址总线高8位。 4．假定累加器A的容30H，执行指令：1000H：MOVC A，A+PC后，把程序存储器1031H单元的容送累加器A中 5.指令格式是由操作码和操作数部分组成。 6. AT89S51单片机的串行口控制寄存器中有2个中断标志位，它们是TI和RI 7.在进行BCD码加法运算时，紧跟ADD 或 ADDC 指令后的指令必须是DA A 指令 8. JNC rel指令执行时，当CY位为0时程序发生跳转。 9.单片机位寻址区的单元地址是从20H单元到2FH单元，若某位地址是10H，它所在单元 的地址应该是22H 。 10．外部中断0的中断入口地址为0003H，定时/记数器T1的中断入口地址为001BH。 11．串行口工作方式2为9位异步通信，若SMOD=0，f OSC = 6 MH Z，则其相应波特率为6×106/64 b/s 12．堆栈应遵循先进后出规律，堆栈指针的符号为SP 二、单项选择题（每小题1分，共20分） 1．AT89S51单片机的( d )口的引脚，还具有外中断、串行通信等第二功能。 a）P0 b）P1 c）P2 d）P3 2．单片机应用程序一般存放在（b） a)RAM b）ROM c）寄存器 d）CPU 3．已知某数的BCD码为00010 则其表示的十进制数值为（b） a） 7542H b） 7542 c） 75.42H d） 75.42
简易逻辑分析仪 摘要 本系统基于逻辑分析仪原理，以AT89C系列单片机为核心，设计制作完成了简易逻辑分析仪。本系统主要由数字信号发生器模块、采集存储和示波器显示模块、人机交互模块三部分组成。基于题目要求，本系统对触发方式、信号采集存储、示波器显示波形和时间标志线、友好的人机界面等功能进行了重点设计。经测试，各项指标均满足基本部分和发挥部分的要求，并且有些指标超出题目要求。 关键字：逻辑分析仪；单片机；液晶 Abstract： Keywords: Signal Oscilloscope;MCU;LCM 1、 总体方案设计 1. 方案比较和选择 方案一：纯FPGA/CPLD（可带IP核）或FPGA/CPLD与单片机结合方式。即由FPGA/CPLD产生数字序列信号，判断单、三级触发信号，设定门限电压，采集、存储、显示被测信号；由IP核实现人机交互及信号测量分析等功能；或由单片机完成IP核实现的功能。此方案优点是速度快、精度高。缺点是软硬件复杂、调试困难、程序不易控制、性价比极低；而且体现不出本方案的优势。 方案二：纯单片机方式。即由多片单片机分别完成数字序列发生器，判断触发信号、数据采集、存储、显示，人机交互、门限电压设定
等功能。优点是操作方便、软件结构清晰、控制灵活、调试容易、性价比较高。本系统对速度的要求不是很高，所以单片机完全能够胜任。 2. 系统设计方案 本系统以三片单片机AT89C51为核心，将设计任务分解为数字信号发生器模块、采集存储和示波器显示模块、人机交互模块三部分。其中核心和关键部分是采集存储和示波器显示模块，另外两个模块起辅助作用。总体系统框图如图1所示。 图1 2、 电路设计与分析 1.可预置的8路数字信号发生器 本模块用于产生8路可预置的重复循环移位逻辑信号序列，输出信号为TTL电平，序列时钟频率为100Hz。输出数字信号如图2示例所示。