基于单片机的简易逻辑分析仪资料

第３３卷增刊２００８年６月广西大学学报（自然科学版）ＪｏｕｒｎａｌｏｆＧｕａｎｇｘｉＵｎｉｖｅｒｓｉｔｙ（ＮａｔＳｃｉＥｄ）Ｖ０１．３３，Ｓｕｐ．Ｊｕｎｅ，２００８文章编号：１００１—７４４５（２００８）增．０１２８—０３基于５１单片机的简易逻辑分析仪江波，叶丽（广西大学电气工程学院，广西南宁５３０００４）摘要：介绍采用ＳＴＣ８９ＬＥ５４单片机控制８路逻辑信号电平采集的简易逻辑分析仪设计．采用ＥＰＭ７１２８ＳＬＣ８４—１５控制系统实现一个数字信号发生器可预置８路信号工作，单片机和ＥＰＭ７１２８ＳＬＣ８４－－１５间采用中断方式交换数据．采集电路以５ｋｂｉｔ每秒的速率同时对８路逻辑信号进行采样．逻辑信号门限电压通过键盘任意设定信号采集的触发等级、触发条件、触发位置由键盘设定．采集存储的８路信号可以同时清晰稳定地在示波器再现．关键词：ＳＴＣ８９ＬＥ５４ＥＰＭ７１２８ＳＬＣ８４；逻辑分析；数字信号发生器中图分类号：ＴＮ７０２文献标识码：ＡＳｉｍｐｌｅｌｏｇｉｃａｎａｌｙｓｅｒｂａｓｅｄｏｎ５１ｓｉｎｇｌｅｃｈｉｐＪＩＡＮＧＢｏ，ＹＥＬｉ（ＣｏｌｌｅｇｅｏｆＥｌｅｃｔｒｉｃａｌＥｎｇｉｎｅｅｒｉｎｇ，ＧｕａｎｇｘｉＵｎｉｖｅｒｓｉｔｙ，Ｎａｎｎｉｎｇ５３０００４，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｔｈｅｐａｐｅｒｉｎｔｒｏｄｕｃｅｓｔｈｅｄｅｓｉｇｎｏｆｔｈｅｓｉｍｐｌｅｌｏｇｉｃａｎａｌｙｓｅｒｗｈｉｃｈａｃｑｕｉｓｉｔｉｏｎｏｆ８ｒｏｕｔｅｓｓｉｇｎａｌｌｅｖｅｌｉｓｃｏｎｔｒｏｌｅｄｔｈｒｏｕｇｈＳＴＣ８９ＬＥ５４ｓｉｎｇｌｅｃｈｉｐ．ＴｈｅｃｏｎｔｒｏｌｓｙｓｔｅｍｔｈｒｏｕｇｈＥＰＭ７１２８ＳＬＣ８４－１５ｔｏｒｅａｌｉｚｅｓａｄｉｇｉｔａｌｗａｖｅｆｏｒｍｇｅｎｅｒａｔｏｒｓｓｃｈｅｄｕｌｅｄ８ｒｏｕｔｅｓｓｉｇｎａｌ，ｉｔｉｓｔｈｒｏｕｇｈｔｈｅｓｕｓｐｅｎｄｅｄｍｅａｎｓｔｏｅｘｃｈａｎｇｅｄａｔａｂｅｔｗｅｅｎｓｉｎｇｌｅｃｈｉｐａｎｄＥＰＭ７１２８ＳＬＣ８４－１５．５ｋｂｉｔ／ｓｒｅａｌ—ｔｉｍｅｓａｍｐｌｅｒａｔｅｏｆｔｈｅａｃｑｕｉｓｉｔｉｏｎｃｉｒｃｕｉｔｉＳｆａｃｅｄｔｏｔｈｅ８ｒｏｕｔｅｓｌｏｇｉｃｓｉｇｎａｌｉｎｔｈｅｍｅａｎｔｉｍｅ．Ｔｈｒｅｓｈｏｌｄｖｏｌｔａｇｅｏｆｌｏｇｉｃｓｉｇｎａｌｉｓｓｅｔａｒｂｉｔｒａｒｉｌｙｂｙｋｅｙｂｏｒｄ；ｔｒｉｇｇｅｒｒａｎｋ，ｔｒｉｇｇｅｒｃｏｎｄｉｔｉｏｎａｎｄｔｒｉｇｇｅｒｌｏｃａｔｉｏｎａｒｅｓｅｔｂｙｋｅｙｂｏｒｄ．８ｒｏｕｔｅｓｓｉｇｎａｌｓａｍｐｌｅｄａｎｄｒｅｇｉｓｔｅｒｅｄｃａｎｂｅｒｅｓｈｏｗｅｄｃｌｅａｒｌｙｏｎｔｈｅｏｓｃｉｌｌｏｓｃｏｐｅｓｉｎｔｈｅｍｅａｎｔｉｍｅ．Ｋｅｙｗｏｒｄｓ：ＳＴＣ８９ＬＥ５４；ＥＰＭ７１２８ＳＬＣ８４；ｌｏｇｉｃａｎａｌｙｓｅ；ｄｉｇｉｔａｌｗａｖｅｆｏｒｍｇｅｎｅｒａｔｏｒｓ逻辑分析仪（ＬｏｇｉｃＡｎａｌｙｚｅｒ）是以逻辑信号为分析对象的测量仪器．是一种数据域仪器，其作用相当于时域测量中的示波器．正如在模拟电路错误分析中需要示波器一样，在数字电路故障分析中也需要一种仪器，它适应了数字化技术的要求，是数字逻辑电路的设计、分析及故障诊断工作中不可缺少的工具，在数字电路的研制测试、电子计算机维修、微处理器以及各种集成化数字仪表和装置中均有广泛的用途．逻辑分析仪作为硬件设计中必不可少的检测工具，还可将其引人实验教学中，建立直观感性的印象，提升学生的硬件设计能力，可以全面提高教学质量．在数字电路的调试中，往往要测试多路信号波形，分析其逻辑关系，采用普通示波器时，最多只能测试２路信号波形，若采用市面上的逻辑分析仪，由于其核心部件设计昂贵，投资较高．本文着重讨论基于单片机技术的逻辑分析仪的实现方法．・收稿日期：２００８—０１—２１；修订日期：２００８—０３一１７作者简介：江波（１９８１一），男，广西兴安人，广西大学电气工程学院２００５级硕士研究生增刊江波等：基于５１单片机的简易逻辑分析仪１２９１系统总体结构本系统采用单片机和可编程器件作为数据处理及控制核心，整个系统由一个信号发生器和一个简易逻辑分析仪构成．将设计任务分解为数字信号发生、信号采集存储、信号融合处理、显示、掉电保护等功能模块．图１即为该系统的总体框图．考虑到硬件电路的紧凑性，故将上述模块合理分配连接成以下３个模块：数字信号发生器、单片机控制器、键盘／显示ｊ图１系统总体框图Ｆｉｇ．１Ｔｏｔａｌｓｙｓｔｅｍｆｒａｍｅ－ｓｔｒｕｃｔｕｒｅｄｇｒａｐｈ２系统主要硬件电路设计２．１单片机控制器单片机控制器是整个硬件电路的核心，采用ＳＴＣ８９ＬＥ５４单片机为主控制核心的双ＣＰＵ工作模式．ＳＴＣ８９ＬＥ５４单片机内部含有可重复编程的ＦＬＡＳＨＲＯＭ，可通过串口进行在线编程，在设计调试过程中可十分容易进行程序的在线修改．利用ＡＴ２４Ｃ６４存储器（ＥＥＰＲＯＭ）实现掉电存储功能．从ＣＰＵ系统即以ＡＴ８９Ｓ５２为主的显示键盘模块的控制．数字信号处理主要是Ｄ／Ａ转换器件的选择，我们选用性能优良的ＤＡＣ０８３２作为Ｄ／Ａ变换芯片．该方案的特点是硬件简单，软件实现方便，大大提高了系统的设计性能．由单片ＡＴ８９Ｓ５２控制８个共阳数码管、８个按键构成动态显示模块．由于具有ＲＳ一２３２接口，易于与计算机相连，可以直接利用计算机来作为显示器显示波形．本设计的采样对象是逻辑信号，一般的逻辑电平为５Ｖ，所以在设计中，我们约定被采样信号的电平在０＂５Ｖ之间．而ＳＴＣ８９ＬＥ５４内部的Ａ／Ｄ转换模块所能判别的电平信号为０～３．３Ｖ，我们可以利用其内部的参考电平进行Ａ／Ｄ的测试，参考电平选为ＶＣＣ（３．３Ｖ）．所以，必须要对输入信号进行压缩处理，压缩比为５ｓ３．３．通过预处理的８路信号都是０－－一３．３Ｖ电平信号，刚好适合ＳＴＣ８９ＬＥ５４内部Ａ／Ｄ转换模块采样．由于要对８路信号进行采集，对每路信号的采样速率是总速率的１／８，ＳＴＣ８９ＬＥ５４内部Ａ／Ｄ转换最快可实现２００ｋＨｚ的采样速率．理论可实现最高采样速率为２００ｋＨｚ／８＝２５ｋＨｚ的采样速率．但是由于软件延时等因素．可实现最大采样速率为５ｋＨｚ．为了提高采样速率，对每ＢＩＴ信号，采样一次．为了实现对８路逻辑电路的同步采样，我们采用序列通道单次采样的方式，采样由输入时钟信号进行同步．Ｃｌｏｃｋ采样ｆＩ．ｆＩｆｆ图２同步采样图Ｆｉｇ．２Ｐｈｙｓ．ｓａｍｐｌｉｎｇｇｒａｐｈ每个上升沿到来触发采样，依次对８路信号采样各采样一次．２．２数字信号发生器模块的电路设计与实现采用ＣＰＬＤ实现，使用可编程逻辑器件ＥＰＭ７１２８ｓＬＣ８４完成数字信号发生器的功能．ＡＬＴＥＲＡ的ＥＰＭ７１２８Ｓ系列ＣＰＬＤ是基于第二代ＭＡＸ结构体系地高性能ＥＥＰＲＯＭ结构的ＣＰＬＤ．使用Ｍａｘｐｌｕｓ软件可方便的编制一个十分频器件，得到１００Ｈｚ频率．加上循环移位器，很容易就能实现循环移位序列．这种方案精准、稳定，便于控制，且可编程逻辑器件应用日益广泛，是高新电子技术发展的必备元器件．采用可编程器件提高了设计效率，并使系统更稳定，调试更方便．其电路框图如图３所示：图中的时钟产生电路由有源晶振提供，控制和预置电路和指示电路由拨码开关和发光二极管电路实现，信号序列产生电路由ＣＰＬＤ器件ＥＰＭ７１２８ＳＬＣ８４来实现。

简易逻辑分析仪设计报告1.引言1.1 概述概述:简易逻辑分析仪是一种用于检测数字电路中逻辑信号的仪器，能够实时监测和分析数字电路中的信号波形和逻辑状态。

本设计报告将介绍一种基于FPGA的简易逻辑分析仪的设计方案，包括其设计原理、硬件设计和软件设计。

通过该设计，可以实现对数字电路中逻辑信号的实时观测和分析，为数字电路的调试和优化提供有力支持。

本报告将详细介绍该简易逻辑分析仪的设计过程和实现原理，以及展望未来在数字电路测试领域的应用前景。

1.2文章结构文章结构部分的内容应该是对整篇文章的结构进行简要概括，包括各个章节的主要内容和重点讨论的部分。

可以按照下面的内容编写：文章结构部分:本文主要包括三个部分，即引言、正文和结论。

在引言部分，将对简易逻辑分析仪的概述、文章结构和研究目的进行介绍。

正文部分包括设计原理、硬件设计和软件设计三个方面的内容，其中设计原理将解析简易逻辑分析仪的工作原理，硬件设计将详细介绍分析仪的硬件组成和设计要点，软件设计则会讨论分析仪的相关软件开发情况。

在结论部分，将对整个设计报告的结果进行总结、设计的优点进行分析，并对未来的发展进行展望。

整篇文章的结构清晰，内容充实，将全面展示简易逻辑分析仪的设计过程和成果。

1.3 目的本报告的目的是设计一种简易逻辑分析仪，用于对数字逻辑电路进行分析和测试。

通过该逻辑分析仪，可以实现对逻辑电路中信号的捕获、显示和分析，从而帮助工程师和技术人员更好地理解和调试数字电路。

同时，设计该逻辑分析仪旨在提高测试效率、降低成本，并且具有一定的实用性和推广性。

基于以上目的，本报告将从设计原理、硬件设计和软件设计三个方面展开介绍和分析。

2.正文2.1 设计原理设计原理部分的内容应该包括对逻辑分析仪的工作原理进行详细介绍。

这包括逻辑分析仪的基本功能和原理，例如数据采集、信号分析和显示等。

此外，还应该介绍如何通过逻辑分析仪实现对数字信号的采集、存储和分析，以及逻辑分析仪的工作流程和主要原理。

基于单片机的简易逻辑分析仪目录第1节引言 (3)1.1系统概述 (3)1.1.1系统的特点 (4)1.1.2系统的功能 (4)第2节系统主要硬件电路设计 (5)2.1 系统结构框图 (5)2.2 主体控制模块 (5)2.3 系统硬件的主体实现 (7)2.3.1 数字信号发生器模块的电路设计与实现 (7)2.3.2 主控系统模块的电路设计与实现 (8)2.3.3 LED显示模块的电路设计与实现 (10)2.3.4 硬件的抗干扰措施 (12)第3节系统软件设计 (13)3.1 系统软件流程 (13)3.2 中断服务子程序 (15)3.3 AT24C04程序设计 (15)第4节结束语 (19)参考文献 (20)基于单片机的简易逻辑分析仪第1节引言信息时代是数字化的时代，数字技术的高速发展，出现了以高性能计算机为核心的数字通信、数字测量的数字系统。

在研究这些数字系统产品的应用性能的同时也必须研究在设计、生产和维修他们的过程中，如何验证数字电路设计的合理性、如何协调硬件及其驱动应用软件的工作、如何测量其技术指标以及如何评价其性能。

逻辑分析仪的出现，为解决这些问题提供了可能。

随着数字系统复杂程序的增加，尤其是微处理器的高速发展，用示波器测试己显得有些无能为力。

1973年在美国应运而生的逻辑分析仪(Logic Analyzer)，能满足数字域测试的各种要求。

它属于总线分析仪一类的数据域测试仪器*主要用于查找总线(或多线)相关故障．同时对于数据有很强的选择能力和跟踪能力，因此，逻辑分析汉在数字系统的测试中获得了广泛的应用。

逻辑分析仪（Logic Analyzer）是以逻辑信号为分析对象的测量仪器。

是一种数据域仪器，其作用相当于时域测量中的示波器。

正如在模拟电路错误分析中需要示波器一样，在数字电路故障分析中也需要一种仪器，它适应了数字化技术的要求，是数字、逻辑电路、仪器、设备的设计、分析及故障诊断工作中不可按少的工具。

简易逻辑分析仪本设计采用单片机（89C51）和可编程逻辑器件作为系统的控制核心。

设计采用了模块化的设计思想，包括数字信号发生器、采样保持电路、逻辑信号门限电压比较、信号采集与存储、示波器X-Y通道控制、触发点与时间标志线控制、D/A转换、液晶显示、控制面板等功能模块。

数字信号发生器由单片机读取8个外部开关状态，经循环移位输出。

单片机检测8通道输入，在满足触发条件时，进行一次采样和存储，输入经采样保持器LF398，既可以满足对8路信号的A/D转换为同一时刻的数据，又可以提高输入阻抗。

CPLD一方面控制存储器里的数据输出，经DAC0800转换为模拟电压后作为示波器的Y通道输入；另一方面由CPLD产生8位的循环递增数字信号，经DAC0800转换为模拟电压后，其电压波形为锯齿波，将它作为示波器的X通道输入。

存储器采用双口RAM（IDT7132），这样可较简单的实现单片机与CPLD之间的通信。

整个系统较好的实现了题目的要求，达到了较高的性能指标。

一、设计思路与论证1、数字信号发生器模块方案一：采用74LS199产生8路数字信号。

74LS199是具有串行/并行输入及并行/串行输出的8位移位寄存器。

但此方案控制复杂，且需频率为100Hz的时钟，不易采用。

方案二：采用单片机编程实现序列信号发生器。

通过8路拨段开关来设定要产生的序列信号，单片机读取这8路信号，经过处理，产生循环移位序列，且单片机定时精确。

此方案简单可行。

故我们采用了方案二。

2、 8位输入、触发电路方案一：采用8片模数转换器同时对8路信号进行采集，然后将采集到的数据用单片机与转换成数字量的逻辑门限电压进行比较以决定其逻辑。

但需要的AD芯片较多，不宜采用。

方案二：将8路输入信号先用采样保持器LF398进行保持，以保证A/D转换的8路数据为同一时刻的数据，然后使用8通道A/D转换器ADC0809顺序采集保持在LF398中的数据，并用单片机判断其逻辑。

逻辑门限电压由键盘输入给单片机，实现题目要求的16级门限变化。

一、易逻辑分析仪系统设计方案本系统由3个AT89S52单片机小系统组成，系统方框图如图 5.7.2所示。

一片AT89S52单片机小系统A产生8路可预置的循环移位逻辑信号序列；一片A T89S52单片机小系统B实现人机交互；另一片A T89S52单片机小系统C用于触发并显示信号。

采用双口RAM，具有分页显示、可移动时间标志线、可设定触发位、连续间断触发触发方式多样等功能。

图5.7.1 8路数字信号发生器与简易逻辑分析仪结构框图图5.7.2 简易逻辑分析仪系统方框图AT89S52单片机小系统A——根据预置的循环移位元逻辑信号序列（通过8路开关设置），循环移位元逻辑输出这个序列，时钟频率为100Hz，同时把这个时钟信号输出给系统C作为信号采样时钟。

AT89S52单片机小系统B——控制一块64*128的点阵液晶，接收键盘输入。

菜单功能详细且操作方便，可设置该逻辑分析仪的工作方式。

工作方式按一定的格式写入双口RAM，将被系统C读取。

同时把用户设置的门限电平值进行D/A转换，与循环移位元逻辑输入信号相比较。

工作方式设置完毕后，可从双口RAM读时间标志线所对应时刻的8路输入信号的逻辑状态，并在液晶屏上显示。

AT89S52单片机小系统C——根据单片机A送来的100Hz信号采样时钟对比较器输出的信号序列进行采样，读取双口RAM的工作方式设置，判断触发点，向双口RAM 写时钟RAM写时钟标志线对应时刻的输入信号逻辑状态。

一、电路数字信号发生器电路设计通过8路开关设置循环移位元逻辑信号序列，输入AT89S52单片机小系统A的PI口，由89S52内部定时器在P3.7产生100HZ的时钟信号,在P3.2输出预置波形,通过移位寄存器74HC164产生8路循环移位序列信号。

8路循环移位序列信号产生电路[4]如图5.7.3所示。

移位寄存器74HC164的内部结构如图5.7.4所示。

74HC164 引脚端功能表如表5.7.1所列。

word文档整理分享本科生毕业设计报告学院物理与电子工程学院专业电子信息工程设计题目：基于51单片机的简易逻辑分析仪设计学生姓名指导教师（姓名及职称）班级学号完成日期：年月基于51单片机的简易逻辑分析仪设计物理与电子工程学院电子信息工程[摘要]本设计完成了一种能进行数字电路中多路数据测试的简易逻辑分析仪。

它以51单片机控制核心，数模转换器为逻辑信号门限电平控制电路，用按键和 12864LCD作为人机交互界面，采用C51进行模块化编程，实现了四路信号的测试，具有成本低，使用方便等特点。

[关键词]数字电路单片机数模转换器逻辑分析仪1 设计任务与要求本设计的主要任务及参数指标是：数据位数4位，存储深度80字；数据速率最高1kHz；输入阻抗大于50kΩ；逻辑信号门限电平在1.0V～4.0V 范围内按8级任意设定。

2 设计方案本系统采用51单片机为控制核心，系统由单片机系统、逻辑电平控制、按键、LCD显示、系统电源等模块构成。

被测数据输入到逻辑电平控制模块，然后进行单片机进行测试，按键用于控制逻辑信号门限电平的大小，系统电源为各模块供电，各模块的供电电压为5V。

图1 系统框图3 设计原理分析3.1 单片机系统电路设计图2 单片机系统电路单片机系统为逻辑分析仪的核心，负责控制逻辑分析仪的逻辑电平、检测按键并驱动LCD 进行显示。

单片机系统电路如图2所示，由晶体振荡器Y1、电容C3和C4构成振荡器电路，为单片机提供时钟信号。

电容C1、电阻R2和R1、按键KEY1构成单片机复位电路，高电平复位，当按键KEY1按下的时间超过2个机器周期以上时，单片机就执行复位操作。

EA 接高电平，单片机首先访问内部程序存储器。

J1为1KΩ的排阻，作为P0口的外部上拉电阻。

在硬件制作时为了方便单片机的测试和功能的扩展，把所有的I/O 口均通过排针引出。

EA/VP 31X119X218RESET 9RD 17WR 16INT012INT113T014T115P101P112P123P134P145P156P167P178P0039P0138P0237P0336P0435P0534P0633P0732P2021P2122P2223P2324P2425P2526P2627P2728PSEN29ALE/P 30TXD 11RXD 10U18051P10P11P12P13P14P15P16P17P00P01P02P03P04P05P06P07P20P21P22P23P24P25P26P27123456789J11K+5Y112M+5RXD TXDRD WRT0T1INT0INT1C322p FC422p FR28.2KC110u F+512J6CON2KEY1SW2R1100..3.2 人机界面电路设计KEY2KEY3KEY4KEY5P03P04P05P06..图3 按键控制电路按键控制电路如图3所示，用于控制逻辑分析仪的工作状态，如采样率改变、逻辑电平的调整等等，单片机通过检测按键对应的I/O 口是否为低电平来判断按键是否按键，为了防止干扰，应在单片机的按键检测程序中加入延时函数。

用STC12C5A60S2自制逻辑分析仪逻辑分析仪对于开发者来说很重要，现在我们用STC12C5A60S2单片机制作一个 制作资料和上位机程序下载：51hei/bbs/dpj-20393-1.html，下面是单片机高速采样程序： #include//============================================================ ==========================//================================== ====================================================void UartInit(void) //串口初始化函数28800bps@24MHz{ IP = 0x02; IPH = 0x10; IP2 = 0x00; IPH2 = 0x00; //设置中断优先级PCON &= 0x7f;//波特率不倍速SCON = 0x50;//8位数据,可变波特率REN = 1; //启动接收BRT = 0xE6; //设定独立波特率发生器重装值AUXR |= 0x04;//独立波特率发生器时钟为Fosc,即1TAUXR |= 0x01;//串口1选择独立波特率发生器为波特率发生器AUXR |= 0x10;//启动独立波特率发生器ES = 1; //开串行口1中断//EA = 1; //开总中断} //============================================================ ==========================//================================== ====================================================voidInit_Timer0(void) //定时器0初始化函数{TMOD |= 0x02; //定时器0工作在模式2AUXR |= 0x80; //定时器0工作在1T模式TH0 = 0xff;TL0 = 0xff; //定时初值TR0 = 1; //启动定时器} //============================================================。