CUGB-SOPC实验指导书
(第二版)
测控技术与仪器教研室
2014年
目录
一、硬件接口实验部分
实验一 VGA接口驱动实验 (1)
实验二 PS/2接口验证实验 (2)
实验三 USB通信实验 (4)
实验四 TLV320实验 (7)
二、SOPC实验部分
实验五 NiosII软核的设计 (8)
实验六 外设模块的设计 (12)
实验七 SOPC应用系统的生成 (27)
实验八 Nios II软核验证及Nios II IDE软件的介绍 (29)
实验九 SOPC系统的PIO验证 (37)
实验十 UART控制器的验证 (40)
实验十一 PIO中断验证实验 (42)
实验十二 定时器验证实验 (43)
实验十三 定时器中断实验 (45)
实验十四 基于SOPC的uC/OS-II 操作系统应用实验 (46)
实验十五 EPCS固化及Flash Programmer使用实验 (50)
实验十六 以太网接口实验 (62)
实验十七 SPI实验 (63)
实验十八 IIC实验 (64)
实验十九 SD卡实验 (65)
一、硬件接口实验部分
实验一VGA接口驱动实验
一、实验要求
利用适配器上的VGA接口实现VGA显示器的蓝屏显示和彩条显示。
二、实验原理
VGA接口一般用于驱动显示器，一般有专用的控制器，本实验用FPGA来实现VGA的控制。普通CRT彩色显示器的显示是基于逐行扫描的方式，从屏幕的左上方开始，从左到右，从上到下进行扫描，同时每行结束时都有行同步信号进行行同步，扫描完所有场同步信号用场同步信号进行场同步，然后扫描从左上方重新开始。VGA接口的引出线共含5个信号：R、G、B：三基色信号，HS：行同步信号，VS：场同步信号。根据“VGA工业标准”设计正确的时序，在时序驱动下输出三基色信号和行场同步信号。
三、实验步骤
将显示器连到15针的VGA接口上，打开显示器。
下载“Hardware_experiment \VGA8.0\”文件夹中的“vga.sof”，显示器将显示彩条。
实验程序显示的黄色，如果要显示其他颜色可以修改参数。
按键可以改变显示器颜色。
实验二 PS/2接口验证实验
一、实验目的
验证PS/2接口。
二、实验内容
1、用直连串口连接线将实验箱适配器上的串口同计算机的串口连接，适配器的PS/2接口接键盘；
2、下载“Hardware_experiment \ps28.0\”文件夹中的“ps2.sof”程序
3、打开Nios II 8.0 IDE软件，并打开相应的工程，点击“Run\Run”按照图示方法运行程序
4、用键盘输入字母或者数字，调试窗口中会显示出输入的字母或数字，如下图所示。
实验三USB通信实验
一、实验目的
设计USB控制电路并实现计算机和FPGA的USB通信。
二、实验内容
在计算机上安装文件夹“Hardware_experiment \相关软件”中的CYPRESS的开发包“EZ-USB_devtools_version_261700.exe” 。实验要利用EZ-USB Control Panel来进行数据传送。
下载“Hardware_experiment \USB8.0”中的“usb_test.sof”程序，FPGA将自动给USB芯片CY7C68013A的通道3的FIFO中写入512个数；
用USB连接线将计算机和实验箱上的USB接口连接，如果系统提示安装驱动，选择自动安装。将程序下载到FPGA里面，打开EZ-USB Control Panel。如果软件显示“No Cypress USB devices detected.”，说明硬件没有连接正确，请仔细检查USB连线的连接，可以重新插接一下USB接口。
在Device栏显示Ezusb-0表示连接正常。
点击“Download”，浏览下载“Hardware_experiment \USB8.0\Firmware”文件夹中的 USB固件文件“USB_IN8.hex”。
选择命令“Get Pipe Info”，点击“Send”发送命令。
将“Length”改为512，点击“Bulk/Int”，即可获得FPGA里传送过来的数据
实验四TLV320实验
一、实验目的
1、掌握TLV320芯片的应用。
二、实验原理
TLV320是一款音频AD、DA芯片。
三、实验步骤
本实验使用样例工程TLV320.rar。
解压“Hardware_experiment\TLV320.rar”样例工程时，建议将工程解压到如下目录:E:\EP3C25\TLV320。
1）打开QuartusII软件并下载程序“SOUND_VGA.sof”；
2）通过电路板上的音频接口（绿色）输入正弦波，用示波器能观察到音频接口（粉红色）的输出与输入信号为等同频率的正弦波。
二、SOPC实验部分
实验五NiosII软核的设计
一、实验目的
了解NIOSII软核的设计方法。
二、实验步骤
1、创建工程文件
首先创建或者打开一个QuartusII工程，因为SOPC Builder的打开必须基于一个工程。选择一个硬盘并创建一个用于存放QuartusII工程的文件夹，采用英文字符命名。
2、使用SOPC Builder
SOPC Builder允许用户创建一个Nios II系统模块，或者创建多组SOPC模块。一个完整的Nios II系统模块包含Nios II处理器和与之相关的系统外设。
SOPC Builder会提示用户设置参数，并提示使用哪些可选的端口和外设。Nios II系统模块一旦生成，就可以在QuartusII中作为一个器件被调用。
步骤：
（1）在QuartusII中选择Tools/SOPC Builder，来打开SOPC Builder；
（2）在SOPC Builder启动对话框中键入系统名字并选择生成的的语言种类（SOPC Buider为Nios II系统模块的所有IP模块生成纯文本的Verilog HDL或者VHDL文件）；
注意：SOPC系统的名字不能和QuartusII工程顶层实体的名字相同。
（3）单击OK，接下来就进入SOPC Builder系统中；
（4）在Device Family中选择Cyclone III(3C25)，在Clock中键入50。
3、进行Nios II核的添加工作，在左侧组件选择栏中选择Nios II Processor，点击下方的“Add…”（或者双击），在Nios II CPU设置框内对CPU进行设置。
Nios II的标准配置选项有三种：
1 最小（Minimal features），占用600－700LEs，包含两个M9K。
2 标准（Standard features），占用1200－1400 LEs，包含两个M9K，Cache。
3 全功能（Full features），占用1400－1800LEs,包含三个M9K，Cache。
另外，用户可以根据需要选用其它CPU软核，其它软核可以通过自定义组件的方法引入。
本实验我们选用标准型CPU，步骤：
（1）选择“Nios II/s”，点击Next。
（2）选择Instruction Cache ：8Kbytes。点击“Next”，Advanced Features和MMU and MPU Setting中的设置全部用默认值。
（3）选择Jtag Debug Module：Level 1，点击Next。
（4）最后一项为自定义指令，本实验不作要求，点击“Finish”。
此时，Nios II CPU已经创建完成并在右侧的状态栏中出现，并且IRQ以及Base address 已经分配完成，用户可以在完全创建完整个SOPC系统后由SOPC Builder进行统一重新分配，也可以根据自己需要分配。
Nios II CPU是32位的采用5级流水线技术、单指令流的RISC处理器，并且拥有用户自定义指令功能，具有非常大的灵活性，使用者可以使用软件所提供的IP，也可以自己添加。
实验六外设模块的设计
一、实验目的
在已经建立好的Nios II软核的基础上建立SOPC各个片内外设模块，本实验涉及到的外设模块有UART,Timer,button_pio,led_pio,Sram,Sdram,Flash等等。
二、实验步骤
1添加UART模块
UART是“通用异步收发器（Universal Asynchronous Receiver/Transmitter）”的缩写，就是常用的串口，SOPC系统可以通过串口与上位机或其它设备通信。
（1）在组件选择栏中选择Interface Protocols?Serial?UART(RS-232 Serial port)，点击“Add…”。
（2）选择波特率为115200，点击“Finish”。
2添加Timer模块
在组件选择栏选择Peripherals/Microcontroller/Interval Timer添加，按照如下图配置点击“Finish”。
3 添加pio_button模块
PIO是通用I/O口。pio_button定义为按键接口。
（1）在组件选择栏中选择Peripherals/Microcontroller/PIO(Parallel I/O)添加。
PIO共有4种输入\输出模式：
输入（Input ports only）。
输出（Output ports only）。
三态 (Tri-state ports),就是双向口。
输入输出（Both input and output ports）,输入口和输出口不是同一个引脚。
（2）修改“Width”为8。选择“Input”输入模式，点击“Next”,进行输入选项设置，选择IRQ为边沿（Edge）模式，点击“Finish”。此时模块的名字为pio_0，点击右键修改名字为pio_button。
4 添加led_pio
在组件选择栏中选择Peripherals/Microcontroller/PIO，点击“Add…”，选择Width为8位，选择Derection为Output ports only。点击Finish，修改名字为led_pio。
5 添加jtag uart
在组件选择栏中选择Interface Protocols?Serial?JTAG UART，全部用默认值，点击添加。
6 添加Avalon三态总线桥
Avalon总线是一种相对简单的总线结构，主要用于连接片内处理器与外设，它描述了主从构件间的端口连接关系，以及构件间通信的时序关系。
在组件选择栏中选择Bridges and Adapters/Memory Mapped/Avalon-MM Tristate Bridge，点击“Add…”，点击“Finish”。
7 添加Flash
Flash用于存放程序和数据，并且具有掉电保存功能。
在组件选择栏中选择Memories and Memory Controllers/Flash Memory(CFI) Common Flash Interface添加,设置如图：
点击“Finish”。
8 添加SDRAM
在组件选择栏中选择Memories and Memory Controllers/SDRAM/SDRAM Controller添加，设置如图：
点击“Next”；
如图设置时序参数，时序参数可以根据所应用的器件来改变。最后点击“Finish”。
9 添加Systerm ID
在组件选择栏中选择Peripherals/Debug and Performances/System ID Periperal，点击“Finish”。
10 锁定Flash地址
一般把Flash设为程序和数据存储器，因此把Flash的地址设为0地址，之后再由系统重新分配地址。在Flash的基地址栏中修改地址为0x00000000，鼠标右键点击cfi_flash下方的S1，在弹出菜单中鼠标左键点击“Lock Base Address”，锁定Flash的地址。
11 调整外设及寄存器的地址及IRQ
选择System/Auto-Assign Base Addresses，完成系统对所有器件的地址统一分
基于FPGA的SOPC演示实验 秦菁2012-07-10演示实验：流水灯 实验内容：将8位LED灯点亮，进行流水灯控制 实验步骤： （1）在Quartus II中建立工程 （2）用SOPC builder建立Nios系统模块 （3）在Quartus II中的图形编辑界面进行引脚连接工作等 （4）编译工程后下载到FPGA中 （5）在Nios II IDE中根据硬件建立软件工程 （6）编译后，经过简单设置下载到FPGA中进行调试、实验 随着嵌入式处理器、专用数字器件和DSP算法以IP核的形式嵌入FPGA中，以单片FPGA完成整个嵌入式系统数字部分的设计已经成为现实。此实验主要通过运用Altera公司提供的Nios II软核处理器，了解SOPC的基本概念和基于FPGA的嵌入式系统的开发方法，掌握SOPC硬件开发工具，软件调试工具的使用。下面主要从硬件和软件的部分进行介绍。 一、硬件部分设计 （1）运行Quartus II软件，选择File/New Project Wizard菜单，选择工程目录（自定义）、工程名以及顶层文件名为led_test，在选择器件设置对话框中选择目标器件为Cyclone系列的EP1C6Q240C8N，建立新工程。 （2）双击左侧Entitiy框中的器件名，弹出如下对话框，点击Device and pin options/Unused pins，在Reserved all unused pins中选择As input tri-stated。
（3）选择Tools/SOPC Builder菜单项，或者点击Quartus II软件右上方工具栏的，打开SOPC Builder程序。弹出Create New System对话框。在System Name 文本框中键入nios32（自拟，但与工程名不同），选择语言为VHDL，单击确定 （4）确认Device Family中我们选择的是Cyclone，系统频率为50MHz。如图： （5）下面开始添加系统需要的元件：Nios II32位CPU、JTAG UART Interface、led_pio、RAM。 （5.1）首先添加Nios II32位CPU：双击Nios II Processor，或单击选中后点击 Add按钮，然后在弹出的Nios II Processor设置对话框中设置添加CPU的参数，分别在Core Nios II和JTAG Debug Module选项中选择Nios II/e和level1，其他选项保持默认。Nios II有三种标准：经济型（Nios II/e）、标准型（Nios II/s）、 全功能型（Nios II/f）。本实验中选择经济型。
FPGA-CPLD原理及应用课程设计报告题目：基于NIOS的μC/OS-II实验 学院:信息与电子工程学院 专业:电子科学与技术 学号: 姓名: 指导老师: 时间：2013-7-15～2013-7-20
一、摘要 本实验项目使用Quartus II、SOPC Builder和Nios II EDS从零开始构建一个能够在DE2-115实验平台上运行的μC/OS-II操作系统的Nios II系统。初学者可以借此范例熟悉Quartus II、SOPC Builder、Nios II EDS的使用，并且了解基于FPGA的嵌入式系统开发流程。 关键词：SOPC Builder Nios II DE2Nios II EDS 二、设计要求 从零开始建立一个基于Nios II的μC/OS-II应用实验系统（也可以认为是一个Nios II+μC/OS-II的应用框架）具有以下一些作用。 (1)读者可以借助SOPC Builder工具自行对Nios II软核处理器进行配置。 (2)很多范例都是纯硬件的VHDL代码，需要自行从零开始建立Nios II 系统，不能够直接使用Altera公司已经建立好的Nios II系统。 (3)DE2-115并非Altera公司原创的开发板，而是友晶科技ODM的电路板，很多外围设备都与Altera提供的电路板不一样，所以很多Altera手册中范例都无法执行，必须要有自己从硬件到软件建立系统的能力，将来才有办法将Altera 提供的范例移植到DE2-115上执行并做到最佳化。 三、设计内容” 1、SOPC Builder硬件建立 SOPC Builder是在Quartus II里的SOPC Builder进行的，先建立工程在SOPC Builder里添加硬件，包括CPU，PLL，onchip_memory，SSRAM,SDRAM Tristate Bridge，Flash，JTAG UART，UART，Timer System ID 2、Quartus II硬件处理 硬件会自动建立一个顶层模块，通过建一个原理图来对对应的硬件进行输入输出的添加，再锁定引脚，编译工程，硬件下载。 3、Nios II DE2嵌入软件编写 在Nios II里建立工程，选择相应的模块，编写需要嵌入的软件，添加缺少的头文件对应的宏定义，编译工程，进行软件下载，在观察结果。 四、设计步骤 1、打开Quartus II新建工程
矿压测试技术实验指导书 学号： 班级： 姓名： 安徽理工大学 能源与安全学院采矿工程实验室
实验一常用矿山压力仪器原理及使用方法 第一部分观测岩层移动的部分仪器 ☆深基点钻孔多点位移计 一、结构简介 深基点钻孔多点位移计是监测巷道在掘进和受采动影响的整个服务期间，围岩内部变形随时间变化情况的一种仪器。 深基点钻孔多点位移包括孔内固定装置、孔中连接钢丝绳、孔口测读装置组成。每套位移计内有5~6个测点。其结构及其安装如图1所示。 二、安装方法 1.在巷道两帮及顶板各钻出φ32的钻孔。 2.将带有连接钢丝绳的孔内固定装置，由远及近分别用安装圆管将其推至所要求的深度。(每个钻孔布置5~6个测点，分别为；6m、5m、4m、3m、2m、lm或12m、10m、8m、6m、4m、2m)。 3.将孔口测读装置，用水泥药圈或木条固定在孔口。 4。拉紧每个测点的钢丝绳，将孔口测读装置上的测尺推至l00mm左右的位置后，由螺丝将钢丝绳与测尺固定在一起。 三、测试方法 安装后先读出每个测点的初读数，以后每次读得的数值与初读数之差，即为测点的位移值。当读数将到零刻度时，松开螺丝，使测尺再回到l00mm左右的位置，重新读出初读数。 ☆顶板离层指示仪 一、结构简介： 顶板离层指示仪是监测顶板锚杆范围内及锚固范围外离层值大小的一种监测仪器，在顶板钻孔中布置两个测点，一个在围岩深部稳定处，一个在锚杆端部围岩中。离层值就是围岩中两测点之间以及锚杆端部围岩与巷道顶板表面间的相对位移值。顶板离层指示仪由孔内固定装置、测量钢丝绳及孔口显示装置组成如图1所示。
二、安装方法： 1.在巷道顶板钻出φ32的钻孔，孔深由要求而定。 2.将带有长钢丝绳的孔内固定装置用安装杆推到所要求的位置；抽出安装杆后再将带有短钢丝绳的孔内固定装置推到所要求的位置。 3.将孔口显示装置用木条固定在孔口(在显示装置与钻孔间要留有钢丝绳运动的间隙)。 4.将钢丝绳拉紧后，用螺丝将其分别与孔口显示装置中的圆管相连接，且使其显示读数超过零刻度线。 三、测读方法： 孔口测读装置上所显示的颜色，反映出顶板离层的范围及所处状态，显示数值表示顶板的离层量。☆DY—82型顶板动态仪 一、用途 DY-82型顶板动态仪是一种机械式高灵敏位移计。用于监测顶底板移近量、移近速度，进行采场“初次来压”和“周期来压”的预报，探测超前支撑压力高 峰位置，监测顶板活动及其它相对位移的测量。 二、技术特征 (1)灵敏度(mm) 0.01 (2)精度(％) 粗读±1,微读±2.5 (3)量程(mm) 0～200 (4)使用高度(mm) 1000～3000 三、原理、结构 其结构和安装见图。仪器的核心部件是齿条6、指针8 以及与指针相连的齿轮、微读数刻线盘9、齿条下端带有读 数横刻线的游标和粗读数刻度管11。 当动态仪安装在顶底板之间时，依靠压力弹簧7产生的 弹力而站立。安好后记下读数(初读数)并由手表读出时间。 粗读数由游标10的横刻线在刻度管11上的位置读出，每小 格2毫米，每大格(标有“1”、“22'’等)为10毫米，微读数 由指针8在刻线盘9的位置读出，每小格为0.01毫米(共200 小格，对应2毫米)。粗读数加微读数即为此时刻的读数。当 顶底板移近时，通过压杆3压缩压力弹簧7，推动齿条6下 移，带动齿轮，齿轮带动指针8顺时针方向旋转，顶底板每 移近0.01毫米，指针转过1小格；同时齿条下端游标随齿条 下移，读数增大。后次读数减去前次读数，即为这段时间内的顶底板移近量。除以经过的时间，即得
实验一 一、实验目的 1．掌握用 Quartus II 开发 SOPC 的基本流程。 2．掌握用 SOPC Builder 进行 Nios II CPU 开发的基本流程。 3．掌握整个 Nios II 集成开发环境。 二、实验环境 1．SOPC-NIOSII SOPC 开发平台一套。 2．USB下载电缆一条。 三、实验原理 本实验的目的主要是对 SOPC 有一个基本的认识，了解整个实验过程，并掌握整个 Nios II 集成开发环境的应用。 (1) 在 Quartus II中新建一个工程。 (2) 在 SOPC Builder中根据自己的需要加入各种参数值。 (3) 利用 SOPC Builder 产生 Quartus II 能够识别的文件。 (4) 在(1)中新建的工程中加入(3)中生成的文件。 (5) 加入输入、输出以及双向端口，并根据需要对其命名。 (6) 对(5)中命名的输入、输出核双向端口根据选定的 FPGA 进行引脚分配。 (7) 编译工程。 (8) 下载编辑代码到 FPGA。 (9) 利用 Nios II 新建另一个工程。 (10) 根据(2)中的资源，编写项目需要的代码。 (11) 编译、下载并调试，查看运行结果，直到正确。 (12) 如果需要，将(11)中生成的代码下载到代码 Flash 中。 四、实验内容 为了熟悉 SOPC 的基本开发流程，本实验要完成的任务就是设计一个最简单的系统，系统中包括 Nios II CPU、作为标准输入/输出的 JTAG UART 以及存储执行代码SRAM。通过 SOPC Builder 对系统进行编译，然后通过 Quartus II 对
电子科技大学电子工程学院实验报告 实验名称现代电子技术综合实验 姓名： 学号： 评分： 教师签字 电子科技大学教务处制
电子科技大学 实验报告 学生姓名：学号：指导教师：习友宝 实验地点：331 实验时间：（5—8周）周一5，6，7，8节 一、实验室名称：电子技术综合实验室 二、实验项目名称：基于单片机的多任务的控制系统的实现 三、实验学时：16 四、实验目的与任务： 1、熟悉系统设计与实现原理 2、掌握KEIL C51的基本使用方法 3、熟悉SMART SOPC实验箱的应用 4、连接电路，编程调试，实现各部分的功能 5、完成系统软件的编写与调试 五、实验器材 1、PC机一台 2、SMART SOPC实验箱一套 六、实验原理、步骤及内容 （一）试验要求（以课件要求为准） 基本要求： （1）程序运行后，在8位数码管上显示自己的班级学号（后8位），如2902002001，显示为“02002001”。 （2）定义5个按键（key1、key2、key3、key4、key5）作为功能选择键。每次按下key2时，为“秒表计时器”（定时中断实现），显示从“00.00.00.00”开始，即00时00分00秒00（1/100秒，即10ms）。当按下key1时，返回到显示
班级学号；按下其他功能键时，进入其他功能。 （3）按下key3键时，基于TLC549 A/D转换器进行电压测量（输入电压来自电位器，调节范围0~2.49V，单位：V），并将电压值显示在8位数码管的后3位。 （4）在上面（3）要求基础上，调节电位器，若输入电压超过2.00V，则声光报警，即用发光二极管指示灯（如LED1）闪烁（亮0.5s、灭0.5s）；蜂鸣器响（用500Hz方波驱动）；若输入电压低于2.00V后，则撤销声光报警。 扩展要求： （5）按下key4键，基于LM75A数字温度传感器，完成温度的测量，显示温度值保留到小数点后1位，整数部分最高位为零时不显示出来（高位零消影）。 （6）按下key5键，完成基于直流电机的转速测量。 （7）对电压测量值进行简单的数据处理，如去除尖峰干扰的平均滤波：每12个测量值数据为一组，去掉最大值和最小值后的10个测量值进行算术平均后，作为显示值。 （8）将班级学号、开机时间（时：分：秒）、电压值、温度值、转速等同时在LCD液晶显示屏上进行显示。 （二）实验内容 硬件设计 （原理框图）
土木工程学院 《混凝土结构设计基本原理》实验指导书 及实验报告 适用专业：土木工程周淼 编 班级：：学 号： 理工大学 2018 年9 月
实验一钢筋混凝土梁受弯性能试验 一、实验目的 1.了解适筋梁的受力过程和破坏特征； 2.验证钢筋混凝土受弯构件正截面强度理论和计算公式； 3.掌握钢筋混凝土受弯构件的实验方法及荷载、应变、挠度、裂缝宽度等数据的测试技术 和有关仪器的使用方法； 4.培养学生对钢筋混凝土基本构件的初步实验分析能力。 二、基本原理当梁中纵向受力钢筋的配筋率适中时，梁正截面受弯破坏过程表现为典型的三个阶段：第一阶段——弹性阶段（I阶段）：当荷载较小时，混凝土梁如同两种弹性材料组成的组合梁，梁截面的应力呈线性分布，卸载后几乎无残余变形。当梁受拉区混凝土的最大拉应力达到混凝土的抗拉强度，且最大的混凝土拉应变超过混凝土的极限受拉应变时，在纯弯段某一薄弱截面出现首条垂直裂缝。梁开裂标志着第一阶段的结束。此时，梁纯弯段截面承担的弯矩M cr称为开裂弯矩。第二阶段——带裂缝工作阶段（II阶段）：梁开裂后，裂缝处混凝土退出工作，钢筋应力急增，且通过粘结力向未开裂的混凝土传递拉应力，使得梁中继续出现拉裂缝。压区混凝土中压应力也由线性分布转化为非线性分布。当受拉钢筋屈服时标志着第二阶段的结束。此时梁纯弯段截面承担的弯矩M y称为屈服弯矩。第三阶段——破坏阶段（III阶段）：钢筋屈服后，在很小的荷载增量下，梁会产生很大的变形。裂缝的高度和宽度进一步发展，中和轴不断上移，压区混凝土应力分布曲线渐趋丰满。当受压区混凝土的最大压应变达到混凝土的极限压应变时，压区混凝土压碎，梁正截面受弯破坏。此时，梁承担的弯矩M u 称为极限弯矩。适筋梁的破坏始于纵筋屈服，终于混凝土压碎。整个过程要经历相当大的变形，破坏前有明显的预兆。这种破坏称为适筋破坏，属于延性破坏。 三、试验装置
SOPC系统设计技术实验报告 姓名: 学号: 院系:信息科学与工程学院 专业：电子科学与技术 指导老师: 完成日期:2015年04月25日
实验二、NIOSII实现串口收发数据及LCD显示 一、实验目的 （1）进一步熟悉Quartus II、SOPC Builder、NIOS II IDE的操作； （2）掌握SOPC硬件系统及NIOS II软件的开发流程。 二、实验内容 （1）、实验平台：硬件：PC级、SmartSOPC+教学实验开发平台；软件：Quartus II 9.0，SOPC Builder 9.0，NIOS II IDE 9.0。 （2）、实验内容：建立包含SDRAM、JTAG_UART、Timer、LCD的NIOS II处理器系统，通过JTAG_UART从IDE的控制端窗口读取输入值N，计算1至N的累加值，并将计算结果及计算花费时间的显示在LCD中。 三、实验步骤 3.1硬件设计 根据实验内容，可以得出本次实验的硬件结构图如图3.1所示： 图3.1 硬件设计结构图
具体硬件设计步骤如下： 1)、在Quartus II中建立一个工程命名为：smallCore，器件设置为EP3C55F484C8; 2)、以原理图输入方式建立空白顶层模块，并保持； 3)、打开SOPC Builder，命名SOPC系统名称为nios2system，开始建立NIOS II系统。 4）、双击SOPC Builder主界面左侧中的“Nios II Processor”，出现Nios II CPU的配置向导对话框，如图1.4所示，在这里可以有三种Nios II CPU选择，我们选择快速型的Nios II/f，不使用硬件乘法器及除法器。然后单击Next进入下一步配置；Instruction Cache项中选择2 Kbytes，在Data Cache项中选择512 Bytes，单击Next进行下一步配置；在“Advanced Features”和“MMU and MPU Settings”选项卡中选择默认参数，然后单击Next，到了“JTAG Debug Module”选项卡，如图1.6所示。这里是选择JTAG调试接口，选择默认的模式Level 1，然后单击Next，到了“Custom Instruction”选项卡，也选择默认参数，最后单击Finish完成对Nios II CPU的配置。 5）、添加了Nios II CPU内核后，选中Module Name下的cpu_0，单击鼠标右键，在Rename 项中可以重命名cpu_0的名称为cpu，并在“Clock Settings”一栏中将clk_0名称改为clk。 6）、双击在SOPC Builder主界面左侧中的Bridges and Adapters→Memory Mapped→Avalon-MM Clock Crossing Bridge，出现Clock Crossing Bridge的配置向导对话框，在“Slave-to-Master FIFO”中的FIFO depth中选择64。单击“finish”退出配置对话框，并重命名clock_crossing_0的名称为clock_crossing。 7）、双击在SOPC Builder主界面左侧中的Memories and Memory Controllers→SDRAM→DDR SDRAM High Performance Controller，出现DDR SDRAM High Performance Controller的配置向导对话框。修改“General Settings”选项卡的参数配置，参数修改如下：Speed grade：8 PLL reference clock frequency：85 Memory clock frequency：100 Local interface clock frequency：full 修改“Modify Parameters”：DDR SDRAM控制器参数，参数修改如下： Total Memory interface DQ width：16 Memory vendor：other
中央民族大学生命与环境科学学院 遗传学实验报告 人类指纹的采集识别与分析 2014年11月9日 人类指纹的采集识别与分析 前言 遗传学研究中根据遗传性状的表现特征将其分为两类，即数量性状（quantitative character）和质量性状（qualitative character）。质量性状通常差异显著，呈不连续变异， 由主基因决定，杂交子代的表型呈现出一定的比例，可直接采用孟德尔遗传原理进行分析。 数量性状不同于质量性状，数量性状是可以度量的性状，呈连续变异，由多基因决定，各基 因作用微小并且是累加的，呈剂量效应，因此通常要采用统计学方法分析。指纹性状就是属 于数量形状。 1880年henry fauld及william herschel相继提出利用指纹鉴定个人身份的 设想。 galton研究了有血缘关系的人群的指纹证明了指纹花样对人来说是一个稳定的性状。 1924 年挪威女科学家bonnevie提出指嵴数计数法。指纹在胚胎发育第13周开始形成，第 19周完成。因此如有某种遗传或生理因素造成嵴纹发育不良既能在指纹上反映出来。本实 验中，同学采用石墨粉填充沟纹再用透明胶粘手指的方法取自己的指纹，并利用这些指纹进 行指嵴数计数、分析，从而对多基因遗传的特点有了更深刻地认识。 1. 材料和方法&设备和方法 2b铅笔一只；约20cm×10cm的复印纸一张；透明胶带；直尺一把个人电脑及adobe photoshop软件；拍照设备一台。 2. 实验原理 1.人类指纹的形成：指纹是指人手上的条状纹路，它们的形成依赖于胚胎发育时的环境 和遗传因素。指纹属于多基因遗传，在胚胎第12~13周（也有人提出15～16周）即已形成并 保持终生不变。每个人的指纹都是独一无二的，两人之间甚至双胞胎之间，不存在相同的手 指指纹。拥有相同指纹的可能性在10亿分之一以下。因此指纹被称做是无法伪造的身份证。 对一个个体而言，指纹具有唯一性和稳定性。 2.肤(皮纹)与指纹皮纹包括指纹、掌纹和褶纹。指纹为最常用的皮纹。大量研究表明， 某些遗传病，特别是一些染色体病和先天畸形常伴有特殊的皮纹异常。所以皮纹检查可以 作为某些遗传病诊断的辅助指标。 3.指纹分析的常用指标—— a.类型——3类：弓(a) ，箕(l)，斗(w) ,6亚类：as ，at ； lu ，lr ； ws，wd ； b.总嵴纹数——trc (tfrc ，指纹总嵴线数 c.atd角 d.指纹强度指数(pattern intensity index, pid )——pid = (2 w +l)／n = (2 w +l) ／10 (w 是斗型纹的百分率，l是箕型纹的百分率，n 是常数(10个手指)．) 4.类型分类 a.弓形纹：由几条平行的弧形嵴纹组成。纹线由指的一侧延伸到另一侧，中间隆起成弓 形。弓形纹又可分为两种，一种是中间隆起较平缓的弧形弓，另一种是中央隆起很高的帐形 弓。 b.箕形纹：这种纹有两个特征，①有几条嵴纹从手指一侧发出，向指尖方向弯曲，再折 回发出的一侧，形成一种簸箕状的纹线；②有一个由三组纹线形成的三叉点或称三角区 （delta）。根据箕口的开口方向分为尺箕（或正箕，开口朝本手尺骨一侧，即小指方向）和 桡箕（或反箕，开口朝着桡骨一侧，即拇指方向）。 c.斗形纹（又称螺纹或涡形纹）：它有 两个特征，①有两个三叉点（如果你在一个指纹上找到三个或三个以上的三叉点，那可能是 杂形纹）；②由几条环形线或螺形线的嵴纹绕着中心点形成一个回路，或者有形成回路的趋
土工实验指导书及实验报告编写毕守一 安徽水利水电职业技术学院 二OO九年五月
目录 实验一试样制备 实验二含水率试验 实验三密度试验 实验四液限和塑限试验 实验五颗粒分析试验 实验六固结试验 实验七直接剪切试验 实验八击实试验 土工试验复习题
实验一试样制备 一、概述 试样的制备是获得正确的试验成果的前提，为保证试验成果的可靠性以及试验数据的可比性，应具备一个统一的试样制备方法和程序。 试样的制备可分为原状土的试样制备和扰动土的试样制备。对于原状土的试样制备主要包括土样的开启、描述、切取等程序；而扰动土的制备程序则主要包括风干、碾散、过筛、分样和贮存等预备程序以及击实等制备程序，这些程序步骤的正确与否，都会直接影响到试验成果的可靠性，因此，试样的制备是土工试验工作的首要质量要素。 二、仪器设备 试样制备所需的主要仪器设备，包括： （1）孔径0.5mm、2mm和5mm的细筛； （2）孔径0.075mm的洗筛； （3）称量10kg、最小分度值5g的台秤； （4）称量5000g、最小分度值1g和称量200g、最小分度值0.01g的天平；
（5）不锈钢环刀（内径61.8mm、高20mm；内径79.8mm、高20mm或内径61.8mm、高40mm）； （6）击样器：包括活塞、导筒和环刀； （7）其他：切土刀、钢丝锯、碎土工具、烘箱、保湿器、喷水设备、凡士林等。 三、试样制备 （一）原状土试样的制备步骤 1、将土样筒按标明的上下方向放置，剥去蜡封和胶带，开启土样筒取土样。 2、检查土样结构，若土样已扰动，则不应作为制备力学性质试验的试样。 3、根据试验要求确定环刀尺寸，并在环刀内壁涂一薄层凡士林，然后刃口向下放在土样上，将环刀垂直下压，同时用切土刀沿环刀外侧切削土样，边压边削直至土样高出环刀，制样时不得扰动土样。 4、采用钢丝锯或切土刀平整环刀两端土样，然后擦净环刀外壁，称环刀和土的总质量。 5、切削试样时，应对土样的层次、气味、颜色、夹杂物、裂缝和均匀性进行描述。 6、从切削的余土中取代表性试样，供测定含水率以及颗粒分析、界限含水率等试验之用。
CON目录 第一章实验箱简介 (2) 第二章EDA实验单元 (5) 实验一七人表决器 (5) 实验二格雷码变换 (13) 实验三BCD码加法器 (15) 实验四四位全加器 (17) 实验五四人抢答器 (19) 实验六四位并行乘法器 (20) 实验七设计基本触发器 (21) 实验八设计74LS169计数器功能模块 (25) 实验九步长可变的加减计数器 (27) 实验十可控脉冲发生器 (28) 实验十一正负脉宽数控调制信号发生器 (30) 实验十二序列检测器 (32) 实验十三四位并行流水乘法器 (34) 实验十四出租车计费器 (37) 实验十五多功能数字钟 (39) 实验十六数字秒表 (41) 实验十七频率计 (43) 实验十八交通灯控制器 (45) 实验十九数码锁 (47) 实验二十VGA彩条发生器 (49) 附录 (51)
第一章实验箱简介 EDA/SOPC实验箱是集EDA和SOPC开发为一体的综合性实验箱，它不仅可以独立完成几乎所有的EDA设计，也可以完成大多数的SOPC开发。 采用Altera公司的Cyclone系列的12万门FPGA为核心，整个系统采用模块化设计，各个模块之间可以自由组合，使得该实验箱的灵活性大大提高。同时实验箱还提供了丰富的接口模块，供人机交互，从而大大增加了实验开发者开发的乐趣，满足了普通高等院校、科研人员等的需求。 开发工程师可以使用VHDL语言、Verilog HDL语言、原理图输入等多种方式，利用Altera公司提供的Quartus II及Nios软件进行编译，下载，并通过EDA/SOPC实验箱进行结果验证。实验箱提供多种人机交互方式，如键盘阵列、按键、拨挡开关输入；七段码管、大屏幕图形点阵LCD显示；串口通信；VGA接口、PS2接口、USB接口、Ethernet接口等，利用Altera 公司提供的一些IP资源和Nios 32位处理器，用户可以在该实验箱上完成不同的SOPC设计。 EDA/SOPC实验箱提供的资源有： ●Altera公司的EP1C6Q240C8，12万门级FPGA，另外可选配更高 资源的FPGA ●FPGA配置芯片采用可在线变成的EPC2，通过JTAG口和简单的 跳线即可完成设计的固化 ●1个数字时钟源，提供48MHz、12MHz、1MHz、100KHz、10KHz、 1KHz、100Hz、10Hz、2Hz和1Hz等多个时钟 ●1个模拟信号源，提供频率和幅度可调的正弦波、三角波和方波 ●两个串行接口，一个用于SOPC开发时的调试，另一个可以完成 其它的通信 ●1个VGA接口 ●1个PS2接口，可以接键盘或鼠标 ●1个USB接口，利用PDIUSBD12芯片实现USB协议转换 ●1个Ethernet接口，利用RTL8019芯片实现TCP/IP协议转换 ●基于SPI接口的音频CODEC模块 ●1个输入、输出探测模块，供数字信号的观察 ●16个LED显示 ●8个拨挡开关输入 ●8个按键输入 ●1个4X4键盘阵列 ●8个七段码管显示 ●1个扬声器模块 ●1个交通灯模块
北京邮电大学世纪学院 实验、实习、课程设计报告撰写格式与要求 （试行） 一、实验报告格式要求 1、有实验教学手册，按手册要求填写，若无则采用统一实验报告封面。 2、报告一律用钢笔书写或打印，打印要求用A4纸；页边距要求如下：页边距上下各为2.5厘米，左右边距各为2.5厘米；行间距取固定值（设置值为20磅）；字符间距为默认值（缩放100%，间距：标准）。 3、统一采用国家标准所规定的单位与符号，要求文字书写工整，不得潦草；作图规范，不得随手勾画。 4、实验报告中的实验原始记录，须经实验指导教师签字或登记。 二、实习报告、课程设计报告格式要求 1、采用统一的封面。 2、根据教学大纲的要求手写或打印，手写一律用钢笔书写，统一采用国家标准所规定的单位与符号，要求文字书写工整，不得潦草；作图规范，不得随手勾画。打印要求用A4纸；页边距要求如下：页边距上下各为2.5厘米，左右边距各为2.5厘米；行间距取固定值（设置值为20磅）；字符间距为默认值（缩放100%，间距：标准）。 三、报告内容要求 1、实验报告内容包括：实验目的、实验原理、实验仪器设备、实验操作过程、原始数据、实验结果分析、实验心得等方面内容。 2、实习报告内容包括：实习题目、实习任务与要求、实习具体实施情况（附上图表、原始数据等）、实习个人总结等内容。 3、课程设计报告或说明书内容包括：课程设计任务与要求、总体方案、方案设计与分析、所需仪器设备与元器件、设计实现与调试、收获体会、参考资料等方面内容。 北京邮电大学世纪学院 教务处 2009-8
实验报告 课程名称计算机绘图（CAD） 实验项目AutoCAD二维绘图实验 专业班级 姓名学号 指导教师实验成绩 2016年11月日
实验一Hello from Nios II 一.实验目的 1. 熟悉用Quartus II开发SOPC的基本流程。 2. 熟悉用SOPC Builder进行NiOS II CPU开发的基本流程。 3. 熟悉用NIOS II IDE进行C语言编译、下载的基本过程。 4. 掌握NIOS II 集成开发环境。 二.实验内容 实验完成的是一个简单的系统设计，系统中包括NIOS CPU 、作为标准输入/输出的JTAG UART、存储器on chip memory和SDRAM、并行输入输出PIO。通过SOPC 实现NIOS 系统配置、生成以及与NIOS II 系统相关的监控和软件调试平台的生成；在NIOS II IDE中完成系统软件开发和调试；通过Quartus II 完成NIOS 系统的分析综合、硬件优化、适配、配置文件编程下载以及硬件系统调试等。实验最终实现在NIOS II IDE 窗口打印一条信息——―Hello from Nios II ‖。 三.实验平台 硬件平台：SOPC 实验开发系统 软件平台：Quartus II 7.0 NIOS II IDE 四.实验原理 Altera 公司提供的Nios II 嵌入式微处理器软核专为SOPC系统设计核优化，是一种面向用户、可以灵活定制的通用RISC嵌入式处理器。它采用Avalon总线结构通信接口，带有增强的内存、调试和软件功能，可采用汇编或C、C++等进行程序优化开发。Nios II具有32位指令集、32位数据通道和可配置的指令及数据缓冲。与普通嵌入式CPU系统的特性不同，其外设可以灵活选择或增减，可以自定制用户逻辑为外设，可以允许用户定制自己的指令集。由硬件模块构成的自定制指令可通过硬件算法操作来完成复杂的软件处理任务，也能访问存储器或Nios II 系统外的接口逻辑。设计者可以使用Nios II及外部的Flash、ROM、SRAM等，在FPGA上构成一个嵌入式处理器系统。 基于NiOS II处理器软核的SOPC系统设计是一个软硬件协同开发的过程，在设计时可分为硬件核软件两部分，需要多款EDA软件和软件开发环境的相互协同配合。 SOPC的开发流程包括两个方面：基于Quartus II 和SOPC Builder的硬件开发和基于Nios II IDE 的软件开发。基本设计流程如下： （1）分析系统需求，设计规划系统哪些由硬件实现，哪些由软件实现； （2）启动Quartus II 并创建一个新的工程，建立系统的顶层模块文件； （3）启动SOPC Builder，添加需要的功能模块，定义和生成系统模块。这是整个开发流程中最核心的一步。在定义系统时，SOPC Builder可以根据用户 的编辑实时的生成sopc文件和ptf文件（7.1版本之前为ptf文件），类似 一个数据库文件，存储了系统设计信息； （4）将SOPC Builder生成的Nios II系统元件导入Quartus II，根据需要添加其他逻辑模块。按照Quartus II的开发流程最终生成FPGA的编程文件，完成 Nios II系统的硬件开发； （5）启动Nios II IDE集成开发环境，创建一个软件工程项目，并指向生成的Nios II硬件系统。 （6）在Nios II IDE下开发应用程序；
《FPGA设计》实验指导书
安全操作注意事项 1、接插下载电缆前，请务必关闭实验箱开关，避免损坏下载电缆或实验箱器件。 2、操作过程中应防止静电。 3、保持实验箱和电路板的表面清洁。 4、小心轻放，避免不必要的硬件损伤或者人身受伤。 实验箱简介
实验一简单组合逻辑设计 一、实验目的和任务 1、熟习Quartus II软件的使用； 2、掌握用原理图输入法和硬件描述语言（Verilog HDL）两种方法来设计逻 辑电路； 3、通过电路的仿真及验证，进一步了解4选1数据选择器的功能； 二、实验内容 1、用原理图输入法来设计4选1数据选择器 参照按图1-1所示来编辑完成4选1数据选择器的原理图输入，其中a、b、c、d 为数据输入端，sel[1]、sel[0]为控制输入端，q为4选1数据输出端。存盘仿真后，观察仿真波形，以验证数据选择器的功能。 图1-1 4选1数据选择器原理图 2、用Verilog HDL硬件描述语言来设计4选1数据选择器 用QuartusII中的文本编辑器，编辑输入4选1数据选择器源程序：module m41( a, b, c, d, sel, q); input a,b,c,d; input [1:0]sel; output q; reg q; always @( sel) case(sel) 2’b00: q=a; 2’b01: q=b;
2’b11: q=d; endcase endmodule 程序中的a 、b 、c 、d 依然为数据输入端，sel[1]、sel[0]为控制输入端，q 为4选1数据输出端。同样存盘后进行仿真，并观察仿真波形，以验证数据选择器的功能。 三、实验仪器、设备及材料 电脑、EDA 软件、实验箱、下载电缆。 四、实验原理 4选1数据选择器的原理框图及真值表如图1-2及表1-1所示，sel[1:0]可能出现四种组合情况： 00 01 10 11，它分别对应选通四个不同的数据输入a 、b 、c 、d ，从q 端输出。结合以前所学数字电路的知识，可由真值表得出利用“与非门”实现的逻辑电路，进而可用QuartusII 原理图输入方法，设计出该4选1数据选择器；如应用EDA 技术所学的Verilog HDL 硬件描述语言来描述该电路功能，即可设计出该4选1数据选择器的源程序。 图1-2 4选1数据选择器的原理框图 q Sel[1]输出 选择输入 0a 01b 00 c 11 d 1 Sel[0]表1-1 真值表 五、重点、难点 d a b c
《流体力学》课程实验指导书袁守利编 汽车工程学院 2005年9月
前言 1.实验总体目标、任务与要求 1)学生在学习了《流体力学》基本理论的基础上，通过伯努利方程实验、动量方程实 验，实现对基本理论的验证。 2）通过实验，使学生对水柱（水银柱）、U型压差计、毕托管、孔板流量计、文丘里流量计等流体力学常用的测压、测流量装置的结构、原理和使用有基本认识。 2.适用专业 热能与动力工程 3.先修课程 《流体力学》相关章节。 4.实验项目与学时分配 5. 实验改革与特色 根据实验内容和现有实验条件，在实验过程中，采取学生自己动手和教师演示相结合的方法，力求达到较好的实验效果。
实验一伯努利方程实验 1．观察流体流经实验管段时的能量转化关系，了解特定截面上的总水头、测压管水头、压强水头、速度水头和位置水头间的关系，从而加深对伯努利方程的理解和认识。 2．掌握各种水头的测试方法和压强的测试方法。 3．掌握流量、流速的测量方法，了解毕托管测速的原理。 二、实验条件 伯努利方程实验仪 三、实验原理 1．实验装置： 图一伯努利方程实验台 1.水箱及潜水泵 2.上水管 3.电源 4.溢流管 5.整流栅 6.溢流板 7.定压水箱 8.实验 细管9. 实验粗管10.测压管11.调节阀12.接水箱13.量杯14回水管15.实验桌 2.工作原理 定压水箱7靠溢流来维持其恒定的水位，在水箱下部装接水平放置的实验细管8，水经实验细管以恒定流流出，并通过调节阀11调节其出水流量。通过布置在实验管四个截面上的四组测压孔及测压管，可以测量到相应截面上的各种水头的大小，从而可以分析管路中恒定流动的各种能量形式、大小及相互转化关系。各个测量截面上的一组测压管都相当于一组毕托管，所以也可以用来测管中某点的流速。 电测流量装置由回水箱、计量水箱和电测流量装置（由浮子、光栅计量尺和光电子
成绩指导教师日期 张歆奕2013-5-26 五邑大学实验报告 实验课程名称： 电子系统EDA 院系名称：信息学院 专业名称：电子信息工程 实验项目名称：学号显示 班级： AP10352 学号： 报告人：
实验一：学号显示器 一、实验目的 1、练习使用Verilog HDL语言设计实现数字电路。 2、练习利用Verilog HDL语言和状态机设计电路。 3、熟悉EDA开发基本流程。 4、掌握多个数码管动态扫描显示的原理及设计方法。 二、实验原理 用数码管除了可以显示0~9的阿拉伯数字外，还可以显示一些英语字母。数码管由7段显示输出，利用7个位的组合输出，就可以形成部分英语字母和0~9十个数字的显示。共阴数码管0~9和常见字母的7段显示关系如表4-1所示 （共阳数码管对共阴取反）。
三、设计任务 设计任务（一） 1、用Verilog HDL设计单个数码管顺序显示学号（按一次按键，显示下一位学号字符）； 2、对设计进行仿真； 3、锁定管脚并下载到开发板进行验证。 设计任务（二） 1、用Verilog HDL设计八个数码管显示学号，并向左或者向右滚屏； 2、对设计进行仿真； 3、锁定管脚并下载到开发板进行验证。 四、设计源程序和说明 设计任务（一）学号显示源程序 module xuehao_display(clk,rst,out); input clk,rst; output reg[6:0] out; reg[3:0] state; parameter s0=4'd0,s1=4'd1,s2=4'd2,s3=4'd3,s4=4'd4,s5=4'd5,s6=4'd6,s7=4'd7,s8=4'd8; always@(posedge clk or negedge rst) begin if(!rst) begin out =7'b1111111;state=s0;end else case(state) s0:begin out=7'b0001000;state<=s1;end//显示A s1:begin out=7'b0011000;state<=s2;end//显示P s2:begin out=7'b1001111;state<=s3;end//显示1 s3:begin out=7'b0000001;state<=s4;end//显示0 s4:begin out=7'b0000110;state<=s5;end//显示3 s5:begin out=7'b0100100;state<=s6;end//显示5 s6:begin out=7'b0010010;state<=s7;end//显示2 s7:begin out=7'b1001111;state<=s8;end//显示1 s8:begin out=7'b0000110;state<=s1;end//显示3 default:state<=0; endcase end endmodule 程序详解：这是一个非常简单的程序，定义8个输出变量，然后给他们赋值，使他们分别为A P 1 0 3 5 2 1 3，然后通过数码管显示出来。 设计任务（二）滚屏显示源程序
CENTRAL SOUTH UNIVERSITY 题目利用Matlab模拟点电荷电场的分布姓名xxxx 学号xxxxxxxxxx 班级电气xxxx班 任课老师xxxx 实验日期2010-10
电磁场理论 实验一 ——利用Matlab 模拟点电荷电场的分布 一．实验目的： 1．熟悉单个点电荷及一对点电荷的电场分布情况； 2．学会使用Matlab 进行数值计算，并绘出相应的图形； 二．实验原理： 根据库伦定律：在真空中，两个静止点电荷之间的作用力与这两个电荷的电量乘积成正比，与它们之间距离的平方成反比，作用力的方向在两个电荷的连线上，两电荷同号为斥力，异号为吸力，它们之间的力F 满足： R R Q Q k F ? 212 = (式1) 由电场强度E 的定义可知： R R kQ E ? 2 = (式2) 对于点电荷，根据场论基础中的定义，有势场E 的势函数为 R kQ U = (式3) 而 U E -?= (式4) 在Matlab 中，由以上公式算出各点的电势U ，电场强度E 后，可以用Matlab 自带的库函数绘出相应电荷的电场分布情况。 三．实验内容： 1. 单个点电荷 点电荷的平面电力线和等势线 真空中点电荷的场强大小是E=kq /r^2 ,其中k 为静电力恒量, q 为电量, r 为点电荷到场点P(x,y)的距离。电场呈球对称分布, 取电量q> 0, 电力线是以电荷为起点的射线簇。以无穷远处为零势点, 点电荷的电势为U=kq /r,当U 取
常数时, 此式就是等势面方程.等势面是以电荷为中心以r 为半径的球面。 平面电力线的画法 在平面上, 电力线是等角分布的射线簇, 用MATLAB 画射线簇很简单。取射线的半径为( 都取国际制单位) r0=, 不同的角度用向量表示( 单位为弧度) th=linspace(0,2*pi,13)。射线簇的终点的直角坐标为: [x,y]=pol2cart(th,r0)。插入x 的起始坐标x=[x; *x].同样插入y 的起始坐标, y=[y; *y], x 和y 都是二维数组, 每一列是一条射线的起始和终止坐标。用二维画线命令plot(x,y)就画出所有电力线。 平面等势线的画法 在过电荷的截面上, 等势线就是以电荷为中心的圆簇, 用MATLAB 画等势 线更加简单。静电力常量为k=9e9, 电量可取为q=1e- 9; 最大的等势线的半径应该比射线的半径小一点 r0=。其电势为u0=k8q /r0。如果从外到里取7 条等势线, 最里面的等势线的电势是最外面的3 倍, 那么各条线的电势用向量表示为: u=linspace(1,3,7)*u0。从- r0 到r0 取偶数个点, 例如100 个点, 使最中心点的坐标绕过0, 各点的坐标可用向量表示: x=linspace(- r0,r0,100), 在直角坐标系中可形成网格坐标: [X,Y]=meshgrid(x)。各点到原点的距离为: r=sqrt(X.^2+Y.^2), 在乘方时, 乘方号前面要加点, 表示对变量中的元素进行乘方计算。各点的电势为U=k8q. /r, 在进行除法运算时, 除号前面也要加点, 同样表示对变量中的元素进行除法运算。用等高线命令即可画出等势线 contour(X,Y,U,u), 在画等势线后一般会把电力线擦除, 在画等势线之前插入如下命令hold on 就行了。平面电力线和等势线如图1, 其中插入了标题等等。越靠近点电荷的中心, 电势越高, 电场强度越大, 电力线和等势线也越密。