第八章输入输出系统
一、填空题；
1.直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对的控制，数据交换不经过CPU,而直接在内存和之间进行。
2.通道是一个特殊功能的，它有自己的专门负责数据输入输出的传输控制。
3.并行I/O接口和串行I/O接口是目前两个最具有权威性的标准接口技术。
4.在计算机系统中，CPU对外围设备的管理，除了程序查询方式、程序中断方式外，还有方式、方式和方式。
5.程序中断方式控制输入输出的主要特点是，可以使A 和B 并行工作。
6.DMA控制器按其A 结构，分为B 型和C 型两种。
7.通道是一个特殊功能的A ，它有自己的B 专门负责数据输入输出的传输控制，CPU只负责C 功能。
8.通道有三种类型：A 通道、B 通道、C 通道。
9.
二、选择题：
1.下面有关“中断”的叙述，______是不正确的。
A.一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求
B.CPU响应中断时暂停运行当前程序，自动转移到中断服务程序
C.中断方式一般适用于随机出现的服务
D.为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程
序，必须进行现场保存操作
2.中断向量地址是______。
A. 子程序入口地址
B. 中断服务例行程序入口地址
C. 中断服务例行程序入口地址的地址
D. 主程序返回地址
3.在数据传送过程中，数据由串行变并行或由并行变串行，其转换是通过______。
A. 移位寄存器
B. 数据寄存器
C. 锁存器
D. 指令寄存器
4.下述I/O控制方式中，主要由程序实现的是______。
A. PPU(外围处理机)方式
B. 中断方式
C. DMA方式
D. 通道方式
5.采用DMA方式传送数据时，每传送一个数据要占用______的时间。
A. 一个指令周期
B. 一个机器周期
C. 一个时钟周期
D. 一个存储周期
6.发生中断请求的条件是______。
A. 一条指令执行结束
B. 一次I/O操作开始
C. 机器内部发生故障
D. 一次DMA操作开始
7.中断向量地址是______。
A．子程序入口地址B．中断服务例行程序入口地址
C．中断服务例行程序入口地址的指示器D．中断返回地址
8.下述I/O控制方式，哪种主要由程序实现______。
A. PPU（外围处理机）
B. 中断方式
C. DMA 方式
D. 通道方式
9.为了便于实现多级中断，保存现场最有效的方法是采用______。
A. 通用寄存器
B. 堆栈
C. 存储器
D. 外存
10.在下述I/O控制方式中，主要由程序实现的是___。
A.PPU方式
B. 中断方式
C. DMA方式
D. 通道方式
11.采用DMA方式传送数据时，每传送一个数据要占用___的时间。
A.一个指令周期
B.一个机器周期
C.一个时钟周期
D.一个存储周期
12.采用串行接口进行七位ASCII码的传送，带有一位奇校验位、一位起始位和一位停止位，当波特率为9600波特时，字符传送速率为___。
A．960 B. 873 C. 1371 D. 480
13.在单级中断系统中，CPU一旦响应中断，则立即关闭___标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
A．中断允许B. 中断请求C. 中断屏蔽
14.通道程序是由______组成。
O指令 B.通道指令（通道控制字） C.通道状态字
15.下面有关“中断”的叙述，______是不正确的。
A．一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求
B．CPU响应中断时暂停运行当前程序，自动转移到中断服务程序
C．中断方式一般适用于随机出现的服务
D．为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作
16.在数据传送过程中，数据由串行变并行或由并行变串行，其转换是通过______。
A. 移位寄存器
B. 数据寄存器
C. 锁存器
D. 指令寄存器
17.中断允许触发器用来_____。
A.表示外设是否提出了中断请求是否响应了中断请求
是否正在进行中断处理 D.开放或关闭可屏蔽硬中断
18.硬中断服务程序结束返回断点时，程序未尾要安排一条指令IRET，它的作用是____。
A.构成中断结束命令
B.恢复断点信息并返回
C.转移到IRET的下一条指令
D.返回到断点处
19.在采用DMA方式调整传输数据时，数据传送是____。
A.由总线控制器发出的控制信号控制下完成的
B.在DMA控制器本身发出的控制信号控制下完成的
C.由CPU执行的程序完成
D.由CPU响应硬中断处理完成的
20.采DMA方式传递数据时，每传送一个数据就要占用一个____时间。
A.指令周期
B.机器周期
C.存储周期
D.中断屏蔽
21.下列陈述中正确的是_____。
A.中断响应过程中是由硬件和中断服务程序共同完成的
B.每条指令的过程中,每个总线周期要检查一次有无中断请求
C.检测有无DMA请求，一般安排在一条指令执行过程的末尾
D.中断服务程序的最后一条指令是无条件转移指令
三、简答题：
1.请说明程序查询方式与中断方式各自的特点。
2.简要描述外设进行DMA操作的过程及DMA方式的主要优点。
3.外围设备的I/O控制方式分哪几类各具什么特点
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
计算机组成原理第八章课后部分答案
8.1CPU 有哪些功能？画出其结构框图并简要说明每个部件的作用。 解：CPU的主要功能是执行存放在主存储器中的程序即机器指令.CPU是由 控制器和运算器. ALU：实现算逻运算 寄存器：存放操作数 CU ：发出各种操作命令序列的控制部件 中断系统：处理异常情况和特殊请求 8.2什么是指令周期？指令周期是否有一个固定值？为什么？解：指令周 期：指取出并执行完一条指令所需的时间。 由于计算机中各种指令执行所需的时间差异很大，因此为了提高 CPU 运行效率，即使在同步控制的机器中，不同指令的指令周期长 度都是不一致的，也就是说指令周期对于不同的指令来说不是一个 固定值。
8.3画出指令周期的流程图，分别说明图中每个子周期的作用。 解：
指令周期流程图 取指周期：取指令间址周期：取有效地址执行周期：取操作数（当指令为访存指令时）中断周期：保存程序断点 8.4设CPU内有这些部件：PC、IR、SP、AC、MAR、MDR、CU。 （1）画出完成简洁寻址的取数指令“ LDA@”X（将主存某地址单元的内容取至AC中）的数据流（从取指令开始）。 （2）画出中断周期的数据流。解：CPU中的数据通路结构方式有直接连线、单总线、双总线、三总线等形式，目前大多采用总线结构，直接连线方式仅适用于结构特别简单的机器中。 下面采用单总线形式连接各部件，框图如下：
MAR PC Bus CU IR SP AC 线 址 地 MDR 1) 图： MDR→AC 2)中断周期流程图如 下：
SP-1→SP 8.7 什么叫系统的并行性？粗粒度并行和细粒度并行有什么区别？解：并行 性：包含同时性和并发性。同时性指两个或两个以上的事件在同一时刻发生，并发性指两个或多个事件在同一时间段发生。即在同一时刻或同一时间段内完成两个或两个以上性质相同或性质不同的功能，只要在时间上存在 相互重叠，就存在并行性。 粗粒度并行是指多个处理机上分别运行多个进程，由多台处理机合作完成一个程序，一般算法实现。 细粒度并行是指在处理机的指令级和操作级的并行性。 8.8 什么是指令流水？画出指令二级流水和四级流水的示意图，它们中哪一个 更能提高处理器速度，为什么？解：指令流水：指将一条指令的执行过程分为n 个操作时间大致相等的阶段，每个阶段由一个独立的功能部件来完成，这样n 个部件可以同时执行n 条指令的不同阶段，从而大大提高 CPU的吞吐率。 指令二级流水和四级流水示意图如下： (3)CPU 在什么条件、什么时候、以什么方式来响应中断
二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示
的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，
一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。
分析设计计算： 1.CPU结构如图1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1）标明图中四个寄存器的名称。 （2）简述指令从主存取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。 图1 解： （1）a为数据缓冲寄存器DR ，b为指令寄存器IR ，c为主存地址寄存器，d为程序计数器PC。 （2）主存M →缓冲寄存器DR →指令寄存器IR →操作控制器。 （3）存贮器读：M →缓冲寄存器DR →ALU →AC 存贮器写：AC →缓冲寄存器DR →M
2. 某机器中，配有一个ROM芯片，地址空间0000H—3FFFH。现在再用几个16K×8的芯片构成一个32K×8的RAM区域，使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W，MREQ(存储器请求)，当且仅当MREQ 和R//W同时有效时，CPU才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU与上述ROM芯片和RAM芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K×8位。 由此可得存储器方案要点如下： （1）用两片16K*8 RAM芯片位进行串联连接，构成32K*8的RAM区域。片内地址：A0——A13，片选地址为：A14——A15； （2）译码使用2 ：4 译码器； （3）用/MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。 （4）CPU的R / /W信号与RAM的/WE端连接，当R // W = 1时存储器执行读操作，当R // W = 0时，存储器执行写操作。如图1 0000 3FFF 8000
计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D
10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。
第八章输入输出系统 8.1输入输出设备的编址方式 8.2 总线结构 8.2.1 概述 总线是传送信息的通路，在计算机系统中使用的总线可分成3类： (1)计算机系统中各部件内部传送信息的通路。例如：运算器内部寄存器与寄存器之间、寄存器与算术逻辑运算单元(ALU)之间的传送通路，通常称之为内部总线。 (2)计算机系统中各部件之间传送信息的通路。例如CPU与主存储器之间，CPU与外设端口之间传送信息的通路，通常称之为“系统总线”。 (3)计算机多机系统内部各计算机之间传送信息的通路，通常称之为“机间总线”或“多机总线”。 本节中讨论的主要是CPU与外设接口之间的系统总线，又可称作输入输出总线，简称I／O总线。 提到总线，人们马上会想到它由许多条传输线构成，这些传输线的总条数称作总线的宽度，连接在一条总线上常常有多个设备或部件，因此常被称作共享总线或分时总线。因为不管一条总线上连接了多少个设备，任何时候只能有两个设备利用总线进行通信，一是信息发送者，一是信息接收者。于是就应该有一个部件来确定当前总线由哪两个设备来使用。如果有多个部件申请使用总线时，还应该由它根据申请者的优先级别来确定使用总线的优先次序，所有这些功能要由总线控制逻辑来完成。因此总线应该是由一定数量的传输线和总线控制器两部分构成。总线控制器可以是集中式的，集中在某个部件内部，也可以是分散式的，分散在共享总线的多个部件中。 8.2.2总线的控制方式 以集中式总线控制方式为例来说明常用的3种总线控制与仲裁方式。 1．串行链式查询方式 采用串行链式查询方式来实现判优功能的连接图如图8－3所示。
从图8-3中可以看出，该总线上连接着多个部件，对各个部件来说，除了共享数据总线和地址总线外，还有3条控制线(构成控制总线)：总线请求信号线(BR)、总线忙信号线(BS)和总线认可信号线(BG)。由于总线认可信号线对共享总线的多个部件来说形成了一条串行的链，故串行链式查询方式因此而得名。平时，BR、BS和BG线均无效，当某个或多个部件要求使用总线时，各部件通过BR线向总线控制器发出总线请求信号，总线控制器得到请求后置BG线有效，并首先进入“部件0”，若“部件0”有请求，则BG线将终止向后传送，由“部件0”发出总线忙(BR＝1)信号，表示当前总线由“部件0”占用；若“部件0”无请求，则BG 线继续往后传送，一直传送到某个有总线请求的部件为止，这时总线控制器将总线使用权交给该部件。从上述查询过程中可以看出，离总线控制器最近的部件具有最高的优先权，最远的部件只有在它前面所有部件均不请求使用总线时，才有可能得到总线的使用权，这种不公平的待遇将保持不变。这种查询方式控制简单，控制线数量少，总线上要增、删部件很容易，但是对串行查询链上的电路故障非常敏感，如果某个部件的查询链出了故障，那么该部件之后的所有部件都将无法得到总线的使用权。 2.计数定时查询方式 计数定时查询方式连接图如图8-4所示
一、选择题 １、完整得计算机系统应包括运算器、存储器、控制器。 一个完整得计算系统应该就是：硬件系统与软件系统,硬件系统应该包括运算器，控制器,存储器,输入设备与输出设备，软件系统包括系统软件与应用软件、而您给得答案中B与D就是可以排除得，也就就是不能选，A与C两个中A得可能性最大,答案只能选A、 3、冯、诺依曼计算机工作方式得基本特点就是按地址访问并顺序执行指令. 4、移码表示法主要用于表示浮点数中得阶码。 5、动态RAM得刷新就是以行为单位得。 8、在定点运算器中产生溢出得原因就是运算得结果得超出了机器得表示范围。 10、在指令得地址字段中，直接指出操作数本身得寻址方式，称为立即寻址. １1、目前得计算机,从原理上讲指令与数据都以二进制形式存放. 13、计算机问世至今，新型机器不断推陈出新,不管怎样更新，依然保有“存储程序”得概念，最早提出这种概念得就是冯、诺依曼。 1６、在CＰU中,跟踪后继指令地址得寄存器就是程序计数器。 20、系统总线中地址总线得作用就是用于选择指定得存储单元或外设。 ２1、计算机中得主机包含运算器、控制器、存储器。 23、原码一位乘运算，乘积得符号位由两个操作数得符号进行异或运算. ２4、对于真值“0”表示形式唯一得机器数就是移码与补码。 25、若［X］补=0、01０0１10,则［Ｘ]反= 0、0１00110。－-ｘ为正数 26、在CPU中，存放当前执行指令得寄存器就是指令寄存器。 保存当前正在执行得指令得寄存器称为（指令寄存器)。 指示当前正在执行得指令地址得寄存器称为（程序计数器或指令计数器）。 27、下列编码中通常用作字符编码得就是ASCII码。 ASCIＩ ASCIＩ(Ａｍeｒｉcan Ｓtaｎdａrd CodｅfoｒＩnｆorｍaｔiｏｎInteｒchange,美国信息互换标准代码）就是基于拉丁字母得一套电脑编码系统.它主要用于显示现代英语与其她西欧语言。它就是现今最通用得单字节编码系统，并等同于国际标准ＩSO/ＩＥC646。２8、在下列存储器中，半导体存储器可以作为主存储器. 3０、在CPU中跟踪指令后继地址得寄存器就是PＣ。 ３１、EＰＲOM就是指光擦除可编程得只读存储器。
分析设计计算： 1.CPU 结构如图1所示，其中有一个累加寄存器AC ，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1） 标明图中四个寄存器的名称。 （2） 简述指令从主存取到控制器的数据通路。 （3） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。 图1 解： （1） a 为数据缓冲寄存器 DR ，b 为指令寄存器 IR ，c 为主存地址寄存器， d 为程序计数器PC 。 （2） 主存 M →缓冲寄存器 DR →指令寄存器 IR →操作控制器。 （3） 存贮器读 ：M →缓冲寄存器DR →ALU →AC 存贮器写 ：AC →缓冲寄存器DR →M 2. 某机器中，配有一个ROM 芯片，地址空间0000H —3FFFH 。现在再用几个16K ×8的芯片构成一个32K ×8的RAM 区域，使其地址空间为8000H —FFFFH 。假设此RAM 芯片有/CS 和/WE 信号控制端。CPU 地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W ，MREQ(存储器请求)，当且仅当MREQ 和R//W 同时有效时，CPU 才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU 与上述ROM 芯片和RAM 芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K ×8位。 由此可得存储器方案要点如下： （1） 用两片16K*8 RAM 芯片位进行串联连接，构成32K*8的RAM 区域。 片内地址 ：A 0 ——A 13 ，片选地址为：A 14——A 15； （2） 译码使用2 ：4 译码器； （3） 用 /MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效） 时，译码器工作。
第八章输入输出系统 一、填空题； 1.直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对的控制，数据交换不经过CPU,而直接在内存和之间进行。 2.通道是一个特殊功能的，它有自己的专门负责数据输入输出的传输控制。 3.并行I/O接口和串行I/O接口是目前两个最具有权威性的标准接口技术。 4.在计算机系统中，CPU对外围设备的管理，除了程序查询方式、程序中断方式外，还有方式、方式和方式。 5.程序中断方式控制输入输出的主要特点是，可以使A 和B 并行工作。 6.DMA控制器按其A 结构，分为B 型和C 型两种。 7.通道是一个特殊功能的A ，它有自己的B 专门负责数据输入输出的传输控制，CPU只负责C 功能。 8.通道有三种类型：A 通道、B 通道、C 通道。 9. 二、选择题： 1.下面有关“中断”的叙述，______是不正确的。 A.一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求 B.CPU响应中断时暂停运行当前程序，自动转移到中断服务程序 C.中断方式一般适用于随机出现的服务 D.为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程 序，必须进行现场保存操作 2.中断向量地址是______。 A. 子程序入口地址 B. 中断服务例行程序入口地址 C. 中断服务例行程序入口地址的地址 D. 主程序返回地址 3.在数据传送过程中，数据由串行变并行或由并行变串行，其转换是通过______。 A. 移位寄存器 B. 数据寄存器 C. 锁存器 D. 指令寄存器 4.下述I/O控制方式中，主要由程序实现的是______。 A. PPU(外围处理机)方式 B. 中断方式 C. DMA方式 D. 通道方式 5.采用DMA方式传送数据时，每传送一个数据要占用______的时间。 A. 一个指令周期 B. 一个机器周期 C. 一个时钟周期 D. 一个存储周期 6.发生中断请求的条件是______。 A. 一条指令执行结束 B. 一次I/O操作开始 C. 机器内部发生故障 D. 一次DMA操作开始 7.中断向量地址是______。 A．子程序入口地址B．中断服务例行程序入口地址 C．中断服务例行程序入口地址的指示器D．中断返回地址 8.下述I/O控制方式，哪种主要由程序实现______。 A. PPU（外围处理机） B. 中断方式 C. DMA 方式 D. 通道方式 9.为了便于实现多级中断，保存现场最有效的方法是采用______。
1．如果认为CPU等待设备的状态信号是处于非工作状态（即踏步等待），那么在下面几种主机与设备之间的数据传送中：（）主机与设备是串行工作的；（）主机与设备是并行工作的；（）主程序与设备是并行运行的。 A．程序查询方式 B. 程序中断方式 C. DMA方式 A C B解：2．中断向量地址是_____。 A．子程序入口地址 B. 中断服务程序入口地址 C．中断服务程序入口地址指示器 C. 例行程序入口地址 C解：3．利用微型机制作了对输入数据进行采样处理的系统。在该系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接受采样的数据，将其放到主存的缓冲区内。该中断处理需时x秒，另一方面缓冲区内每存储n个数据，主程序就将其取出进行处理，这种处理需时y秒。因此该系统可以跟踪到每秒_____次的中断请求。 A．N/(n×x+y) B. N/(x+y)×n C. Min(1/x, n/y) A解：4．采用DMA方式传送数据时，每传送一个数据就要占用一个____的时间。 A．指令周期 B. 机器周期 C. 存储周期 D. 总线周期 C解：5．通道的功能是：（1）________，（2）______。按通道的工作方式分，通道有______通道、_______通道和______通道三种类型。 解：（1）执行通道指令，组织外围设备和内存进行数据传输； （2）执行CPU的I/O指令，以及向CPU报告中断。 选择通道、字节多路通道、数组多路通道 6．在教科书图8.7中，当CPU对设备B的中断请求进行服务时，如设备A提出请求，CPU能够响应中断吗？为什么？如果设备B一提出请求总能立即得到服务，问怎样调整才能满足此要求？ 解：（1）CPU不能响应中断 （2）因为同级中断不能嵌套，而A、B设备属于同级中断 （3）如果想要设备B一提出请求即能得到服务，则应该使设备B为最高优先级，这里可将，处于最高优先级。级IR单独接至 B3 设备 8．设某机有5级中断：L0，L1，L2，L3，L4，其中断响应优先次序为：L0最高，L1次 之，L4最低。现在要求将中断处理次序改为L1→L3→L0→L4→L2，试问： 1 / 3 （1）下表中各级中断处理程序的各中断级屏蔽值如何设置（每级对应一位，该位 为ぜ表示允许中断，该位为?表示中断屏蔽）？ （2）若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。 解：（1） ）（2
1、下列数中最小的数是（）。B A （1010010）2 B （00101000）BCD C （512）8D（235）16 2、某机字长16位，采用定点整数表示，符号位为1位，尾数为15位，则可表示的最大正整数为（），最小负整数为（）。 A A +（215-1），-(215-1) B +(215-1),-（216-1） C +（214-1），-(215-1) D +(215-1), -(1-215) 3、运算器虽由许多部件组成，但核心部分是（） B A 数据总线 B 算术逻辑运算单元 C 多路开关 D 累加寄存器 4、在定点运算器中，无论采用双符号位还是采用单符号位，都必须要有溢出判断电路，它一般用（）来实现 C A 与非门 B 或非门 C 异或门 D 与或非门 5、立即寻址是指（） B A 指令中直接给出操作数地址 B 指令中直接给出操作数 C 指令中间接给出操作数 D 指令中间接给出操作数地址 6、输入输出指令的功能是（） C A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU与I/O设备之间的数据传送 D 改变程序执行的顺序 7、微程序控制器中，机器指令与微指令的关系是（） D A 一段机器指令组成的程序可由一条微指令来执行 B 一条微指令由若干条机器指令组成 C 每一条机器指令由一条微指令来执行 D 每一条机器指令由一段用微指令编成的微程序来解释执行 8、相对指令流水线方案和多指令周期方案，单指令周期方案的资源利用率和性价比（）A A 最低 B 居中 C 最高 D 都差不多 9、某一RAM芯片，其容量为1024×8位，除电源端和接地端外，连同片选和读/写信号该芯片引出腿的最小数目为（）B A 23 B 20 C 17 D 19 10、在主存和CPU之间增加Cache的目的是（）。 C A 扩大主存的容量 B 增加CPU中通用寄存器的数量 C 解决CPU和主存之间的速度匹配 D 代替CPU中寄存器工作 11、计算机系统的输入输出接口是（）之间的交接界面。 B A CPU与存储器 B 主机与外围设备 C 存储器与外围设备 D CPU与系统总线 12、在采用DMA方式的I/O系统中，其基本思想是在（）之间建立直接的数据通路。B A CPU与存储器 B 主机与外围设备 C 外设与外设 D CPU与主存 1、两个补码相加，只有在最高位都是1时有可能产生溢出。（×） 2、相对寻址方式中，操作数的有效地址等于程序计数器内容与偏移量之和（√） 3、指令是程序设计人员与计算机系统沟通的媒介，微指令是计算机指令和硬件电路建立联系的媒介。（√） 4、半导体ROM是非易失性的，断电后仍然能保持记忆。（√） 5、在统一编址方式下，CPU访问I/O端口时必须使用专用的I/O命令。（√） 1、写出X=10111101，Y=-00101011的原码和补码表示，并用补码计算两个数的和。 2、将十进制数-0.288转换成二进制数，再写出它的原码、反码、补码表示（符号位和数值位共8位） (1)将十进制数+107/128化成二进制数、八进制数和十六进制数（3分） (2)请回答什么是二--十进制编码?什么是有权码、什么是无权码、各举一个你熟悉的有权码和无权码的例子？ 2.已知X=0.1101,Y=-0.0101,用原码一位乘法计算X*Y=?要求写出计算过程。(10分) 3.说明海明码能实现检错纠错的基本原理?为什么能发现并改正一位错、也能发现二位错，校验位和数据位在位数上应满足什么条件？（5分）
第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。计算机硬件：指计算机中的电子线路和物理装置。计算机软件：计算机运行所需的程序及相关资料。硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？解：冯?诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；指令和数据以同同等地位存放于存储器内，并可以按地址访问；指令和数据均用二进制表示；指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置； 指令在存储器中顺序存放，通常自动顺序取出执行；机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和 控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU 一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义： CPU、PC、IR 、CU、ALU、ACC、MQ、X、MAR、MDR、I/O 、MIPS、CPI、FLOPS 解：全面的回答应分英文全称、中文名、功能三部分。 CPU：Central Processing Unit ，中央处理机（器），是计算机硬件的核心部件，主要由运算器和控制器组成。 PC：Program Counter ，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数形成下一条指令地址。 IR ：Instruction Register ，指令寄存器，其功能是存放当前正在执行的指令。 CU：Control Unit ，控制单元(部件) ，为控制器的核心部件，其功能是产生微操作命令序列。 ALU：Arithmetic Logic Unit ，算术逻辑运算单元，为运算器的核心部件，其功能是进行 算术、逻辑运算。 ACC：Accumulator ，累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器。
简答题 1.什么是存储程序原理？按此原理，计算机应具有哪几大功能？ 1.答：存储程序原理是用户事先编号的程序先存入主存中，然后CPU在从主存中取出指令、运行指令。按此原理，计算机应具有输入输出设备，即能把程序和数据通过输入输出设备送入主存中；还应具有存储设备，即内存能存储程序和数据；最后应具有控制器和运算器，即CPU能从主存中取出程序和数据，并按顺序一条一条取出、执行。 2.存储器与CPU连接时，应考虑哪些问题？ 2.答：应考虑（1）合理选择存储芯片，要考虑芯片的类型和数量尽量使连线简单方便；（2）地址线的连接，将CPU地址线的低位与存储芯片的地址线相连，以选择芯片中的某一单元，儿高位则在扩充存储芯片时用，用来选择存储芯片；（3）数据线的连接，CPU的数据线与存储芯片的数据线不一定相等，相等时可直接连接，不相等时要对存储芯片进行扩位，使其相等连接；（4）读/写控制线的连接，高电平为读，低电平为写；（5）片选线的连接，CPU 的高位地址来产生片选信号。 3.什么叫地址重叠区，什么情况下会产生地址重叠区？ 3.答：存储系统中的某些存储单元有多个地址，这种现象叫地址重叠区。原因是，存储系统是由多个芯片组成的，在产生片选信号时，如果只用部分高位地址来产生片选信号，则有一部分高位地址线没用，这样这部分地址线的值就不确定，可以为0也可以为1，所以存储芯片的地址空间也不确定了，出现了重复值，产生了地址重叠区。 4.什么叫“对准字”和“未对准字”，CPU对二者的访问有何不同？ 4.答：CPU访问的数据类型有字节，半字，字和双字。若字长为32位，则字节8位，半字16位，字32位，双字64位。对准字就是存储这四种数据类型时，字节的起始地址任意，半字的起始地址为2的倍数，字的起始地址为4的倍数，双字的起始地址为8的倍数。未对准字就是四种数据类型在存储时都任意，无论从哪个存储单元开始都可以。CPU访问对准字只要一个存储周期就行了，因为对准字都在同一行，能同时选中；访问未对准字需要多个存取周期，引文他们对应的存储单元可能不在同一行。 5.中断周期的前和后各是CPU的什么工作周期，如何工作？ 5.答：中断周期的前一周期是指令的执行周期，CPU根据指令的操作码，发出不同的操作指令完成指令的执行；中断周期的后一周期是取指周期，因为中断周期是指令周期的最后一个周期，若执行周期结束，有中断请求且符合中断执行的条件则进入中断周期，当中断周期结束时，就进入的下一条指令的取指周期，取指周期主要是根据程序计数器的值，从主存中把要执行的指令取到cpu中来分析、执行。 6.为什么要设置总线标准，你知道目前流行的总线标准有哪些？ 6.答：总线标准可视为系统与各模块、模块与模块之间的一个互连的标准界面。如果没有总线标准，各个设备之间如果要传送数据，就必须相互了解特征、属性，计算机系统内有多种设备，每个设备的特征都各不想通过，相互之间传送数据都要有独立的数据线，这样数据线就很复杂，且设备的接口多。使用了总线标准，每个设备就只有一个接口接向总线，而不需要了解其他设备的接口特点。目前流行的总线标准有：EISA\PCI\USB\AGP\RS232等等。 计算器 1.设某机有4个中断源A、B、C、D，其硬件排队优先次序为A>B>C>D，现要求将中断处理 次序改为D>A>C>B。
概论 一、选择题： 1.1946年研制成功的第一台电子数字计算机称为_ B_o A.EDVAC B.ENIAC C.EVNAC D.EINAC 2.完整的计算机系统应包括__D ____ .A.. 运算器、存储器、控制器B. 外部设备和主机C. 主机和存储器D. 配套的硬件和软件设备 3.计算机系统中的存储器系统是指__D _____ .A.RAM存储器B.ROM存储器C.内存储器D.内存 储器和外存储器 4.至今为止,计算机中的所有信息仍以二进制方式表示的理由是_C ______ . A.. 节约元件 B. 运算速度快 C. 物理器件性能所致 D. 信息处理方便 5.计算机硬件能直接执行的只有_B___. A. 符号语言 B. 机器语言 C. 机器语言和汇编语言 D. 汇编语言 二、填空题: 1.计算机的硬件包括__运算器_._控制器_._存储器_._输入设备_._输出设备__. 2.在计算机术语中, 将运算器和控制器合在一起称为_CPU__,而将_CPU__和存储器合在一起称为__ 主机__. 3.计算机的软件一般分为两大类:一类叫_系统__软件,一类叫_应用__软件,其中,数据库管理系统属于_系统_软件, 计算机辅助教学软件属于__应用___软件. 4.计算机系统中的存储器分为_内存储器_和_外存储器_.在CPU执行程序时,必须将指令存放在_内存储器__中. 5.输入、输出设备以及辅助存储器统称为_外部设备___. 6.计算机存储器的最小单位为__位—,1KB容量的存储器能够存储_1024*8_个这样的单位. 7.在计算机系统中,多个系统部件之间信息传送的公共通路称为__总线___,就其所传送的信息的性质而言, 在公共通路上传送的信息包括_数据__、__地址__和__控制___信息. 三、衡量计算机性能的基本指标有哪些？ 答：1.基本字长2.数据通路宽度3.运算速度：包括CPU时钟频率和数据传输率4.存储器的容量：包括主存储器的容量和外存储器的容量5. 外围设备及其性能6. 系统软件配置 运算方法和运算器 一、选择题: 1.在机器数中,__B __ 的零的表示形式是唯一的. A. 原码 B. 补码 C. 反码 D. 原码和反码 3.若某数X的真值为-0.1010,在计算机中该数表示为1.0110,则该数所用的编码方法_B』. A. 原 B. 补 C. 反 D. 移 4.运算器虽有许多部件组成, 但核心部分是__B __ . A.数据总路线 B.算术逻辑运算单元 C.多路开关 D.通用寄存器 5.在定点二进制运算器中, 减法运算一般通过__D ___ 来实现. A. 原码运算的二进制减法器B. 补码运算的二进制减法器C. 补码运算的十进制加法器D. 补码运算的二进制加法器 6.在定点运算器中, 无论采用双符号位还是单符号位, 必须有__C___,它一般用__来实现.
1. 填空题 （1）寄存器寻址方式中，指令的地址码部分给出 寄存器号，操作码在 寄存器 中；直接 寻址方式指令中，直接给出操作数的地址，需访问主存一次可获得操作 ―储器间接 寻址方式指令中给出的是 操作数所在的存储器地址,CPU 需要访问内存2次才能获得操 作数。 （2 ）指令的编码将指令分成 操作码 和 操作数地址码 等字段。 （3） CPU 中，保存当前正在执行的指令的寄存器为 指令寄存器，保存下一条指令地址的 寄存器为程序计数器PC ，保存CPU 访存地址的寄存器为 地址寄存器（AR 。 （4） 某机采用三地址格式指令， 共能完成50种操作，某机器可在1K 地址范围内直接寻址， 则指令字长应取 J6.位，其中操作码 6位，地址码 30位。 （5） 变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 基址，指令提供 位 移量；而在变址寻址中，变址寄存器提供 ?，指令提供？ Q （6） 设相对寻址的转移指令占两个字节，第一字节为操作码，第二字节是位移量（用补码 表示），每当CPU 从存储器取出一个字节时，即自动完成（ PC ） +仁PC 设当前指令地址为 3008H,要求转移到 300FH,则该转移指令第二字节的内容为 00000111。若当前指令地址 为300FH,要求转移到3004H,则该转移指令第二字节的内容为 11110101。 7. 有一个处理机共有 10条指令，各指令的使用频度分别为 0.25 , 0.2 , 0.1 , 0.12 , 0.1 , 0.09 , 0.05 , 0.04 , 0.03 , 0.02，请分别用固定长编码， Huffman 编码和2/8扩展编码进行 编码。 解： 固定长编码： Huffman 编码: 0.44 0.02 0.14 0.05 0.03 024 0.09 0.1 0.2 0.04 0.31 0.25 — 0.19 0.12 0.09 0.05 0.1 0.56
《第八章输入输出系统》 8.1外围设备的定时方式和信息交换方式 8.2程序查询方式 8.3程序中断方式 8.4DMA方式 8.5通道方式 8.6通用I/O标准接口 8.1外围设备的定时方式和信息交换方式 一、外围设备的速度分级 外设种类繁多，存在以下几种情况： 不同种类的外设数据传输速率差别很大 同一种设备在不同时刻传输速率也可能不同 高速的CPU与速度参差不齐的外设怎样在时间上同步呢？ ——解决办法是在CPU和外设之间发生数据传送时加以定时。 速度极慢或简单的外设----CPU只需要接受或者发送数据即可慢速或者中速的设备——可以采用异步定时的方式高速外设----- 采用同步定时方式 二、信息交换方式 程序查询方式程序中 断方式 DMA方式 通道方式
8.2程序查询方式 1、 设备编址 统一编址 独立编址 2、 必须插入 输入输出指令 3、 程序查询接口 设备选择电路 数据 缓冲寄存器 设备状态寄存器 (1) 先向I/O 说 (2) 从I/O 接口读入状态字； (3) 检查状态字中的标志，看看数据交换是 否可以进行； (4) 假如这个设备没有准备就绪，则第 (2)、第(3)步重复进行，一直到这个设备准备好交换数 据，发出准备就绪信号“ Ready" (5) CPU 从I/O 接口的数据缓冲寄存器输入数据，或者将数据从 寄存器。与此同时， CPU 将接口中的状态标志复位。 (6 )数据传送 8.3 程序中断方式 8.3.1中断的概念、功能 8.3.2程序中断方式的基本接口 8.3.3单级中断 8.3.4多级中断 8.3.5Pentium 中断机制 8.3.1中断的概念、功能 中断(Interrupt )是指CPU 暂时中止现行程序，转去处理随机发生的紧急事件，处理完 后自动返回原程序的功能和技术。 中断系统是计算机实现中断功能的软硬件总称。 一般在CPU 中设置中断机构，在外设接口中设置中断控制器，在软件上设置相应的中 断服务程序。 中断源：能够向CPU 发出中断请求的事件。 常见中断源有： 输入、输出设备中断。如键盘、打印机等工作过程中已做好接收或发送准备。 数据通道中断。如磁盘、磁带等要同主机进行数据交换等。 实时时钟中断。 故障中断。例如电源掉电、设备故障等要求 CPU 进行紧急处理等。 系统中断。如运算过程出现溢出、数据格式非法，数据传送过程出现校验错, 控制器遇到非法指令等等。为了调试程序而设置的中断。 情求进行数据传送: CPU 输出至接口的数据缓冲 外设 Ci v I