第八章复习
1.重要知识点：程序查询方式；程序中断方式；DMA方式；通道方式。
2.课后习题：
1．如果认为CPU等待设备的状态信号是处于非工作状态（即踏步等待），那么在下面几种主机与设备之间的数据传送中：（）主机与设备是串行工作的；（）主机与设备是并行工作的；（）主程序与设备是并行运行的。
A．程序查询方式 B. 程序中断方式 C. DMA方式
解： A C B
2．中断向量地址是_____。
A．子程序入口地址 B. 中断服务程序入口地址
C．中断服务程序入口地址指示器 C. 例行程序入口地址
解： C
3．利用微型机制作了对输入数据进行采样处理的系统。在该系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接受采样的数据，将其放到主存的缓冲区内。该中断处理需时x 秒，另一方面缓冲区内每存储n个数据，主程序就将其取出进行处理，这种处理需时y秒。因此该系统可以跟踪到每秒_____次的中断请求。
A．N/(n×x+y) B. N/(x+y)×n C. Min(1/x, n/y)
解： A
4．采用DMA方式传送数据时，每传送一个数据就要占用一个____的时间。
A．指令周期 B. 机器周期
C. 存储周期
D. 总线周期
解： C
5．通道的功能是：（1）________，（2）______。按通道的工作方式分，通道有______通道、_______通道和______通道三种类型。
解：（1）执行通道指令，组织外围设备和内存进行数据传输；
（2）执行CPU的I/O指令，以及向CPU报告中断。
选择通道、字节多路通道、数组多路通道
6．在教科书图8.7中，当CPU对设备B的中断请求进行服务时，如设备A提出请求，CPU能够响应中断吗？为什么？如果设备B一提出请求总能立即得到服务，问怎样调整才能满足此要求？
解：（1）CPU不能响应中断
（2）因为同级中断不能嵌套，而A、B设备属于同级中断
（3）如果想要设备B一提出请求即能得到服务，则应该使设备B为最高优先级，这里可将设备 B单独接至3级IR，处于最高优先级。
8．设某机有5级中断：L0，L1，L2，L3，L4，其中断响应优先次序为：L0最高，L1次
之，L4最低。现在要求将中断处理次序改为L1→L3→L0→L4→L2，试问：
（1）下表中各级中断处理程序的各中断级屏蔽值如何设置（每级对应一位，该位为"0"表示允许中断，该位为"1"表示中断屏蔽）？
（2）若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。
解：（1）
（2）
9．某机器CPU中有16个通用寄存器，运行某中断处理程序时仅用到其中2个寄存器，请问响应中断而进入该中断处理程序时，是否要将通用寄存器内容保存到主存中去？需保存几个寄存器？
解：响应中断而进入该中断处理程序时，需将通用寄存器内容保存到主存中去，但为减少中断处理时间，不必保存所有通用寄存器内容，这里只需将2个中断处理程序中用到的寄存器内容保存起来。
12．下列陈述中正确的是_____。
A．在DMA周期内，CPU不能执行程序
B．中断发生时，CPU首先执行入栈指令将程序计数器内容保护起来
C． DMA传送方式中，DMA控制器每传送一个数据就窃取一个指令周期
D．输入输出操作的最终目的是要实现CPU与外设之间的数据传输
解： D
15．SCSI是系统级_____，是处于主适配器和智能设备控制器之间的_____I/O接口。SCSI-3标准允许SCSI总线上连接的设备由______个提高到_____个，可支持_____位数据传输。
A．并行 B. 接口 C. 16 D. 8 E. 32
解： B A D C D
自测题:
一、选择题：
1．某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒______次中断请求。
A．N / （NX + Y） B. N / （X + Y）N
C.min[1 / X ,1 / Y]
D. max[1 / X ,1 / Y]
2. 中断向量地址是：______。
A 子程序入口地址
B 中断服务例行程序入口地址
C 中断服务例行程序入口地址的指示器
D 中断返回地址
3．在中断响应过程中，______操作可以通过执行程序实现。
A 关中断
B 保护断点
C 保护现场
D 读取中断向量
4．在DMA操作中，DMA控制器和提出DMA请求的外设之间有一对联络信号线DREQ（DMA请求）和DACK（DMA响应），DMA控制器和CPU之间也有一对联络信号线HOLD（总线请求）和HLDA（总线响应），这四条联络信号线出现有效电平的次序应为______。
A．DREQ→DACK→HOLD→HLDA
B．DREQ→HOLD→HLDA→DA CK
C．HOLD→HLDA→DREQ→DACK
D．HOLD→DREQ→DACK→HLDA
二、填空题：
1．DMA技术的出现使得. ______可通过. ______直接访问______。
2. DMA 控制器按其______结构，分为______型和______型两种。
参考答案
一、1. A 2. C 3. C 4. B
二、1．外围设备 DMA控制器内存
2. 组成结构选择多路
第七章复习
课后习题：
1. 计算机的外围设备是指（）
A．输入/输出设备 B. 外存储器
C. 输入/输出设备及外存储器
D. 除了CPU和内存以外的其他设备
解： D
2．打印机根据印字方式可以分为（）和（）两大类，在（）类打印机中，只有（）型打印机能打印汉字，请从下面答案中选择填空。
A．针型打印机 B. 活字型打印机
C. 击打式
D. 非击打式
解：C D C A
5．试推导磁盘存贮器读写一块信息所需总时间的公式。
解：设读写一块信息所需总时间为Tb，平均找道时间为Ts，平均等待时间为T L，读写一块信息的
传输时间为Tm，则：Tb=Ts＋T L＋Tm。假设磁盘以每秒r转速率旋转，每条磁道容量为N个字，
则数据传输率=rN个字/秒。又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在
Tm≈（n / rN）秒的时间中传输完毕。T L是磁盘旋转半周的时间，T L=（1/2r）秒，
由此可得：
Tb=Ts＋1/2r＋n/rN 秒
8．某磁盘存贮器转速为3000转 / 分，共有4个记录面，每毫米5道，每道记录信息为12288字节，最小磁道直径为230mm，共有275道。问：
（1）磁盘存贮器的容量是多少？
（2）最高位密度与最低位密度是多少？
（3）磁盘数据传输率是多少？
（4）平均等待时间是多少？
（5）给出一个磁盘地址格式方案。
解：
（1）每道记录信息容量 = 12288字节
每个记录面信息容量= 275×12288字节
共有4个记录面，所以磁盘存储器总容量为：
4 ×275×12288字节 = 13516800字节
（2）最高位密度D1按最小磁道半径R1计算（R1 = 115mm）：
D1 = 12288字节 / 2πR1 = 17字节 / mm
最低位密度D2按最大磁道半径R2计算：
R2 = R1 + （275 ÷ 5） = 115 + 55 = 170mm
D2 = 12288字节 / 2πR2 = 11.5 字节 / mm
（3）磁盘传输率 C = r · N
r = 3000 / 60 = 50 周 / 秒
N = 12288字节（信道信息容量）
C = r · N = 50 × 12288 = 614400字节 / 秒
（4）平均等待时间 = 1/2r = 1 / (2×50) = 10毫秒
（5）磁盘存贮器假定只有一台，所以可不考虑台号地址。有4个记录面，每个记录面有275个磁
道。假定每个扇区记录1024个字节，则需要12288 ÷1024字节 = 12个扇区。由此可得如
下地址格式：
11．有一台磁盘机，其平均寻道时间为了30ms,平均旋转等待时间为120ms，数据传输速率为500B/ms，磁盘机上存放着1000件每件3000B 的数据。现欲把一件数据取走，更新后在放回原地，假设一次取出或写入所需时间为：
平均寻道时间+平均等待时间+数据传送时间
另外，使用CPU更新信息所需时间为4ms, 并且更新时间同输入输出操作不相重叠。
试问：
（1）盘上全部数据需要多少时间？
（2）若磁盘及旋转速度和数据传输率都提高一倍，更新全部数据需要多少间？
解：（1）磁盘上总数据量= 1000×3000B = 3000000B
读出全部数据所需时间为3000000B ÷ 500B / ms = 6000ms
重新写入全部数据所需时间 = 6000ms
所以，更新磁盘上全部数据所需的时间为：
2×（平均找道时间 + 平均等待时间 + 数据传送时间）+ CPU更新时间= 2（30 + 120 + 6000）ms + 4ms = 12304ms
(2) 磁盘机旋转速度提高一倍后，平均等待时间为60ms；
数据传输率提高一倍后，数据传送时间变为：
3000000B ÷ 1000B / ms = 3000ms
更新全部数据所需时间为：
2 ×（30 + 60 + 3000）ms + 4ms = 6184ms
14. 刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024×768，颜色深度为24位，帧频（刷新速率）为72HZ，求：
（1）刷新存储器的存储容量是多少？
（2）刷新存储器的贷款是多少？
解：（1）因为刷新存储器所需存储容量 = 分辨率× 每个像素点颜色深度
∴ 1024 × 768 × 3B ≈ 4MB
（2）因为刷新所需带宽 = 分辨率× 每个像素点颜色深度× 刷新速度
∴ 1024 × 768 × 3B × 72 / S = 165888KB / S ≈ 162MB / S
自测题:
一、选择题：
1．带有处理器的设备一般称为______设备。
A 智能化
B 交互式
C 远程通信
D 过程控制
2. 计算机的外围设备是指______。
A 输入/输出设备
B 外存储器
C 远程通信设备
D 除了CPU 和内存以外的其它设备
二、填空题：
1．显示适配器作为CRT和CPU的接口，由______存储器，______控制器，______三部分组成。
2. 磁表面存储器主要技术指标有______，______，______，数据传输率。
3. 显示设备工作时，为了不断提供刷新图像的信号，必须把一帧图像信息存储在_______存储器中。
4. CPU对外设的控制命令、外设提供CPU查询的状态信息，以及CPU与外设的数据传送均是通过CPU与接口间的______总线传送的。
5. 计算机通常采用两种I/O设备的编址方式，即_______和______编址方式。后者通常不需设置______指令。
参考答案
一、1. A 2. D
二、1．刷新显示ROM BIOS
2. 存储密度存储容量平均存取时间
3. 刷新
4. 数据
5．独立统一I/O
第六章复习
1.重要知识点：总线仲裁
2.课后习题：
8．同步通信之所以比异步通信具有较高的传输频率,是因为同步通信____。
A.不需要应答信号；
B.总线长度较短；
C.用一个公共时钟信号进行同步；
D.各部件存取时间比较接近。
解： C
9. 在集中式总线仲裁中，____方式响应时间最快，____方式对____最敏感。
A.菊花链方式
B.独立请求方式
C.电路故障
D.计数器定时查询方式
解： B A C
11．系统总线中地址线的功能是______。
A．选择主存单元地址
B．选择进行信息传输的设备
C．选择外存地址
D．指定主存和I/O设备接口电路的地址
解： D
12．系统总线中控制器的功能是______。
A．提供主存、I/O接口设备的控制信号和响应信号
B．提供数据信息
C．提供时序信号
D．提供主存、I/O接口设备的响应信号
解： D
14. PCI是一个与处理器无关的_____，它采用____时序协议和____式仲裁策略，并具有____能力。
A.集中
B.自动配置
C.同步
D.高速外围总线
解：D C A B
15. PCI总线的基本传输机制是____传送。利用____可以实现总线间的____传送，使所有的存取都按CPU的需要出现在总线上。PCI允许____总线____工作。
A.桥
B.猝发式
C.并行
D.多条
E. 猝发式
解： B A C D E
19．总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请画出
读数据的同步时序图。
解：分五个阶段：请求总线、总线仲裁、寻址（目的地址）、信息传送、状
态返回（错误报告）。读数据的同步时序图为：
自测题：
一、选择题：
1．计算机使用总线结构的主要优点是便于实现积木化，同时______。
A 减少了信息传输量
B 提高了信息传输的速度
C 减少了信息传输线的条数
D 加重了CPU的工作量
2. 描述PCI总线中基本概念不正确的句子是______。
A HOST 总线不仅连接主存，还可以连接多个CPU
B PCI 总线体系中有三种桥，它们都是PCI 设备
C 以桥连接实现的PCI总线结构不允许许多条总线并行工作
D 桥的作用可使所有的存取都按CPU 的需要出现在总线上
3．三种集中式总线控制中，_______方式对电路故障最敏感。
A 计数器定时查询
B 链式查询
C 独立查询
D 计数器定时查询和链式查询
4. 采用串行接口进行7位ASCII码传送，停止位为一位并带一位奇校验位，当波特率为96
00时，字符传送速率为___。
A 960字符/s
B 873字符/s
C 1371字符/s
D 480字符/s
二、填空题：
1．衡量总线性能的重要指标是.______，它定义为总线本身所能达到的最高.______。PCI 总线的带宽可达.______。
2. 当代流行的标准总线内部结构包含______总线，______总线，______总线，以及公用总线。
参考答案
一、1. C 2. C 3. B 4. A
二、1．总线带宽传输速率 264MB / S
2. 数据传送仲裁中断和同步
计算机组成原理A形成性考核作业二(参考答案) 一、选择题： 1．计算机硬件能直接识别和运行的只能是_______程序。 A．机器语言B．汇编语言C．高级语言D．VHDL 答：A 2．指令中用到的数据可以来自_______（可多选）。 A．通用寄存器B．微程序存储器C．输入输出接口D．指令寄存器 E. 内存单元 F. 磁盘 答：A、C、E 3．汇编语言要经过_______的翻译才能在计算机中执行。 A．编译程序B．数据库管理程序C．汇编程序D．文字处理程序 答：C 4．在设计指令操作码时要做到_______（可多选）。 A．能区别一套指令系统中的所有指令 B．能表明操作数的地址 C．长度随意确定 D．长度适当规范统一 答：A、B、D 5．控制器的功能是_______。 A．向计算机各部件提供控制信号B．执行语言翻译 C．支持汇编程序D．完成数据运算 答：A 6．从资源利用率和性能价格比考虑，指令流水线方案_______，多指令周期方案_______，单指令周期方案_______。 A．最好B．次之C．最不可取D．都差不多 答：A、B、C 二、判断题：判断下列说法是否正确，并说明理由。 1．变址寻址需要在指令中提供一个寄存器编号和一个数值。√ 2．计算机的指令越多，功能越强越好。× 3．程序计数器PC主要用于解决指令的执行次序。√ 4．微程序控制器的运行速度一般要比硬连线控制器更快。× 三、简答题： 1．一条指令通常由哪两个部分组成？指令的操作码一般有哪几种组织方式？各自应用在什么场合？各自的优缺点是什么？ 答：一条指令通常由操作码和操作数两个部分组成。 指令的操作码一般有定长的操作码、变长的操作码两种组织方式。 定长操作码的组织方式应用在当前多数的计算机中；变长的操作码组织方式一般用在小型及以上的计算机当中。 定长操作码的组织方式对于简化计算机硬件设计，提高指令译码和识别速度有利。 变长的操作码组织方式可以在比较短的指令字中，既能表示出比较多的指令条数，又能尽量满足给出相应的操作数地址的要求。 2．如何在指令中表示操作数的地址？通常使用哪些基本寻址方式？ 答：是通过寻址方式来表示操作数的地址。 通常使用的基本寻址方式有：立即数寻址、直接寻址、寄存器寻址、寄存器间接寻址、变址寻址、相对寻址、间接寻址、堆栈寻址等。
第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么它包括那些主要组成部分 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量什么是单元地址什么是数据字什么是指令字 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器
按 对阶操作。 直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章内部存储器 CPU能直接访问内存（cache、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache体系，指令cache与数据cache分设体 系。要求cache的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题：1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息
计算机组成原理2009年12月期末考试复习大纲 第一章 1.计算机软件的分类。 P11 计算机软件一般分为两大类：一类叫系统程序，一类叫应用程序。 2.源程序转换到目标程序的方法。 P12 源程序是用算法语言编写的程序。 目标程序（目的程序）是用机器语言书写的程序。 源程序转换到目标程序的方法一种是通过编译程序把源程序翻译成目的程序，另一种是通过解释程序解释执行。 3.怎样理解软件和硬件的逻辑等价性。 P14 因为任何操作可以有软件来实现，也可以由硬件来实现；任何指令的执行可以由硬件完成，也可以由软件来完成。对于某一机器功能采用硬件方案还是软件方案，取决于器件价格，速度，可靠性，存储容量等因素。因此，软件和硬件之间具有逻辑等价性。 第二章 1.定点数和浮点数的表示方法。 P16 定点数通常为纯小数或纯整数。 X=XnXn-1…..X1X0 Xn为符号位，0表示正数，1表示负数。其余位数代表它的量值。 纯小数表示范围0≤|X|≤1-2-n 纯整数表示范围0≤|X|≤2n -1
浮点数：一个十进制浮点数N=10E.M。一个任意进制浮点数N=R E.M 其中M称为浮点数的尾数，是一个纯小数。E称为浮点数的指数，是一个整数。 比例因子的基数R=2对二进制计数的机器是一个常数。 做题时请注意题目的要求是否是采用IEEE754标准来表示的浮点数。 32位浮点数S（31）E（30-23）M（22-0） 64位浮点数S（63）E（62-52）M（51-0） S是浮点数的符号位0正1负。E是阶码，采用移码方法来表示正负指数。 M为尾数。P18 P18
2.数据的原码、反码和补码之间的转换。数据零的三种机器码的表示方法。 P21 一个正整数，当用原码、反码、补码表示时，符号位都固定为0，用二进制表示的数位值都相同，既三种表示方法完全一样。 一个负整数，当用原码、反码、补码表示时，符号位都固定为1，用二进制表示的数位值都不相同，表示方法。 1.原码符号位为1不变，整数的每一位二进制数位求反得到反码； 2.反码符号位为1不变，反码数值位最低位加1，得到补码。 例：x= (+122)10=(+1111010)2原码、反码、补码均为01111010 Y=(-122)10=(-1111010)2原码11111010、反码10000101、补码10000110 +0 原码00000000、反码00000000、补码00000000 -0 原码10000000、反码11111111、补码10000000 3.定点数和浮点数的加、减法运算：公式的运用、溢出的判断。 P63 已知x和y，用变形补码计算x+y，同时指出结果是否溢出。 （1）x=11011 y=00011 （2）x=11011 y=-10101 （3）x=-10110 y=-00001
计算机组成原理第八章课后部分答案
8.1CPU 有哪些功能？画出其结构框图并简要说明每个部件的作用。 解：CPU的主要功能是执行存放在主存储器中的程序即机器指令.CPU是由 控制器和运算器. ALU：实现算逻运算 寄存器：存放操作数 CU ：发出各种操作命令序列的控制部件 中断系统：处理异常情况和特殊请求 8.2什么是指令周期？指令周期是否有一个固定值？为什么？解：指令周 期：指取出并执行完一条指令所需的时间。 由于计算机中各种指令执行所需的时间差异很大，因此为了提高 CPU 运行效率，即使在同步控制的机器中，不同指令的指令周期长 度都是不一致的，也就是说指令周期对于不同的指令来说不是一个 固定值。
8.3画出指令周期的流程图，分别说明图中每个子周期的作用。 解：
指令周期流程图 取指周期：取指令间址周期：取有效地址执行周期：取操作数（当指令为访存指令时）中断周期：保存程序断点 8.4设CPU内有这些部件：PC、IR、SP、AC、MAR、MDR、CU。 （1）画出完成简洁寻址的取数指令“ LDA@”X（将主存某地址单元的内容取至AC中）的数据流（从取指令开始）。 （2）画出中断周期的数据流。解：CPU中的数据通路结构方式有直接连线、单总线、双总线、三总线等形式，目前大多采用总线结构，直接连线方式仅适用于结构特别简单的机器中。 下面采用单总线形式连接各部件，框图如下：
MAR PC Bus CU IR SP AC 线 址 地 MDR 1) 图： MDR→AC 2)中断周期流程图如 下：
SP-1→SP 8.7 什么叫系统的并行性？粗粒度并行和细粒度并行有什么区别？解：并行 性：包含同时性和并发性。同时性指两个或两个以上的事件在同一时刻发生，并发性指两个或多个事件在同一时间段发生。即在同一时刻或同一时间段内完成两个或两个以上性质相同或性质不同的功能，只要在时间上存在 相互重叠，就存在并行性。 粗粒度并行是指多个处理机上分别运行多个进程，由多台处理机合作完成一个程序，一般算法实现。 细粒度并行是指在处理机的指令级和操作级的并行性。 8.8 什么是指令流水？画出指令二级流水和四级流水的示意图，它们中哪一个 更能提高处理器速度，为什么？解：指令流水：指将一条指令的执行过程分为n 个操作时间大致相等的阶段，每个阶段由一个独立的功能部件来完成，这样n 个部件可以同时执行n 条指令的不同阶段，从而大大提高 CPU的吞吐率。 指令二级流水和四级流水示意图如下： (3)CPU 在什么条件、什么时候、以什么方式来响应中断
第3章习题参考答案 1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？ (2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解： (1) 该存储器能存储：字节 4M 8 32220=? (2) 需要 片88 2 322 8 51232 2 19 2020 =??= ??K (3) 用512K ?8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。 2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片? (3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解： (1) 共需 条464 1664 2 26 =??M 内存条 (2) 每个内存条内共有32 8 46416=??M M 个芯片 (3) 主存共需多少 1288 464648 464 2 26 =??= ??M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根 地址线用于内存条内部单元的选择。 3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解： (1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用 16 448 163264=?=??K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位 数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
第三章、内部存储器 1、存储器是计算机系统中的记忆设备，它主要是用来_____ A.存放数据 B.存放程序 C.存放数据和程序 D.存放微程序 2、存储单元是指______ A.存放一个二进制信息位的存储元 B.存放一个机器字的所有存储单元集合 C.存放一个字节的所有存储元集合 D.存放两个字节的所有存储元集合 3、计算机的存储器采用分级存储体系的主要目的是________ A.便于读写数据 B.减小机箱的体积 C.便于系统升级 D.解决存储容量、价格和存取速度之间的矛盾 5、和外存相比，内存的特点是____ A.容量大，速度快，成本低 B.容量大，速度慢，成本高 C.容量小，速度快，成本高 D.容量小，速度快，成本低 6、某单片机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是______ A.64K B.32K C.64KB D.32KB 7、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为_______ A.64，16 B.16，64 C.64，8 D.16，16 8、某DRAM芯片，其存储器容量为512K×8位，该芯片的地址线和数据线数目为 ________ A.8，512 B.512，8 C.18，8 D.19，8 9、某机器字长32位，存储容量256MB，若按字编址，它的寻址范围是_______ A.1M B.512KB C.64M D.256KB 10、某机器字长32位，存储容量4GB，若按字编址，它的寻址范围是_______ A.1G B.4GB C.4G D.1GB 11、某机器字长64位，存储容量4GB，若按字编址，它的寻址范围是_______ A.4G B.2G C.0.5G D.1MB 12、某机器字长32位，存储容量4GB，若按双字编址，它的寻址范围是_______ A.4G B.5G C.8G D.2G 13、某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的数目应为_____ A.23 B.25 C.50 D.19 14、某微型计算机系统，其操作系统保存在硬盘上，其内存储器应该采用__________ A.RAM B.ROM C.RAM 和ROM https://www.doczj.com/doc/9b10781883.html,D 15、相联存储是按____进行寻址的存储器。 A.地址指定方式 B.堆栈存取方式 C.内容指定方式 D.地址指定方式与堆栈存取方式结合 16、交叉存储器实质上是一种____存储器，它能_____执行_____独立的读写操作。 A.模块式，并行，多个 B.模块式，串行，多个 C.整体式，并行，一个 D.整体式，串行，多个
— 计算机组成原理A 形考作业一（参考答案） 一、选择题： 1．机器数_____中，零的表示形式是唯一的。 A．原码 B．补码 C．移码 D．反码 答案：B 2．某计算机字长16位，采用补码定点小数表示，符号位为1位，数值位为15位，则可表示的最大正小数为_____，最小负小数为_____。 A．B． [ C． D． 答案：C 3．加法器采用并行进位的目的是_____。 A．提高加法器的速度B．快速传递进位信号 C．优化加法器结构 D．增强加法器功能 答案：B 4．组成一个运算器需要多个部件，但下面所列_____不是组成运算器的部件。 A．状态寄存器 B．数据总线 ) C．ALU D．地址寄存器 答案：D 二、判断题：判断下列说法是否正确，并说明理由。 1．ASCII编码是一种汉字字符编码；×是西文7位编码 2．一般采用补码运算的二进制减法器，来实现定点二进制数加减法的运算；× 3．在浮点数表示法中，阶码的位数越多，能表达的数值精度越高；× 4．只有定点数运算才可能溢出，浮点数运算不会产生溢出。× 三、简答题： ^ 1．简述奇偶校验码和海明校验码的实现原理。 答：奇偶校验码原理：通常是为一个字节补充一个二进制位，称为校验位，通过设置校验位的值为0或1的方式，使字节自身的8位和该校验位含有1值的位数一定为奇数或偶数。在接收方，检查接收到的码字是否还满足取值为1的总的位数的奇偶关系，来决定数据是否出错。 海明校验码原理：是在k个数据位之外加上r个校验位，从而形成一个k+r位的新的码字，使新的码字的码距比较均匀地拉大。把数据的每一个二进制位分配在几个不同的偶校验位的组合中，当某一位出现错误，就会引起相关的几个校验位的值发生变化，这不但可以发现错误，还可以指出哪一位出错，为进一步纠错提供了依据。 2．简述教材中给出的MIPS计算机的运算器部件的功能和组成。 答：MIPS计算机的运算器部件的功能和组成：运算器的首要功能是完成对数据的算术和逻辑运算, 由其内部的一个被称之为算术与逻辑运算部件(英文缩写为ALU)承担；运算器的第二项功能，是暂存将参加运算的数据和中间结果, 由其内部的一组寄存器承担；为了用硬件线路完成乘除指令运算, 运算器内一般还有一个能自行左右移位的专用寄存器, 通称乘商寄存器。这些部件通过几组多路选通器电路实现相互连接和数据传送；运算器要与计算机其它几个功能部件连接在一起协同运行, 还必须有接受外部数据输入和送出运算结果的逻辑电路。 3．浮点运算器由哪几部分组成
计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；
一、选择题 1、EPROM是指___D___。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 2、计算机系统中的存贮器系统是指__D__。 A RAM存贮器 B ROM存贮器 C 主存贮器 D cache、主存贮器和外存贮器 3、存储单元是指__B__。 A 存放一个二进制信息位的存贮元 B 存放一个机器字的所有存贮元集合 C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合； 4、相联存贮器是按__C_进行寻址的存贮器。 A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式 5、存储器是计算机系统的记忆设备，主要用于___D___。 A.存放程序 B.存放软件 C.存放微程序 D.存放程序和数据 6、外存储器与内存储器相比，外存储器___B___。 A.速度快，容量大，成本高 B.速度慢，容量大，成本低 C.速度快，容量小，成本高 D.速度慢，容量大，成本高 7、一个256K×8的存储器，其地址线和数据线总和为___C___。 A.16 B.18 C.26 D.20 8、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为__D__。 A 64，16 B 16，64 C 64，8 D 16，16 。 9、交叉存贮器实质上是一种__A__存贮器，它能_____执行______独立的读写操作。 A 模块式，并行，多个 B 模块式串行，多个 C 整体式，并行，一个 D 整体式，串行，多个 10、存储器是计算机系统中的记忆设备,它主要用来__C___。 A. 存放数据 B. 存放程序 C. 存放数据和程序 D. 存放微程序 11、某计算机的字长16位,它的存储容量是64KB,若按字编址,那么它的寻址范围是 ___B___。 A. 64K B.32K C. 64KB D. 32KB 12、存储单元是指__A__。 A．存放一个机器字的所有存储元 B．存放一个二进制信息位的存储元 C．存放一个字节的所有存储元的集合 D．存放两个字节的所有存储元的集合13、机器字长32位，其存储容量为4MB，若按字编址，它的寻址范围是_A__。 A． 1M B． 1MB C． 4M D． 4MB
1?下列数中最小的数是（B ）最大的是（C） A.（1010011）2 B.（42）8 C. （10101000）BCD D.（25）16 2.下列数中最大的数是（D） A.（101001）2 B.（52）8 C. （OOlllOOl）BCD D..（2C）16 3?两个补码数相加，只有在最高位/符号位相同时会有可能产生溢出，在最高位/符号位不同时（一定不会产生溢出）。 4..两个补码数相减，只有在符号位不同时会有可能 产生溢出，在符号位相同时（一定不会产生溢出）5.定点数补码加法具有两个特点：一是符号位（与 数值位一起参与运算）;二是相加后最髙位上的进位（要舍去）。 6.定点运算器是用来进行定点运算。 7.为了便于检查加减运算是否发生溢出，定点运算器采用双符号位的数值表示，在寄存器和主存中是采用（单符号位）的数值表示。 &长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可农示的数的范围和精度为（前者可表示的数的范围大但精度低，后者可表示的数的范围小但精度髙）。 9.在定点二进制运算器中，减法运算一般通过（补码运算的二进制加法器）来实现。 在定点二进制运算器中，加法运算一般通过（补码运算的二进制加法器）來实现。 10?某机字长32位，采用定点整数表示，符号位为1 位,尾数为31位，则原码表示法可表示的最大正整数为一域小负整数为（A ） A.+ （231-1）, -（231-1） B. （231-1）, - （232-1） 0+（230-1）. -（230-1） D.+（231-l）, -（1-2-31）11.某机字长32位,采用定点小数表示，符号位为1 位,尾数为31位，则原码表示法可表示的最大正小数为一域小负小数（C） A+（232-l）,—（1—2—31）B.+（231-lh—（1—2—32） C.+（l-2—31）,一（1—2—31） D_+（231— 1L—（1-2-31） 12在定点运算器中，无论采用双符号位还是采用单符号位都必须要有溢出判断电路，它--般用（C ）来实现A.与非门B.或非门C.异或门D.与或非门13?在定点运算器中，必须要冇溢出判断电路，它一般用（C）來实现 A.与非门 B.或非门C异或门D与或非门 加法器采用并行进位的目的是（提高加法器的速度14.计算机硬件能直接识别和运行的只能是（机器语斉）程序。 15.汇编语言要经过（汇编程序）的翻译才能在计算机中执行。 16运算器的主要功能是进行（逻辑运算和算术运算 17.堆栈寻址的原则是（后进先出）。 18.组成组合逻辑控制器的主要部件有（PC、IR ）。 19.运算器［tlALU完成运算后，除了运算结果外， 下血所列（D）不是运算器给出的结果特征信息。 A是否溢出B有无进位C结果足否为零D时钟信号 20.微程序控制器中，机器指令与微指令的关系是 （每一条机器指令由一段用微指令编成的微程序来解 释执行）。 21.程序计数器PC的位数取决于（存储器的容量）, 指令寄存器IR的位数取决于（指令字长）。 22.RAM芯片串联的目的是（增加存储单元数量）, 并联的目的是（增加存储器字长）° 23?在独立编址方式下，存储单元和I/O设备是靠 （不同的地址和指令代码）来区分的. 19?输入输出指令的功能是（进行CPU和I/O设备之 间的数据传送）。 24.在独立编址方式下，存储单元和I/O设备是靠（不 同的指令或不同的控制信号）来区分的。 25?在统一编址方式下，存储单元和I/O设备是靠指 令中的（不同的地址）来区分的。 22. CPU通过指令访问主存所用的程序地址叫做（逻 辑地址）。 26相对寻址方式中求有效地址使用（D ）加上偏移量 A.妹址寄存器内容B栈指示器内容 C.变址寄存器内容 D.程序计数器内容 27.变址寻址方式中，操作数的冇效地址等于（C）。 A.基址寄存器内容如上形式地址 B.堆钱指豆武器内容加上形式地址 C.变址寄存器内容加上形式地址 D.程序计数器内容加上形式地址 2&基址寻址方式中，操作数的冇效地址等于（A ）。 A.基址寄存器内容加上形式地址 B-堆栈指示器内容加上形式地址 C.变址寄存器内容加上形式地址 D.程序计数器内容加上形式地址 29?指令系统中采用不同寻址方式的目的是（D） A.降低指令译码的难度 B.提高指令读取的速度 C.实现程序控制 D.缩短指令字长，扩大寻址空间，捉高编程灵活性 30.关于操作数的來源和去处，表述不正确的是（D） A.第一个来源利去处是CPU内部的通用寄存器 B.第二个来源和去处是外设中的帘存器 C.第三个來源和去处毘内存中的存储单元 D.第四个来源和去处是外存储器 31.寄存黠间接寻址方式中,操作数在（C）中 A.通用寄存器 B.堆栈 C.主存单元 D.外存储器 32.在CPU与主存之间加入Cache,能够提爲CPU 访问存储器的速率，一般情况下Cache的容鱼______ 命中率____ ,因此Cache容量_____ ° （C ） A.越大，越高，与主存越接近越好 B.越小，越高，与主存越差异大越好 C.越大，越高，只要几十或几百K就可达90%以.上 D.越小，越髙，只要几K就可达90%以上 33.在CPU与主存Z间加入Cache,能够（解决CPU 和 主存之间的速度匹配问题） 34.CPU中的通用寄存器（可以存放数据和地址） 35.在采用DMA方式高速传输数据时，数据传送（B A.在总线控制器发出的控制信号控制下完成的 B在DMA控制器本身发出的控制信号控制下完成的 C.由CPU执行的程序完成的 D.由CPU响应硬中断处理完成的 36.每一条指令执行时通常有①读取指令、②执行指 令、③分柝指令等几个步骤，他们的执行顺序应该是 （B）。 A.①读取指令、②执行指令、③分析指令 B.①读取指令、③分析指令、②执行指令 C.③分析指令、②执行指令、①读取指令 D.②执行指令、①读取指令、③分析指令 37.若主存每个存储单元为8位，贝IJ（C）O A.其地址线也为8位 B.其地址线为16位 C. 其地址线 与8无关D.其地址线与8有关 38.虚拟存储器管理系统的基础是程序的局部性原 理，因此虚存的目的是为了给每个用户提供比主存容 帚（B ）编程空间。 A.小得多的逻辑 B.大得多的逻辑 C.小得多的物理 D.大 得多的物理 31. CPU输出数据的速度远远高于打印机的打印速 度，为解决这一矛盾，可采用（C ）。 A并行技术B.通信技术C缓冲技术D虚存技术 39.中断允许触发器用来（D ）。 A.衷示外设是否提出了中断请求 B.CPU是否响应了中断谙求 C.CPU是否正在进行中 断处理D.开放或关闭可屏蔽硬中断 40?在控制器中，部件（指令寄存器IR ）用于接收并 保存从内存读出的指令内容，在执行本条指令的过程 中提供本条指令的主要信息。 41.在控制器中，部件（程序计数器PC）用于存放下 一条指令的地址。 42.微程序控制器中，机器指令与微指令的关系是 （每一条机器指令由一段用微指令编成的微程序来 解释执行）。 43每一*指令执行时通常有①分析指令②读取扌旨令 ③执行指令等几个步票，执行顺序应该是（D ）° A.①分析指令、②读取指令、③执行指令
1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50
第3章习题解答 1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思? 解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。 2．零地址指令的操作数来自哪里?一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。 解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。例如，前述零地址和一地址的加法指令。 3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。若双操作数指令已有K种，无操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少? 解：X= (24一K)×26一[L/26] 双操作数指令的最大指令数：24一1。 单操作数指令的最大指令数：15×26一l(假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口)。 无操作数指令的最大指令数：216一212一26。其中212为表示某条二地址指令占用的编码数，26为表示某条单地址指令占用的编码数。此时双操作数和单操作数指令各仅有1条。 4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令，8条二地址指令，180条单地址指令。 解：4条三地址指令 000 XXX YYY ZZZ ． ． 011 XXX YYY ZZZ 8条二地址指令 100 000 XXX YYY ． ． 100 111 XXX YYY 180条单地址指令 101 000 000 XXX ． ． 111 110 011 XXX 5．指令格式同上题，能否构成： 三地址指令4条，单地址指令255条，零地址指令64条?为什么? 解：三地址指令4条 000 XXX YYY ZZZ
计算机组成原理形考任务1参考答案 一、单项选择题（每小题6分，共36分） 题目1 下列数中最小的数是。B. （42）8 选择一项： A. （1010011）2 B. （42）8 C. （10011000）BCD D. （5A）16 题目2 某计算机字长16位，采用补码定点小数表示，符号位为1位，数值位为15位，则可表示的 最大正小数为_____，最小负小数为_____。 选择一项： A. B. C. D. 题目3 两个补码数相加，在符号位相同时有可能产生溢出，符号位不同时。D. 一定不会产生溢出 选择一项： A. 会产生溢出 B. 也有可能产生溢出 C. 不一定会产生溢出 D. 一定不会产生溢出 题目4 已知[X]原=010100，[X]反= 。A. 010100 选择一项： A. 010100 B. 001011
C. 101011 D. 101100 题目5 已知[X]原=110100，[X]补= 。D. 101100 选择一项： A. 110100 B. 001011 C. 101011 D. 101100 题目6 已知[X]原=110100，[X]移= 。B. 001100 选择一项： A. 101100 B. 001100 C. 101011 D. 011011 二、多项选择题（每小题9分，共36分） 题目7 机器数中，零的表示形式不唯一的是_____。A. 原码C. 移码D. 反码选择一项或多项： A. 原码 B. 补码 C. 移码 D. 反码 题目8 ASCII编码_____。B. 是7位的编码C. 共有128个字符 选择一项或多项： A. 是8位的编码 B. 是7位的编码
一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.
1.在数据传送过程中，数据由串行变并行或由并行变串行，这种转换是由接口电路中的___B___实现的。 选择一项： A. 锁存器 B. 移位寄存器 C. 数据寄存器 D. 状态寄存器 2.在独立编址方式下，存储单元和I/O设备是靠_ _A____来区分的。 选择一项： A. 不同的地址和指令代码 B. 不同的数据和指令代码 C. 数据寄存器 D. 状态寄存器 3.随着CPU速度的不断提升，程序查询方式很少被采用的原因是__D____。 选择一项： A. 硬件结构复杂 B. 硬件结构简单
C. CPU与外设串行工作 D. CPU与外设并行工作 4.中断允许触发器用来___D___。 选择一项： A. 表示外设是否提出了中断请求 B. CPU是否响应了中断请求 C. CPU是否正在进行中断处理 D. 开放或关闭可屏蔽硬中断 5.在采用DMA方式的I/O系统中，其基本思想是在__B__之间建立直接的数据通路。选择一项： A. CPU与外设 B. 主存与外设 C. CPU与主存 D. 外设与外设 6.周期挪用方式常用于__A____的输入输出中。 选择一项： A. 直接存储器访问方式
B. 程序查询方式 C. 程序中断方式 D. I/O通道方式 7.主机和外设可以并行工作的方式是__BCD_____。 选择一项或多项： A. 程序查询方式 B. 程序中断方式 C. 直接存储器访问方式 D. I/O通道方式 8.计算机的总线接口中，串行总线的特点是__ABD_____。 选择一项或多项： A. 成本低 B. 线数少 C. 速度快 D. 传输距离长 9.按数据传送方式的不同，计算机的外部接口可分为串行接口和并行接口两大类。（??对） 对
第三章课后习题参考答案 1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1024K/512K）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设DRAM芯片存储体结构为128行，每行为128×8个存储元。如单元刷新间隔不超过2ms，存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A 13-A 作为片内地址，用A 15 A 14 经2：4译码 器产生片选信号，逻辑框图如下所示：
（2）根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us的死时间，肯定不行； 所以采用分散式刷新方式： 设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为： t=2ms/128=15.6(s) 取存储周期的整数倍15.5s(0.5的整数倍) 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为t MAX ＝15.5×2－0.5＝30.5 (μS) t MAX 对全部存储单元刷新一遍所需时间为t R ＝0.5×128=64 (μS) t R 4．有一个1024K×32位的存储器，由128K×8位DRAM芯片构成。问： (1)总共需要多少DRAM芯片？ (2)设计此存储体组成框图。 (3)设DRAM芯片存储体结构为512行，每行为256×8个存储元。采用分散式刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期是多少？