计算机组成原理第八章课后部分答案
8.1CPU 有哪些功能？画出其结构框图并简要说明每个部件的作用。
解：CPU的主要功能是执行存放在主存储器中的程序即机器指令.CPU是由
控制器和运算器.
ALU：实现算逻运算
寄存器：存放操作数
CU ：发出各种操作命令序列的控制部件
中断系统：处理异常情况和特殊请求
8.2什么是指令周期？指令周期是否有一个固定值？为什么？解：指令周
期：指取出并执行完一条指令所需的时间。
由于计算机中各种指令执行所需的时间差异很大，因此为了提高
CPU 运行效率，即使在同步控制的机器中，不同指令的指令周期长
度都是不一致的，也就是说指令周期对于不同的指令来说不是一个
固定值。
8.3画出指令周期的流程图，分别说明图中每个子周期的作用。
解：
指令周期流程图
取指周期：取指令间址周期：取有效地址执行周期：取操作数（当指令为访存指令时）中断周期：保存程序断点
8.4设CPU内有这些部件：PC、IR、SP、AC、MAR、MDR、CU。
（1）画出完成简洁寻址的取数指令“ LDA@”X（将主存某地址单元的内容取至AC中）的数据流（从取指令开始）。
（2）画出中断周期的数据流。解：CPU中的数据通路结构方式有直接连线、单总线、双总线、三总线等形式，目前大多采用总线结构，直接连线方式仅适用于结构特别简单的机器中。
下面采用单总线形式连接各部件，框图如下：
MAR PC
Bus
CU IR
SP AC
线
址
地
MDR 1) 图：
MDR→AC 2)中断周期流程图如
下：
SP-1→SP
8.7 什么叫系统的并行性？粗粒度并行和细粒度并行有什么区别？解：并行
性：包含同时性和并发性。同时性指两个或两个以上的事件在同一时刻发生，并发性指两个或多个事件在同一时间段发生。即在同一时刻或同一时间段内完成两个或两个以上性质相同或性质不同的功能，只要在时间上存在
相互重叠，就存在并行性。
粗粒度并行是指多个处理机上分别运行多个进程，由多台处理机合作完成一个程序，一般算法实现。
细粒度并行是指在处理机的指令级和操作级的并行性。
8.8 什么是指令流水？画出指令二级流水和四级流水的示意图，它们中哪一个
更能提高处理器速度，为什么？解：指令流水：指将一条指令的执行过程分为n 个操作时间大致相等的阶段，每个阶段由一个独立的功能部件来完成，这样n 个部件可以同时执行n 条指令的不同阶段，从而大大提高
CPU的吞吐率。
指令二级流水和四级流水示意图如下：
(3)CPU 在什么条件、什么时候、以什么方式来响应中断
二级指令流水示意图
四级指令流水示意图
四级流水更能提高处理机的速度
假设IF 、ID、EX、WR每个阶段耗时为t ，则连续执行n 条指令
采用二级流水线时，耗时为：4t+(n-1)2t = (2n+2)t 采用四级流水线时，耗时为：4t+(n-1)t = (n+3)t 在n>1 时，n+3<2n+2，可
见四级流水线耗时比二级流水线耗时短，因此更能提高处理机速度。
8.10 举例说明流水线中的几种数据相关
解：(1) 写后读相关
(2) 读后写相关
(3)写后写相关
8.15 什么是中断？设计中断系统需考虑哪些主要问题？解：中断：指当出现需要时，CPU暂时停止当前程序的执行转而执行处理新情况的程序和执行过程。即在程序运行过程中，系统出现了一个必须由CPU立即处理的情况，此时，CPU暂时中止程序的执行转而处理这个新的情况的过程就叫做中断。
设计中断系统需解决的问题：
(1) 各中断源如何向CPU提出中断请求
(2) 当对个中断源同时提出中断请求时，中断系统如何确定优先响
应哪个中断源的请求
(4)CPU 响应中断后如何保护现场
(5)CPU 响应中断后，如何停止原程序的执行而转入中
断服务程序的入口地址
(6)中断处理结束后，CPU 如何恢复现场，如何返回到原
程序的间断处。
(7)在中断处理过程中又出现了新的中断请求，CPU该如何处理。
8.17 在中断系统中，INTR、INT、EINT这3 个触发器各有何作用？
解：INTR——中断请求触发器，用来登记中断源发出的随机性中断请求信号，以便为CPU查询中断及中断排队判优线路提供稳定的中断请求信号。
EINT——中断允许触发器，CPU 中的中断总开关。当
EINT=1时，表示允许中断(开中断) ，当EINT=0时，
表示禁止中断(关中断) 。其状态可由开、关中断等
指令设置。
INT——中断标记触发器，控制器时序系统中周期状态
分配电路的一部分，表示中断周期标记。当INT=1
时，进入中断周期，执行中断隐指令的操作。
8.18 什么是中断隐指令，有哪些功能？解：中断隐指令：CPU响应中断之后，经过某些操作，转去执行中断服务程序。这些操作是由硬件直接实现的功能：(1) 保存断点
(2) 暂不允许中断
(3) 引出中断服务程序
8.21 CPU 在处理中断过程中，有几种方法找到中断服务程序的入口地址？
举例说明。
解：(1) 硬件向量法
(3)CPU 在什么条件、什么时候、以什么方式来响应中断
(2) 软件查询法
8.24现有A、B、C、D4个中断源，其优先级由高到低按A→B→ C→ D顺序
排列若中断服务程序的执行时间为20μs，根据下图所示时间轴给出的中断源请求中断的时刻，画出CPU执行程序的轨迹。
解：A、B、C、D 的响优先级即处理优先级。CPU执行程序的轨迹图如下：
程序
8.25设某机有5 个中断源L0、L1、L2、L3、L4，按中断响应的优先次序由
高到低排序为L0→L1→L2→L4，现要求中断处理次序改为
L1→L4→L2→L0→ L3，根据下面的格式，写出各中断源的屏蔽字。
解：各中断源屏蔽状态见下表：
表中：设屏蔽位=1，表示屏蔽；屏蔽位=0，表示中断开放。
8.26设某机配有A、B、C3台设备，其优先级按A→B→C 降序排列，为改变
中断处理次序，它们的中断屏蔽字设置如下：
按下图所示时间轴给出的设备请求中断时刻，画出CPU执行程序的轨迹、设A、B、C中断服务程序的执行时间均为20μs
解：A、B、C设备的响应优先级为A最高、B次之、C最低，处理优先级为A最高、C次之、B最低。CPU执行程序的轨迹图如下：
程序
A请求 B 请求C请求
一、判断题 1. 在使用配置了触摸屏的多媒体计算机时，可不必使用鼠标器。 2. 盘和存之间以簇为单位交换数据。 3. 光盘是一种可读不可写的存储器。 4. VGA是显示器主机间的接口。 5. 激光打印机使用的墨水质量很高。 6. 扫描仪工作时，将被扫描的图件正面朝上。 7. 数码相机的成像技术与传统相机的成像技术基本相同。 8. ＣＭＯＳ是一种易失性存储器。 9. ＳＲＡＭ比ＤＲＡＭ速度慢。 10.ＲＯＭ是非易失性存储器。 11.利用Cache能加快程序的运行速度，其依据的原理是Cache速度快。 12.主存储器的编址单位是字节。 13.I/O控制器可以完全脱离ＣＰＵ控制Ｉ／Ｏ操作的全过程。 14.ＣＰＵ总线、存储器总线和Ｉ／Ｏ总线统称系统总线。 15.Ｉ／Ｏ接口就是用于连接Ｉ／Ｏ设备的各种插头插座。 16.总线控制器包含在主板的芯片组。 17.ＵＳＢ接口按双向并行方式传输数据。 18.ＡＬＵ与浮点运算器可以同时进行整数和实数的运算。 19.ＣＰＵ主频即ＣＰＵ总线频率。 20.计算机常用的输入设备为键盘、鼠标，常用的输出设备有显示器、打印机。21.不同厂家生产的计算机一定互相不兼容。 22.PC机的主存储器包含大量的存储单元，每个存储单元都可以存放8个Byte。 23.在使用输入设备进行输入时，目前还只能输入文字、命令和图像，无法输入声音。 24.为了提高CPU访问硬盘的工作效率，硬盘通过将数据存储在一个比其速度快得多的缓冲区 来提高与CPU交换的速度，这个区就是高速缓冲区，它是由DRAM芯片构成的。 25.在一台已感染病毒的计算机上读取一CD-ROM光盘中的数据，该光盘也有可能被感染病毒。 26.存储容量是数码相机的一项重要性能，不论拍摄质量如何，存储容量大的数码相机可拍摄 的相片数量肯定比存储容量小的相机多。 27.绘图仪、扫描仪、显示器、音箱等均属于输出设备。 28.PC机的主板又称为母板，上面可安装CPU、存储器、总线、I／O控制器等部件，它们是 PC机的核心。 29.由于硬盘的外部传输速率要小于部传输速率，所以外部传输速率的高低是评价硬盘整体性 能的决定性因素。 30. PC机中常用的外围设备都通过各自的扩充卡与主板相连，这些扩充卡只能插在主板上的 PCI总线插槽中。 31.大部分数码相机采用CCD成像芯片，CCD芯片中有大量的CCD像素，像素越多影像的分辨 率(清晰度)就越高，生成的数字图像也越小。 32. 高速缓存(Cache)可以看做主存的延伸，与主存统一编址，接收CPU的访问，但其速度要 比主存高得多。 33. 即插即用就是不需要设备驱动程序。 34. USB接口是一种通用的串行接口，通常连接的设备有移动硬盘、优盘、鼠标器、扫描仪
第二章运算方法和运算器练习 一、填空题 1. 补码加减法中，（符号位）作为数的一部分参加运算，（符号位产生的进位）要丢掉。 2. 为判断溢出，可采用双符号位补码，此时正数的符号用（00）表示，负数的符号用（11）表示。 3. 采用双符号位的方法进行溢出检测时，若运算结果中两个符号位（不相同），则表明发生了溢出。若结果的符号位为（01），表示发生正溢出；若为（10），表示发生负溢出。 4. 采用单符号位进行溢出检测时，若加数与被加数符号相同，而运算结果的符号与操作数的符号（不一致），则表示溢出；当加数与被加数符号不同时，相加运算的结果（不会产生溢出）。 5. 利用数据的数值位最高位进位C和符号位进位Cf的状况来判断溢出，则其表达式为over=（C⊕Cf）。 6. 在减法运算中，正数减（负数）可能产生溢出，此时的溢出为（正）溢出；负数减（正数）可能产生溢出，此时的溢出为（负）溢出。 7. 补码一位乘法运算法则通过判断乘数最末位Yi和Yi-1的值决定下步操作，当 YiYi-1=（10）时，执行部分积加【-x】补，再右移一位；当YiYi-1=（01）时，执行部分积加 【x】补，再右移一位。 8. 浮点加减运算在（阶码运算溢出）情况下会发生溢出。 9. 原码一位乘法中，符号位与数值位（分开运算），运算结果的符号位等于（两操作数符号的异或值）。 10. 一个浮点数，当其补码尾数右移一位时，为使其值不变，阶码应该（加1）。 11. 左规的规则为：尾数（左移一位），阶码（减1）。 12. 右规的规则是：尾数（右移一位），阶码（加1）。 13. 影响进位加法器速度的关键因素是（进位信号的传递问题）。 14. 当运算结果的补码尾数部分不是（11.0×××××或00.1×××××）的形式时，则应进行规格化处理。当尾数符号位为（01）或（10）时，需要右规。 15. （进位信号的产生与传递逻辑）称为进位链。
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
《计算机组成原理》期末复习资料一复习资料及试题汇编 一数据表示运算和运算器部件 1将十进制数107128和-52化成二进制数再写出各自的原码反码补码表示符号位和数值位共8位 解 107128 6BH80H 1101011B10000000B 01101011 –52 -34H –110100 原码 01101011 10110100 反码 01101011 11001011 补码 01101011 11001100 2判断下面的二元码的编码系统是有权还是无权码写出判断的推导过程 十进制数二元码的编码 0 0000 1 0111 2 0110 3 0101 4 0100 5 1011 6 1010 7 1001 8 1000
9 1111 解设4位二元吗每位分别为ABCD且假定其为有权码则 从4的编码0100可求得B的位权为4从8的编码1000可求得A的位权为8 从7的编码1001可求得D的位权为-1从6的编码1010可求得C的位权为-2 再用ABCD的位权分别为84-2-1来验证112359的编码值结果均正确所以该编码系统为有权码 3说明海明码纠错的实现原理为能发现并改正一位也能发现二位错校验位和数据位在位数上应满足什么关系 解 1 海明码是对多个数据位使用多个校验位的一种检错纠错编码方案它是对每个校验位采用偶校验规则计算校验位的值通过把每个数据位分配到几个不同的校验位的计算中去若任何一个数据位出错必将引起相关的几个校验位的值发生变化这样也就可以通过检查这些校验位取值的不同情况不仅可以发现是否出错还可以发现是哪一位出错从而提供了纠错检错的可能 2 设数据位为k校验位为r则应满足的关系是2r-1 kr 4什么叫二-十进制编码什么叫有权码和无权码够举出有权无权码的例子解 1 二-十进制编码通常是指用4位二进制码表示一位十进制数的编码方案 2 有权码是指4位二进制码中每一位都有确定的位权4位的位权之和代表该十进制的数值例如8421码从高到低4位二进制码的位权分别为8421无权码则相反4位二进制码中每一位都没有确定的位权只能用4位的总的状态组合关系来
计算机组成原理第八章课后部分答案
8.1CPU 有哪些功能？画出其结构框图并简要说明每个部件的作用。 解：CPU的主要功能是执行存放在主存储器中的程序即机器指令.CPU是由 控制器和运算器. ALU：实现算逻运算 寄存器：存放操作数 CU ：发出各种操作命令序列的控制部件 中断系统：处理异常情况和特殊请求 8.2什么是指令周期？指令周期是否有一个固定值？为什么？解：指令周 期：指取出并执行完一条指令所需的时间。 由于计算机中各种指令执行所需的时间差异很大，因此为了提高 CPU 运行效率，即使在同步控制的机器中，不同指令的指令周期长 度都是不一致的，也就是说指令周期对于不同的指令来说不是一个 固定值。
8.3画出指令周期的流程图，分别说明图中每个子周期的作用。 解：
指令周期流程图 取指周期：取指令间址周期：取有效地址执行周期：取操作数（当指令为访存指令时）中断周期：保存程序断点 8.4设CPU内有这些部件：PC、IR、SP、AC、MAR、MDR、CU。 （1）画出完成简洁寻址的取数指令“ LDA@”X（将主存某地址单元的内容取至AC中）的数据流（从取指令开始）。 （2）画出中断周期的数据流。解：CPU中的数据通路结构方式有直接连线、单总线、双总线、三总线等形式，目前大多采用总线结构，直接连线方式仅适用于结构特别简单的机器中。 下面采用单总线形式连接各部件，框图如下：
MAR PC Bus CU IR SP AC 线 址 地 MDR 1) 图： MDR→AC 2)中断周期流程图如 下：
SP-1→SP 8.7 什么叫系统的并行性？粗粒度并行和细粒度并行有什么区别？解：并行 性：包含同时性和并发性。同时性指两个或两个以上的事件在同一时刻发生，并发性指两个或多个事件在同一时间段发生。即在同一时刻或同一时间段内完成两个或两个以上性质相同或性质不同的功能，只要在时间上存在 相互重叠，就存在并行性。 粗粒度并行是指多个处理机上分别运行多个进程，由多台处理机合作完成一个程序，一般算法实现。 细粒度并行是指在处理机的指令级和操作级的并行性。 8.8 什么是指令流水？画出指令二级流水和四级流水的示意图，它们中哪一个 更能提高处理器速度，为什么？解：指令流水：指将一条指令的执行过程分为n 个操作时间大致相等的阶段，每个阶段由一个独立的功能部件来完成，这样n 个部件可以同时执行n 条指令的不同阶段，从而大大提高 CPU的吞吐率。 指令二级流水和四级流水示意图如下： (3)CPU 在什么条件、什么时候、以什么方式来响应中断
第5章习题参考答案 1．请在括号内填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（ IR ）； (2)保存当前正在执行的指令地址的寄存器是（ AR ） (3)算术逻辑运算结果通常放在（ DR ）和（通用寄存器）。2．参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及微操作信号序列如下： 3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下： 4．假设主脉冲源频率为10MHz，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解： 5．如果在一个CPU周期中要产生3个节拍脉冲；T l ＝200ns，T 2 =400ns， T 3 =200ns，试画出时序产生器逻辑图。 解：取节拍脉冲T l 、T 2 、T 3 的宽度为时钟周期或者是时钟周期的倍数即可。 所以取时钟源提供的时钟周期为200ns，即，其频率为5MHz.；由于要输
出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下： 6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。 解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所以总微指令条数为80? (4-1)+1=241条微指令，每条微指令32位，所以控存容量为：241?32位 7．某ALU 器件是用模式控制码M S 3 S 2 S 1 C 来控制执行不同的算术运算和逻辑操作。下表列出各条指令所要求的模式控制码，其中y 为二进制变量，φ为0或l 任选。 试以指令码(A ，B ，H ，D ，E ，F ，G)为输入变量，写出控制参数M ，S 3，S 2，S l ，C 的逻辑表达式。 解：
二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示
的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，
电大计算机组成原理试题及答案参考小抄 组成1 一、选择题（每小题选出一个最合适的答案，每小题2分，共20分） 1、若十进制数为37.25，则相应的二进制数是（）。 （A）100110.01 （B）110101.01 （C）100101.1 （D）100101.01 2、若[x]反=1.1011，则x= （A）-0.0101 （B）-0.0100 （C）0.1011 （D）-0.1011 3、某机器字长16位，含一位数符，用补码表示，则定点小数所能表示的最小正数是（）。 （A）2-15 （B）216 （C）2-1 （D）1-2-15 4、若采用双符号位补码运算，运算结果的符号位为10，则（）。 （A）产生了负溢出（下溢）（B）产生了正溢出（上溢） （C）运算结果正确，为负数（D）运算结果正确，为正数 5、在用比较法进行补码一位乘法时，若相邻两位乘数yiyi+1为01时，完成的操作是（）。 （A）无（B）原部分积+[X]补，右移一位 （C）原部分积+[-X]补，右移一位（D）原部分积+[Y]补，右移一位 6、堆栈指针SP的内容是（）。 （A）栈顶地址（B）栈底地址（C）栈顶内容（D）栈底内容 7、在寄存器间接寻址方式中，操作数是从（）。 （A）主存储器中读出（B）寄存器中读出 （C）磁盘中读出（D）CPU中读出 8、在微程序控制器中，一条机器指令的功能通常由（）。 （A）一条微指令实现（B）一段微程序实现 （C）一个指令码实现（D）一个条件码实现 9、在串行传输时，被传输的数据（） （A）在发送设备和接受设备中都是进行串行到并行的变换 （B）在发送设备和接受设备中都是进行并行到串行的变换 （C）发送设备进行串行到并行的变换，在接受设备中都是进行并行到串行的变换 （D）发送设备进行并行到串行的变换，在接受设备中都是进行串行到并行的变换 10、系统总线是指（）。 （A）运算器、控制器和寄存器之间的信息传送线 （B）运算器、寄存器和主存之间的信息传送线 （C）运算器、寄存器和外围设备之间的信息传送线 （D）CPU、主存和外围设备之间的信息传送线 二、名词解释（每小题4分，共20分） 1．全相联映像 2．指令系统 3．指令周期、CPU周期 4．向量中断 5．微指令 三、改错题（在下列各小题的表述中均有错误，请改正。每小题3分，共12分） 1、在中央处理器中，运算器可以向控制器发出命令进行运算操作。 2、在单处理机总线中，相对CPU而言，地址线和数据线一般都为双向信号线 3、多重中断方式，是指CPU同时处理多个中断请求 4、在“半互锁”异步通信方式中，“请求”信号的撤消取决于“回答”信号的来到，而“请求”信号的撤消又导致“回答”信号的撤消
第二章计算机组成原理（5） 一、选择题 1、下列关于IC卡的叙述中，错误的是______ D ___。 A.IC卡是"集成电路卡"的简称 B.IC卡中内嵌有集成电路芯片 C.IC卡不仅可以存储数据，还可以通过加密逻辑对数据进行加密 D.非接触式IC卡依靠自带电池供电 2、下列关于USB接口的说法错误的是___ A _____。 https://www.doczj.com/doc/166910670.html,B接口只有一种标准（版本） B.一个USB接口通过USB集线器可以连接多 个设备 https://www.doczj.com/doc/166910670.html,B的中文含义是通用串行总线 https://www.doczj.com/doc/166910670.html,B接口连接的设备可以热插拔，即不需要关机就可以插拔设备 3、以下打印机中，需要安装硒鼓才能在打印纸上印出文字和图案的是____ A ____。 A.激光打印机 B.压电喷墨式打印机 C.热喷墨式打印机 D.针式打印 机 4、移动存储器有多种，目前已经不常使用的是__ D __。 A. U盘 B. 存储卡 C. 移动硬盘 D. 磁带 5、销售广告标为"P4/1.5G/512MB/80G"的一台个人计算机，其CPU的时钟频率是___ B _____。 A.512MHz B.1500MHz C.80000MHz D.4MHz 6、下列关于USB接口的叙述，正确的是＿A＿。 https://www.doczj.com/doc/166910670.html,B接口是一种总线式串行接口 https://www.doczj.com/doc/166910670.html,B接口是一种并行接口 https://www.doczj.com/doc/166910670.html,B接口是一种低速接口 https://www.doczj.com/doc/166910670.html,B接口不是通用接口 7、显示器分辨率是衡量显示器性能的一个重要指标，它指的是整屏可显示多少__D______。 A.颜色 B.ASCII字符 C.中文字符 D.像素 8、下面属于PC机标准输入设备的是_____ A ___。 A.键盘 B.触摸屏 C.扫描仪 D.数码相机 9、下面有关计算机输入输出操作的叙述中，错误的是____ C ____。 A.计算机输入/输出操作比CPU的速度慢得多 B.两个或多个输入输出设备可以同时进行工作 C.在进行输入/输出操作时，CPU必须停下来等候I/O操作的完成 D.每个(或每类)I/O设备都有各自专用的控制器 10、下面关于硬盘存储器信息存储原理的叙述中，错误的是______ D _______。 A.盘片表面的磁性材料粒子有两种不同的磁化方向，分别用来记录 "0"和"1" B.盘片表面划分为许多同心圆，每个圆称为一个磁道，盘面上一般都有几千个磁道 C.每条磁道还要分成几千个扇区，每个扇区的存储容量一般为512字节 D.与CD光盘片一样，每个磁盘片只有一面用于存储信息 11、下面关于硬盘存储器结构与组成的叙述中，错误的是______ D _____。 A.硬盘由磁盘盘片、主轴与主轴电机、移动臂、磁头和控制电路等组成 B.磁盘盘片是信息的存储介质 C.磁头的功能是读写盘片上所存储的信息 D.盘片和磁头密封在一个盒状装置内，主轴电机安装在PC主板上 12、下面关于液晶显示器的叙述中，错误的是_____D___。
… 第一章计算机系统概论 什么是计算机系统、计算机硬件和计算机软件硬件和软件哪个更重要 计算机系统：计算机硬件、软件和数据通信设备的物理或逻辑的综合体 计算机硬件：计算机的物理实体 计算机软件：计算机运行所需的程序及相关资料 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要 如何理解计算机系统的层次结构 实际机器M1向上延伸构成了各级虚拟机器，机器M1内部也可向下延伸而形成下一级的微程序机器M0，硬件研究的主要对象归结为传统机器M1和微程序机器M0，软件研究对象主要是操作系统及以上的各级虚拟机 》 说明高级语言、汇编语言和机器语言的差别及其联系。 机器语言是可以直接在机器上执行的二进制语言 汇编语言用符号表示指令或数据所在存储单元的地址，使程序员可以不再使用繁杂而又易错的二进制代码来编写程序 高级语言对问题的描述十分接近人们的习惯，并且还具有较强的通用性 如何理解计算机组成和计算机体系结构 计算机体系结构是对程序员可见的计算机系统的属性 计算机组成对程序员透明，如何实现计算机体系结构所体现的属性 冯·诺依曼计算机的特点是什么 。 由运算器、控制器、存储器、输入设备、输出设备五大部件组成 指令和数据以同一形式（二进制形式）存于存储器中 指令由操作码、地址码两大部分组成 指令在存储器中顺序存放，通常自动顺序取出执行 以运算器为中心（原始冯氏机） 画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主要技术指标。 计算机硬件各部件 运算器：ACC, MQ, ALU, X ' 控制器：CU, IR, PC 主存储器：M, MDR, MAR I/O设备：设备，接口 计算机技术指标： 机器字长：一次能处理数据的位数，与CPU的寄存器位数有关 存储容量：主存：存储单元个数×存储字长 运算速度：MIPS, CPI, FLOPS 解释概念 & 主机：计算机硬件的主体部分，由 CPU+MM（主存或内存）组成 CPU：中央处理器，是计算机硬件的核心部件，由运算器+控制器组成 主存：计算机中存放正在运行的程序和数据的存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成
一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。
数字计算机主要组成部分： ? 1.运算器 ? 2.存储器 ? 3.控制器 ? 4.适配器与输入输出设备 控制器的基本任务，就是按照计算程序所排的指令序列，先从存储器取出一条指令放到控制器中，对该指令的操作码由译码器进行分析判别，然后根据指令性质，执行这条指令，进行相应的操作。接着从存储器取出第二条指令，在执行这第二条指令。每取出一条指令，控制器中的指令计数器就加1，从而为取下一条指令做好准备，这也就是指令为什么在存储器中顺序存放的原因。 指令和数据统统放在内存中，从形式上看它们都是二进制数码。一般来讲，在取指周期中从内存读出的信息是指令流，它流向控制器；而执行周期中从内存读出的信息流是数据流，它由内存流向运算器。 计算机软件一般分为两大类：一类叫系统程序，一类叫应用程序 浮点加减运算的操作过程大体分为四步： (1) 0 操作数检查 浮点加减运算过程比定点运算过程复杂。如果判知两个操作数ｘ或ｙ中有一个数为0，即可得知运算结果而没有必要再进行后续的一系列操作以节省运算时间。 (2) 比较阶码大小并完成对阶 两浮点数进行加减，首先要看两数的阶码是否相同。若二数阶码相同表示小数点是对齐的，可以进行尾数的加减运算；若二数阶码不同表示小数点位置没有对齐，此时必须使二数阶码相同这个过程叫作对阶。在对阶时总是使小阶向大阶看齐，即小阶的尾数向右移位(相当于小数点左移) ，每右移一位其阶码加1，直到阶码相等 (3) 尾数求和运算 对阶结束后，即可进行尾数的求和运算。不论加法运算还是减法运算，都按加法进行操作，其方法与定点加减法运算完全一样。 (4) 结果规格化 在浮点加减运算时，尾数求和的结果也可以得到01.ф…ф或10.ф…ф，即两符号位不等，这在定点加减法运算中称为溢出，是不允许的。但在浮点运算中,它表明尾数求和结果的绝对值大于1，向左破坏了规格化。此时将运算结果右移以实现规格化表示称为向右规格化。规则是：尾数右移1位阶码加1。当尾数不是1.M时需向左规格化。 (5) 舍入处理 在对阶或向右规格化时尾数要向右移位，这样被右移的尾数的低位部分会被丢掉，从而造成一定误差，因此要进行舍入处理。简单的舍入方法有两种：一种是"0舍1入"法。另一种是"恒置一"法。 在IEEE754标准中，舍入处理提供四种可选方法： 就近舍入其实质就是通常所说的“四舍五入”。 朝0舍入即朝数轴原点方向舍入，就是简单的截尾。这种方法容易导致误差积累。 朝＋∞舍入对正数来说,只要多余位不全为0则向最低有效位进1；对负数来说则是简单的截尾。 朝－∞舍入处理方法正好与朝＋∞舍入情况相反。对正数来说，只要多余位不全为0则简单截尾；对负数来说，向最低有效位进1。 SRAM（静态RAM：Static RAM）
第二章计算机组成原理（2） 一、选择题 1、以下关于计算机指令系统的叙述中，正确的是_____ B ___。 A.用于解决某一问题的一个指令序列称为指令系统 B.计算机指令系统中的每条指令都是CPU可执行的 C.不同类型的CPU，其指令系统是完全一样的 D.不同类型的CPU，其指令系统完全不一样 2、以下符号中____ C ____代表一种I/O总线标准。 A.CRT B.VGA C.PCI D.DVD 3、以下打印机中，需要安装硒鼓才能在打印纸上印出文字和图案的是____ A ____。 A.激光打印机 B.压电喷墨式打印机 C.热喷墨式打印机 D.针式打印 机 4、移动存储器有多种，目前已经不常使用的是__ D __。 A. U盘 B. 存储卡 C. 移动硬盘 D. 磁带 5、销售广告标为"P4/1.5G/512MB/80G"的一台个人计算机，其CPU的时钟频率是___ B _____。 A.512MHz B.1500MHz C.80000MHz D.4MHz 6、现在激光打印机与主机连接多半使用的是____B___接口，而以前则大多使用并行接口。 A.SATA https://www.doczj.com/doc/166910670.html,B C.PS/2 D.IEEE-1394 7、显示器分辨率是衡量显示器性能的一个重要指标，它指的是整屏可显示多少__D______。 A.颜色 B.ASCII字符 C.中文字符 D.像素 8、下面属于PC机标准输入设备的是_____ A ___。 A.键盘 B.触摸屏 C.扫描仪 D.数码相机 9、下面有关计算机输入输出操作的叙述中，错误的是____ C ____。 A.计算机输入/输出操作比CPU的速度慢得多 B.两个或多个输入输出设备可以同时进行工作 C.在进行输入/输出操作时，CPU必须停下来等候I/O操作的完成 D.每个(或每类)I/O设备都有各自专用的控制器 10、下面关于硬盘存储器信息存储原理的叙述中，错误的是______ D _______。 A.盘片表面的磁性材料粒子有两种不同的磁化方向，分别用来记录 "0"和"1" B.盘片表面划分为许多同心圆，每个圆称为一个磁道，盘面上一般都有几千个磁道 C.每条磁道还要分成几千个扇区，每个扇区的存储容量一般为512字节 D.与CD光盘片一样，每个磁盘片只有一面用于存储信息 11、下面关于硬盘存储器结构与组成的叙述中，错误的是______ D _____。 A.硬盘由磁盘盘片、主轴与主轴电机、移动臂、磁头和控制电路等组成 B.磁盘盘片是信息的存储介质 C.磁头的功能是读写盘片上所存储的信息 D.盘片和磁头密封在一个盒状装置内，主轴电机安装在PC主板上 12、下面关于液晶显示器的叙述中，错误的是_____D___。 A.它的英文缩写是LCD B.它的工作电压低，功耗小 C.它几乎没有辐射 D.它与CRT显示器不同，不需要使用显示卡 13、下面关于鼠标器的叙述中，错误的是___ C _____ A.鼠标器输入计算机的是其移动时的位移量和移动方向 B.不同鼠标器的工作原理基本相同，区别在于感知位移信息的方法不同
第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 ●计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； ●指令和数据以同同等地位存放于存储器内，并可以按地址访问； ●指令和数据均用二进制表示； ●指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操 作数在存储器中的位置； ●指令在存储器中顺序存放，通常自动顺序取出执行； ●机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义： CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS 解：全面的回答应分英文全称、中文名、功能三部分。 CPU：Central Processing Unit，中央处理机（器），是计算机硬件的核心部件，主要由运算器和控制器组成。 PC：Program Counter，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数
分析设计计算： 1.CPU结构如图1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1）标明图中四个寄存器的名称。 （2）简述指令从主存取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。 图1 解： （1）a为数据缓冲寄存器DR ，b为指令寄存器IR ，c为主存地址寄存器，d为程序计数器PC。 （2）主存M →缓冲寄存器DR →指令寄存器IR →操作控制器。 （3）存贮器读：M →缓冲寄存器DR →ALU →AC 存贮器写：AC →缓冲寄存器DR →M
2. 某机器中，配有一个ROM芯片，地址空间0000H—3FFFH。现在再用几个16K×8的芯片构成一个32K×8的RAM区域，使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W，MREQ(存储器请求)，当且仅当MREQ 和R//W同时有效时，CPU才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU与上述ROM芯片和RAM芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K×8位。 由此可得存储器方案要点如下： （1）用两片16K*8 RAM芯片位进行串联连接，构成32K*8的RAM区域。片内地址：A0——A13，片选地址为：A14——A15； （2）译码使用2 ：4 译码器； （3）用/MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。 （4）CPU的R / /W信号与RAM的/WE端连接，当R // W = 1时存储器执行读操作，当R // W = 0时，存储器执行写操作。如图1 0000 3FFF 8000
定点数：约定机器中的所有数据的小数点位置是固定不变的。 浮点数：数的范围和精度分别表示，小数点的位置随比例因子的不同而在一定范围可以自动浮动 的数。 浮点数的规格化表示：为了提高数据的表示精度，使其变成这一要求的表示形式；为了使同一个 浮点数的表示是唯一的。 单总线结构：所有部件都连接到同一总线上，数据可以在任何两个寄存器之间或者在任一个寄存 器和ALU之间传送。优点控制电路比较简单，缺点操作速度较慢。 双总线结构：两个操作数同时加到ALU运算，只需一次操作控制即可得出运算结果。 三总线结构：ALU两个输入端分别由两条总线供给，而ALU输出则与第三条总线相连，其特点是操 作时间块。 多级存储器体系结构：为了让存储器同时满足容量大、速度快、成本低。 高速缓冲存储器：简称cache，是计算机系统中一个高速小容量半导体存储器，作用：为了提高 计算机的处理速度。 主存储器：用来存放计算机运行期间的大量程序和数据。 外存储器：是大容量辅助存储器，如：磁盘、磁带、光盘存储器，其特点是存储容量大，成本低。主存的性能指标：①存储容量：一个存储器中可以容纳的存储单元总数，反映存储空间的大小； ②存取时间：存储器访问时间，指一次读操作 命令发出到该操作完成，将数据读出到数据总 线上所经历的时间；③存储周期：连续启动两 次读操作所需间隔的最小时间；④存储器带宽：单位时间里存储器所存取的信息量，是衡量数 据传输速率的重要技术指标。 SRAM双译码方式：采用二级译码：将地址分成x 向、y向两部分，第一级进行x向和y向的独立 译码，然后在存储阵列中完成第二季的交叉译 码。 SRAM的优缺点：存取速度快，但存储容量不如DRAM大。D RAM的优缺点：存储容量极大，但需要定期刷新。D与S的不同：①增加了行 地址锁存器和列地址锁存器；②增加了刷新计 数器和相应的控制电路；③S的存储元是一个 具有两个稳定状态的触发器，D的存储元是由 一个MOS晶体管和电容器组成的记忆电路。动态存储器为什么需要定时刷新？ DRAM存储位元是基于电容器上的电荷量存储，这个电荷量随着时间和温度而减少，因此必须定期地刷新，以保证它们原来记忆的正确信息。刷新方法有：集中式和分散式刷新。 ROM：只读存储器，分为掩膜ROM和可编程ROM两类。计算机系统中使用cache存储器的目的是什么？主存与cache的地址映射有哪几种方式，优缺点？ Cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要技术，为了提高CPU访问存储器的平均速度。 ①全相联映射方式，优：cache 空间利用率高、 命中率高。缺：相联存储器的比较器电路复杂，工作速度较慢；只适用于小容量 cache。②直接映射方式，优：比较电路简单，工作速度快；适用于较大容量的 cache，缺：cache中的块冲突较多，块的替换较频繁；cache 空间利用率不高，命中率也不高。③组相联映射方式，组相联方式的优点介于全相联方式和直接方式之间，缺点也不如后二者突出，是一种比较平衡的方法。 虚拟存储器：只是一个容量非常大的存储器逻辑模型，不是任何实际的物理存储器，构造虚拟内 存的目的是扩大主存储器的存储空间并能自行 管理和调度。 虚地址/逻辑地址：用户编制程序时使用的地址，对应的存储空间称为虚存空间或逻辑地址空间。实地址/物理地址：计算机物理内存的访问地址，其对应的存储空间为物理存储空间或主存空间。再定位：程序进行虚地址到实地址转换的过程。 指令：计算机执行某种操作的命令。 机器指令：介于微指令与宏指令之间，每一条指令可完成一个独立的算术运算或逻辑运算操作。指令系统：一台计算机中所有机器指令的集合。 系列计算机：指基本指令系统相同、基本体系结构相同的一系列计算机。 CISC:即复杂指令系统计算机，其指令系统多达几百条。RISC：精简指令系统计算机。 指令格式：指令字用二进制代码表示的结构形式，由操作码字段和地址码字段组成。 指令字：机器指令的二进制代码序列。 指令字长度：一个指令字中包含二进制代码的位数。机器字长：计算机能直接处理的二进制数据的位数，它决定了计算机的运算精度。单字长指令：指令字字长度等于机器字长的指令。 等字长指令结构：在一个指令系统中，各种指令字 长度总是相等的。 RR型指令：访问寄存器的指令格式；SS型指令：访 问内存的指令格式；RS型指令：既访问寄存器 有访问内存的指令格式。 寻址方式：采用地址指定方式时，形成操作数或指 令地址的方式。寻址方式分为指令寻址方式（顺 序和跳跃寻址方式）和数据寻址方式。 一个完善的指令系统包括哪些类型的指令？ 数据处理、数据存储、数据传送、程序控制 四大类指令，具体有数据传送类、算术运算 类、逻辑运算类、程序控制类、程序运算类、 输入输出类、字符串类、系统控制类指令。 精简指令系统的特点：①选取使用频率最高的一些 简单指令，指令条数少；②指令长度固定，指 令格式种类少，寻址方式种类少；③只有取数/ 存数指令访问存储器，其余指令的操作都在寄 存器之间进行。 CPU的四项基本功能：①指令控制：程序的顺序控 制；②操作控制；③时间控制：对各种操作实 施时间上的定时；④数据加工：对数据进行算 术运算和逻辑运算处理。 CPU的基本组成部件及其功能：①控制器：由程序 计数器、指令寄存器、指令译码器、时序产生 器和操作控制器组成。功能：a从指令cache 中取出一条指令，并指出下一条指令在指令 cache中的位置；b对指令进行译码或测试，并 产生相应的操作控制信号，以便启动规定的动 作；c指挥并控制CPU、数据cache和输入/输 出设备之间数据流动的方向；②运算器：由算 术逻辑单元（ALU）、通用寄存器、数据缓冲寄 存器DR和状态条件寄存器PSW组成，是数据加 工处理部件。功能：a执行所有的算术运算；b 执行所有逻辑运算，并进行逻辑测试。 CPU周期（机器周期）：内存中读取一个指令字的最 短时间。 时钟周期：节拍脉冲或T周期，它是处理操作的最 基本单位。 指令周期：取出并执行一条指令的时间。 时序信号的作用和体制：计算机的协调动作需要时 间标志，而时间标志则是用时序信号来体现的。 体制：电位-脉冲制。 控制方式：同步、异步、联合控制方式。 微程序控制的基本思想：仿照通常的接替程序的方 法，把操作控制信号编成所谓的“微指令”存 放到一个只读存储器里，当机器运行时，一条 有一条的读出这些微指令，从而产生全机所需 要的各种操作控制信号，使相应的部件执行所 规定的操作。 微命令：控制部件通过控制线向执行部件发出的各 种控制指令。 微操作：执行部件接受微命令后所进行的各种操作。 相容（斥）性微操作：指（不能）在同一个CPU 周期内可以并行执行的微操作。 微指令：在机器的一个CPU周期中，一组实现一定 操作功能的微命令的组合。 微程序：一条机器指令的功能是许多条微指令组成 的序列来实现的，这个微指令序列通常叫做微 程序。 微指令周期：读出微指令的时间加上执行该微指令 的时间。 水平型微指令：一次能定义并执行多个微命令的微 指令。 垂直型微指令：微指令中设置微指令操作码字段采 用那个微操作码编译法，由微操作码规定微指 令的功能。 微程序指令控制器的组成：①控制存储器：用来存 放现实全部指令系统的微程序；②微指令寄存 器：用来存放由控制存储器读出的一条微指令 信息；③地址转移逻辑：承担自动完成修改微 地址的任务。 机器指令与微指令的关系：①一条机器指令所完成 的操作划分成若干条微指令来完成，由微指令 进行解释和执行；②从指令与微指令，程序与 微程序，地址与微地址的一一对应关系来看， 前者与内存储器有关，后者与控制存储器有关； ③每个CPU周期对应一条微指令。 总线：构成计算机系统的互联机构，多个系统功能 部件之间进行数据传送的公共通路。 内部总线：CPU内部连接各寄存器及运算部件之间的 总线。 系统总线：CPU同计算机系统的其他高速功能部件相 互连接的总线。 I/O总线：中、低速I/O设备之间相互连接的总线。 总线带宽：指总线本身所能达到的最高传输速率。 总线仲裁：为解决多个主设备同时竞争总线控制权 的问题，使用总线仲裁部件，以某种方式选择 其中一个主设备做总线下一次主方。 系统总线：CPU同计算机系统其他高速功能部件之间 互相连接的总线。 总线定时：指事件出现在总线上的时序关系。 总线的特性：物理、功能、电气、时间特性。 中断向量：当CPU相应中断时，由硬件直接产生一 个固定的地址，有向量地址指出每个中断源设 备写的中断服务入口。 DMA方式：一种在数据交换过程中完全有硬件（DMA 控制器）实现外设与内存直接交换数据的工作 方式。 单总线结构：容易扩展成多CPU系统；多总线结构： 体现了高、中、低速设备连接到不同的总线上 同时进行工作，以提高总线的效率和吞吐量， 而且处理器结构的变化不影响高速总线。 整个总线分成四个部分：数据传送总线、仲裁总线、 中断和同步总线、公用线。 简述串行和并行传送的特点，系统总线上的信息传 递采用什么方式？ 当信息采用串行传送时，只有一条传输线，且 采用脉冲传送。用并行方式传送二进制信息 时，对每个数据位都要一条传输线，系统总线 上的信息传送采用并行方式。 接口/适配器：实现高速CPU与低速外设之间工作速 度上的匹配和同步，并完成计算机和外设之间 的所有数据传送和控制。功能：控制、缓冲、 状态、转换、整理、程序中断。 仲裁策略：采用优先级或公平策略。 （集中式仲裁）链式查询方式特点：总线授权信号 BG串行地从一个I/O接口传送到下一个I/O接 口；链式查询是通过接口的优先级排队电路来 实现的。计数定时查询方式特点：可以方便地 改变优先次序，但需要以增加线数为代价。独 立请求方式：优点：响应时间快、对优先次序 的控制相当灵活。 总线一次信息传送过程分为哪几个阶段？为何要对 信息传递过程制定定时协议？在同步定时协议和异 步定时协议中，事件在总线上出现的时刻各是如何 确定的？ 分为五个阶段：请求总线，总线仲裁，寻址， 信息传送，状态返回。为了同步主方，从方的 操作必须制订定时协议。在同步协议中出现在总 线上的时刻由总线时钟信号来确定，在异步中， 后一事件出现在总线上的时刻取决于前一事件 的出现。 外设与计算机系统总线相连接为什么需要适配器？ 它保证了外设能用计算机系统特征所需要的 形式发送或接收信息，它使得外设与计算机系统 并行协调工作。 同步定时：协议中，事件出现在总线上的时刻由总 线时钟信号来确定，所以总线中包含时钟信号 线。特点：适用于总线长度较短、各功能模块 存取时间比较接近的情况，这是因为同步方式 对任何两个功能模块的通信都给予同样的时间 安排。 异步定时：协议中后一事件出现在总线上的时刻取 决于前一事件的出现，即建立在应答式或互锁 机制基础上。优点:总线周期长度可变，不把响 应时间强加到功能模块上，因而允许快速和慢 速的功能模块都能连接到同一总线上。但以增 加总线复杂性和成本为代价。