集成电路幅员设计报告
一．设计目的：
1.通过本次试验，生疏 L-edit 软件的特点并把握使用 L-edit 软件的流程和设计方法；
2.了解集成电路工艺的制作流程、简洁集成器件的工艺步骤、集成器件区域的层次关系，与此同时进一步了解集成电路幅员设计的λ准则以及各个图层的含义和设计规章；
3.把握数字电路的根本单元 CMOS 的幅员，并利用 CMOS 的幅员设计简洁的门电路，然后对其进展根本的 DRC 检查；
4.把握F = A • (B + C) 的掩模板设计与绘制。
二．设计原理：
1、幅员设计的目标：
幅员〔layout〕是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。幅员设计是创立工程制图〔网表〕的准确的物理描述过程，即定义各工艺层图形的外形、尺寸以及不同工艺层的相对位置的过程。其设计目标有以下三方面：
① 满足电路功能、性能指标、质量要求；
② 尽可能节约面积，以提高集成度，降低本钱；
③ 尽可能缩短连线，以削减简单度，缩短延时，改善可能性。
2、幅员设计的内容：
①布局：安排各个晶体管、根本单元、简单单元在芯片上的位置。
②布线：设计走线，实现管间、门间、单元间的互连。
③尺寸确定：确定晶体管尺寸〔W、L〕、互连尺寸〔连线宽度〕以及晶体管与互连之间的相对尺寸等。
④幅员编辑〔Layout Editor 〕:规定各个工艺层上图形的外形、尺寸和位置。
⑤布局布线〔Place and route 〕：给出幅员的整体规划和各图形间的连接。
⑥幅员检查〔Layout Check 〕：设计规章检验〔DRC,Design Rule Check〕、电气规章检查〔ERC,Electrical Rule Check〕、幅员与电路图全都性检验〔LVS,Layout Versus Schematic 〕。
三．设计规章〔DesignRul e〕：
设计规章是设计人员与工艺人员之间的接口与“协议”，幅员设计必需无条件的听从的准则，可以极大地避开由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。设计规章主要包括几何规章、电学规章以及走线规章。其中几何设计规章通常有两类：
① 微米准则：用微米表示幅员规章中诸如最小特征尺寸和最小允许间隔确实定尺寸。
② λ准则：用单一参数λ表示幅员规章，全部的几何尺寸都与λ成线性比例。
设计规章分类如下：
1.拓扑设计规章〔确定值〕：最小宽度、最小间距、最短露头、离周边最短距离。
2.λ设计规章〔相对值〕：最小宽度w=mλ、最小间距s=nλ、最短露头t=lλ、离周边最短距离d=hλ〔λ由 IC 制造厂供给，与具体的工艺类型有关，m、n、l、h 为比例因子，与图形类形有关〕。
①宽度规章〔width rule 〕：宽度指封闭几何图形的内边之间的距离。
② 间距规章〔Separation rule〕：间距指各几何图形外边界之间的距离。
同一工艺层的间距(spacing) 不同工艺层的间距(separation)
③ 交叠规章〔Overlap rule〕
交叠有两种形式：
（1）一几何图形内边界到另一图形的内边界长度〔intersect〕
（2）一几何图形外边界到另一图形的内边界长度〔enclosure〕
Intersect enclosure
④ 由于物理构造直接打算晶体管的跨导、寄生电容和电阻，以及用于特定功能的硅区，所以说物理幅员的设计与整个电路的性能〔面积、速度、功耗〕关系亲热。另一方面，规律门周密的幅员设计需要花费很多的时间与精力。这在依据严格的限制对电路的面积和性能进展优化时是格外需要的。但是，对大多数数字VLSI 电路的设计来说，自动幅员生成是更好的选择〔如用标准单元库，计算机关心布局布线〕。为推断物理标准和限制，VLSI 设计人员对物理掩膜幅员工艺必需有很好的了解。由于物理构造直接打算晶体管的跨导、寄生电容和电阻，以及用于特定功能的硅区，所以说物理幅员的设计与整个电路的性能〔面积、速度、功耗〕关系亲热。CMOS 规律门掩膜幅员的设计是
一个不断反复的过程。首先是电路布局〔实现预期的规律功能〕和晶体管尺寸初始化〔实现期望的性能标准〕。绘制出一个简洁的电路幅员，在图上显示出晶体管位置、管间的局部互连和接触孔的位置。
⑤ MOSIS幅员设计规章〔步骤举例〕：
有了适宜的幅员构造后，就可以依据幅员设计规章利用幅员编辑工具绘出掩膜层。这个过程可能需要屡次反复以符合全部的设计规章，但根本布局不应有太大的转变。进展 DRC〔设计规章检查〕之后，就在完成的幅员上进展电路参数提取来打算实际的晶体管尺寸，更重要的是确定每个节点的寄生电容。提取步骤完成后，提取工具会自动生成一个具体的 SPICE 输入文件。在就可以使用提取的网表通过 SPICE 仿真确定电路的实际性能，假设仿真出的电路性能〔如瞬态响应时间或功耗〕与期望值不相符，就必需对幅员进展修改并重复上面的过程。幅员修改主要是对晶体管尺寸中的宽长比进展修改。这是由于管子的宽长比打算器件的跨导和寄生源极和漏极电容。为了减小寄生效应，设计者也必需考虑对电路构造进展局部甚至全部的修改。
⑥ 掩膜幅员设计流程图:
四．设计内容：
1、设计一个 CMOS 反相器：
要求：承受 N 阱工艺完成 CMOS 反相器幅员的设计。
解析：
① P型MOS 管必需放在 n 阱区。
②PMOS的有源区、n 阱和n＋区的最小重叠区打算 n 阱的最小尺寸。
③n＋有源区同 n 阱间的最小间距打算了 nMOS 管和pMOS 管的距离。
④ 通常，将nMOS 管和 pMOS 管的多晶硅栅极对准，这样可以由最小长度的多晶硅线条组成栅极连线。在一般幅员中要避开消灭长的多晶硅连接的缘由在于多晶硅线条过高的寄生电阻和寄生电容会导致明显的 RC 延时。
⑤ 掩膜幅员的最终一步是在金属中形成输出节点 VDD 和 GND 接触孔间的局部互连。
⑥ 掩膜幅员中的金属线尺寸通常由金属最小宽度和最小金属间距〔同一层上的两条相邻线间〕打算。
⑦ 为了得到适宜的偏置，n 阱区必需也有一个 VDD 接触孔。
每当有源区被 nSelect 包围时就形成 n+
每当有源区被 pSelect 包围时就形成 p+
每当多晶穿越 n+区时就形成 nFET
每当多晶穿越 p+区时就形成 pFET
假设无接触孔〔有源区接触、多晶接触、通孔〕，n+、p+、多晶硅、各层金属即使相互穿插，也不会形成电连接
2、设计F = A • (B + C) ：
设计规章：多晶硅最小宽度为2λ
解析：设计步骤大体和 COMS 反相器差不多，只是过比 CMOS 反相器简单，需留意各层之间的连接关系。
五．幅员绘制结果：
1.CMOS 反相器的幅员设计结果
①有错误的幅员
②正确的幅员
2. F = A • (B + C) 的幅员设计结果：
①有错误的结果
②正确的幅员
六．幅员设计与绘制的体会总结：
通过这次 L-edit 软件的训练，我已经初步的把握了 L-edit 软件的根本操作方法，并能够独立的运用该软件设计幅员，敏捷的依据要求绘制幅员，我想这对我今后学习或者工作大有裨益，今后，我要更多的运用该软件，到达娴熟把握的目的，在我们熬炼动手力量的同时，学到更多的有关专业学问。
这次幅员设计我做的是 CMOS 反相器和F = A • (B + C) 的设计。在我做集成电路幅员设计过程中的困难之一是分不清楚集成器件的工艺层次构造。第一次使用 L-edit 软件设计幅员设计的过程中，对于工艺局部的尺寸调整这个环节是个相当繁琐的工作。不过在后来的摸索中我生疏使用了 Bottom left corner and dimensions的调整规章，便利了我后来的幅员设计与调整。
在做集成电路幅员设计的过程中，我觉得这样做可以提高幅员制作效率。再设计出电路的前提下，生疏设计规章后，在编辑界面上先依据设计规章或许绘制出幅员构造，进展 DRC 仿真后再依次改正错误。调整各局部尺寸的过程中 show box coordinates 项选择 Bottom left corner and dimensions，我觉得这个调整相比照较便利。
尽管在集成电路幅员设计的过程中遇到了很多问题，但是通过这次集成电路幅员设计让我再次生疏到英语以及自我学习力量的重要性。
集成电路幅员设计报告 一．设计目的： 1.通过本次试验，生疏 L-edit 软件的特点并把握使用 L-edit 软件的流程和设计方法； 2.了解集成电路工艺的制作流程、简洁集成器件的工艺步骤、集成器件区域的层次关系，与此同时进一步了解集成电路幅员设计的λ准则以及各个图层的含义和设计规章； 3.把握数字电路的根本单元 CMOS 的幅员，并利用 CMOS 的幅员设计简洁的门电路，然后对其进展根本的 DRC 检查； 4.把握F = A • (B + C) 的掩模板设计与绘制。 二．设计原理： 1、幅员设计的目标： 幅员〔layout〕是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。幅员设计是创立工程制图〔网表〕的准确的物理描述过程，即定义各工艺层图形的外形、尺寸以及不同工艺层的相对位置的过程。其设计目标有以下三方面： ① 满足电路功能、性能指标、质量要求； ② 尽可能节约面积，以提高集成度，降低本钱； ③ 尽可能缩短连线，以削减简单度，缩短延时，改善可能性。 2、幅员设计的内容： ①布局：安排各个晶体管、根本单元、简单单元在芯片上的位置。
②布线：设计走线，实现管间、门间、单元间的互连。 ③尺寸确定：确定晶体管尺寸〔W、L〕、互连尺寸〔连线宽度〕以及晶体管与互连之间的相对尺寸等。 ④幅员编辑〔Layout Editor 〕:规定各个工艺层上图形的外形、尺寸和位置。 ⑤布局布线〔Place and route 〕：给出幅员的整体规划和各图形间的连接。 ⑥幅员检查〔Layout Check 〕：设计规章检验〔DRC,Design Rule Check〕、电气规章检查〔ERC,Electrical Rule Check〕、幅员与电路图全都性检验〔LVS,Layout Versus Schematic 〕。 三．设计规章〔DesignRul e〕： 设计规章是设计人员与工艺人员之间的接口与“协议”，幅员设计必需无条件的听从的准则，可以极大地避开由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。设计规章主要包括几何规章、电学规章以及走线规章。其中几何设计规章通常有两类： ① 微米准则：用微米表示幅员规章中诸如最小特征尺寸和最小允许间隔确实定尺寸。 ② λ准则：用单一参数λ表示幅员规章，全部的几何尺寸都与λ成线性比例。 设计规章分类如下： 1.拓扑设计规章〔确定值〕：最小宽度、最小间距、最短露头、离周边最短距离。 2.λ设计规章〔相对值〕：最小宽度w=mλ、最小间距s=nλ、最短露头t=lλ、离周边最短距离d=hλ〔λ由 IC 制造厂供给，与具体的工艺类型有关，m、n、l、h 为比例因子，与图形类形有关〕。 ①宽度规章〔width rule 〕：宽度指封闭几何图形的内边之间的距离。
西安邮电大学 集成电路版图设计 实验报告 学号：XXX 姓名：XX 班级：微电子XX 日期：20XX
目录 实验一、反相器电路的版图验证 1)反相器电路 2)反相器电路前仿真 3)反相器电路版图说明 4)反相器电路版图DRC验证 5)反相器电路版图LVS验证 6)反相器电路版图提取寄生参数 7)反相器电路版图后仿真 8)小结 实验二、电阻负载共源放大器版图验证 9)电阻负载共源放大器电路 10)电阻负载共源放大器电路前仿真 11)电阻负载共源放大器电路版图说明 12)电阻负载共源放大器电路版图DRC验证 13)电阻负载共源放大器电路版图LVS验证 14)电阻负载共源放大器电路版图提取寄生参数 15)电阻负载共源放大器电路版图后仿真 16)小结
实验一、反相器电路的版图验证 1、反相器电路 反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。 图1 反相器原理图 2、反相器电路前仿真 通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图 反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。 图3 前仿真结果 3、反相器电路版图说明 打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。 使用金属M1层分别将两MOS管的栅端、漏端相连，两个MOS管
集成电路版图设计 班级12级微电子姓名陈仁浩学号2012221105240013 摘要：介绍了集成电路版图设计的各个环节及设计过程中需注意的问题，然后将IC版图设计与PCB版图设计进行对比，分析两者的差异。最后介绍了集成电路版图设计师这一职业，加深对该行业的认识。 关键词: 集成电路版图设计 引言: 集成电路版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。近年来迅速发展的计算机、通信、嵌入式或便携式设备中集成电路的高性能低功耗运行都离不开集成电路掩模版图的精心设计。一个优秀的掩模版图设计者对于开发超性能的集成电路是极其关键的。 一、集成电路版图设计的过程 集成电路设计的流程：系统设计、逻辑设计、电路设计（包括：布局布线验证）、版图设计版图后仿真（加上寄生负载后检查设计是否能够正常工作）。集成电路版图设计是集成电路从电路拓扑到电路芯片的一个重要的设计过程，它需要设计者具有电路及电子元件的工作原理与工艺制造方面的基础知识，还需要设计者熟练运用绘图软件对电路进行合理的布局规划，设计出最大程度体现高性能、低功耗、低成本、能实际可靠工作的芯片版图。集成电路版图设计包括数字电路、模拟电路、标准单元、高频电路、双极型和射频集成电路等的版图设计。具体的过程为： 1、画版图之前，应与IC 工程师建立良好沟通在画版图之前，应该向电路设计者了解PAD 摆放的顺序及位置，了解版图的最终面积是多少。在电路当中，哪些功能块之间要放在比较近的位置。哪些器件需要良好的匹配。了解该芯片的电源线和地线一共有几组，每组之间各自是如何分布在版图上的？ IC 工程师要求的工作进度与自己预估的进度有哪些出入？ 2、全局设计：这个布局图应该和功能框图或电路图大体一致,然后根据模块的面积大小进行调整。布局设计的另一个重要的任务是焊盘的布局。焊盘的安排要便于内部信号的连接，要尽量节省芯片面积以减少制作成本。焊盘的布局还应该便于测试，特别是晶上测试。 3、分层设计：按照电路功能划分整个电路，对每个功能块进行再划分，每一个模块对应一个单元。从最小模块开始到完成整个电路的版图设计，设计者需要建立多个单元。这一步就是自上向下的设计。 4、版图的检查： （1）Design Rules Checker 运行DRC，DRC 有识别能力，能够进行复杂的识别工作，在生成最终送交的图形之前进行检查。程序就按照规则检查文件运行，发现错误时，会在错误的地方做出标记，并且做出解释。
福州大学物信学院 《集成电路版图设计》 实验报告 姓名：席高照 学号： 111000833 系别：物理与信息工程 专业：微电子学 年级： 2010 指导老师：江浩
一、实验目的 1.掌握版图设计的基本理论。 2.掌握版图设计的常用技巧。 3.掌握定制集成电路的设计方法和流程。 4.熟悉Cadence Virtuoso Layout Edit软件的应用 5.学会用Cadence软件设计版图、版图的验证以及后仿真 6.熟悉Cadence软件和版图设计流程，减少版图设计过程中出现的错误。 二、实验要求 1.根据所提供的反相器电路和CMOS放大器的电路依据版图设计的规则绘制电路的版图，同时注意CMOS查分放大器电路的对称性以及电流密度（通过该电路的电流可能会达到5mA） 2.所设计的版图要通过DRC、LVS检测 三、有关于版图设计的基础知识 首先，设计版图的基础便是电路的基本原理，以及电路的工作特性，硅加工工艺的基础、以及通用版图的设计流程，之后要根据不同的工艺对应不同的设计规则，一般来说通用的版图设计流程为①制定版图规划记住要制定可能会被遗忘的特殊要求清单②设计实现考虑特殊要求及如何布线创建组元并对其进行布局③版图验证执行基于计算机的检查和目视检查，进行校正工作④最终步骤工程核查以及版图核查版图参数提取与后仿真 完成这些之后需要特别注意的是寄生参数噪声以及布局等的影响，具体是电路而定，在下面的实验步骤中会体现到这一点。 四、实验步骤 I.反相器部分： 反相器原理图：
平，当输入低电平时，PMOS导通，输出高电平。 注意事项： （1）画成插齿形状，增大了宽长比，可以提高电路速度 （2）尽可能使版图面积最小。面积越小，速度越高，功耗越小。 （3）尽可能减少寄生电容和寄生电阻。尽可能增加接触孔的数目可以减小接触电阻。 （4）尽可能减少串扰，电荷分享。做好信号隔离。 反相器的版图： 原理图电路设计：
《集成电路设计》课程设计实验报告 （版图设计部分） 课程设计题目： CMOS结构同或门 所在专业班级：电子科 作者姓名： 作者学号： 指导老师：
目录 （一）概述 2 （二）设计要求 2（三）设计准备 3（四）操作步骤 4（五）有关说明 7（六）心得体会 8
（一）概述 集成电路是一种微型电子器件或部件。它是采用一定的工艺，把一个电路中所需的晶体管等有源器件和电阻、电容等无源器件及布线互连在一起，制作在一小块半导体晶片上，封装在一个管壳内，执行特定电路或系统功能的微型结构；这样，整个电路的体积大大缩小，且引出线和接点的数目也可控制、大为减少，从而使电子元件向着微小型化、低功耗和高可靠性方面迈进一大步。目前，集成电路经历了小规模集成、中规模集成、大规模集成和超大规模集成。单个芯片上已经可以制作包含臣大数量晶体管的、完整的数字系统。 在整个集成电路设计过程中，版图设计是其中重要的一环。它是把每个原件的电路表示转换成集合表示，同时，元件间连接的线也被转换成几何连线图形。对于复杂的版图设计，一般把版图设计划分成若干个子版图进行设计，对每个子版图进行合理的规划和布图，子版图之间进行优化连线、合理布局，使其大小和功能都符合要求。 版图设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。在版图设计过程中，要进行定期的检查，避免错误的积累而导致难以修改。 （二）设计要求 设计一个CMOS结构同或门的版图，并作DRC验证。 1．用两输入的异或门和一个非门构建。 2．异或门和非门都用CMOS结构实现。
集成电路设计综合实验报告 班级：微电子学1201班 姓名： 学号： 日期：2016年元月13日
一.实验目的 1、培养从版图提取电路的能力 2、学习版图设计的方法和技巧 3、复习和巩固基本的数字单元电路设计 4、学习并掌握集成电路设计流程 二.实验内容 1. 反向提取给定电路模块（如下图所示），要求画出电路原理图，分析出其所完成的逻 辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。 2. 设计一个CMOS结构的二选一选择器。 （1）根据二选一选择器功能，分析其逻辑关系。 （2）根据其逻辑关系，构建CMOS结构的电路图。 （3）利用EDA工具画出其相应版图。 （4）利用几何设计规则文件进行在线DRC验证并修改版图。 三.实验原理 1. 反向提取给定电路模块 方法一:直接将版图整体提取（如下图）。其缺点：过程繁杂,所提取的电路不够直观,不易
很快分析出其电路原理及实现功能。 直接提取的整体电路结构图 方法二：将版图作模块化提取，所提取的各个模块再生成symbol，最后将symbol按版图连接方式组合成完整电路结构（如下图）。其优点：使电路结构更简洁 直观、结构严谨、层次清晰，更易于分析其原理及所实现的功能。 CMOS反相器模块CMOS反相器的symbol CMOS传输门模块 CMOS传输门的symbol
CMOS三态门模块 CMOS三态门的symbol CMOS与非门模块 CMOS与非门的symbol 各模块symbol按版图连接方式组合而成的整体电路 经分析可知，其为一个带使能端的D锁存器，逻辑功能如下:
①当A=1，CP=0时，Q=D，Q—=D—； ②当A=1，CP=1时，Q、Q—保持； ③当A=0，Q=0，Q—=1。 2.CMOS结构的二选一选择器 二选一选择器（mux2）的电路如图所示，它的逻辑功能是： ①当sel=1时，选择输入A通过，Y=A； ②当sel=0时，选择输入B通过，Y=B。 二选一选择器（mux2）由三个与非门（nand）和一个反相器（inv）构成(利用实验1 的与非门和反相器symbol即可)。 CMOS结构的二选一选择器整体电路 按照层次化设计方法，mux2的版图层次如下图所示，有底层的PMOS管和NMOS管组成高一级的与非门和反相器，加上布局mux2的连接线，在组成顶级的mux2版图。 四.实验步骤 1.反向提取给定电路模块
《集成电路版图设计》 课内实验 学院：信息学院 专业班级： 学号： 学生姓名： 指导教师：
模拟集成电路版图设计 集成电路版图是电路系统与集成电路工艺之间的中间环节，是一个不可少的重要环节。通过集成电路的版图设计，可以将立体的电路系统变为一个二维的平面图形，再经过工艺加工还原于基于硅材料的立体结构。因此，版图设计是一个上承的电路系统，下接集成电路芯片制造的中间桥梁，其重要性可见一斑。但是，集成电路版图设计是一个令设计者感到困惑的一个环节，我们常常感到版图设计似乎没有什么规矩，设计的经验性往往掩盖了设计的科学性，即使是许多多年版设计经验的人有时候也说不清楚为何要这样或者那样设计。在此，集成电路版图设计是一门技术，它需要设计者具有电路系统原理与工艺制造方面的基础知识。但它更需要设计者的创造性，空间想象力和耐性，需要设计者长期工作的经验和知识的积累，需要设计者对日异月新的集成电路发展密切关注和探索。一个优秀的版图设计者对于开发超性能的集成电路是极其关键的。在版图的设计和学习中，我们一直会面临 匹配技术 降低寄生参数技术 熟悉电路作用（功能，频率） 电流密度的计算（大电流和小电流的电流路径以及电流流向） 等这些基本，它们也是最重要的问题。 版图的设计，从半导体制造工艺，到最后的后模拟过程都是非常关键
的，里面所涉及的规则有1500——2000条，一些基本问题的解决方法和设计的调理化都将在下面提及。 模拟集成电路版图设计流程： 阅读研究报告 理解电路原理图 了解电路的作用 熟悉电流路径晶大小 知道匹配器件 明白电路中寄生，匹配，噪声的产生及解决方案 对版图模块进行平面布局 对整个版图进行平面布局 熟练运用cadence软件进行版图绘制 Esd的保护设计 进行drc与lvs检查 整理整个过程中的信息时刻做记录 注意在设计过程中的交流
DC-DC 变换器中误差放大器AMP 模块版图设计 1 DC —DC 变换器中误差放大器AMP 模块电路 误差放大器是整个变换器电路的核心，从原理上说，误差放大电路内部实质上是一个具有高放大倍数的多级直接耦合放大电路。误差放大器的电路结构如下： V I N R40 V1 DC = 3V R5 误差放大器的原理图如下： L = 2u 版图是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸，电阻电容大小等器件相关的物理信息数据。版图设计是创造工程制图（网表）的精确的物理
描述过程，即定义各工艺层图形的形状，尺寸以及不同工艺层的相对位置的过程。其设计目标有以下三方面： 1. 满足电路功能，性能指标，质量要求； 2. 尽可能节省面积，以提高集成度，降低成本； 3. 尽可能缩短连线，以减少复杂度，缩短延时，改善可能性。 下面是我对误差放大器AMP模块版图设计及仿真的过程。 2DC—DC变换器中误差放大器AMP模块版图设计及仿真 ２.１版图设计的前仿真 ２.１.１替换及其他基本设置 此次版图所用工艺为MOSIS/ORBIT 1.2u SCNA。（设置替换路径为： C:\program files\Tanner EDA\Tanner Tools v13.1\L-Edit and LVS\Tech\Mosis\morbn12）
替换设置后，将设置-设计-technology下的technology to micro map 改为： 1 Lambda= microns。
２.１.２版图的基本绘制 下面为常用的CMOS工艺版图与工艺的关系： （1）N阱：做N阱的封闭图形处，窗口注入形成P管的衬底 （2）．有源区：做晶体管的区域（G,D,S,B区），封闭图形处是氮化硅掩蔽层，该处不会长场氧化层 （3）．多晶硅：做硅栅和多晶硅连线。封闭图形处，保留多晶硅。 （4）．有源区注入：P+,N+区。做源漏及阱或衬底连接区的注入 （5）．接触孔：多晶硅，扩散区和金属线1接触端子。 （6）．金属线1：做金属连线，封闭图形处保留铝 （7）．通孔：两层金属连线之间连接的端子
集成电路版图设计实验心得 实验心得，总结：集成电路版图设计是由基本门电路搭建组合而成的大型复杂电路，如果对其中的关键参数不了解就无法进行相应的设计，更别说自己能够将它做好。因此，我们有必要掌握集成电路设计的相关知识与技术，熟悉相关工具软件，学会使用电子技术手段和方法来完成芯片功能设计、版图绘制以及相关的技术文档编写等。下面介绍下此次课程实验的主要内容：一、简单的 CMOS 逻辑模块设计1. CMOS 器件及工作原理二极管：当没有加上反向偏压时，为导通状态，正向导通；在加上反向偏压后，反向阻断，变为截止状态，且耗尽所有能量；当两端都接上负载时，电流经过负载电阻降为0，同时功耗降到最小。二极管有如下特性:(1)结电容，很小（约10^-9法拉，正常情况下为0.7左右）。（2）特性曲线是一条垂直于管子轴线的一条曲线。在静态工作点附近，当二极管加上反向电压后,它可以看成一个一端开路另外一端短路的普通二极管;在整个工作区内它几乎处于完全饱和状态,其电流随着电压增大而迅速增大; 实验心得，总结：集成电路版图设计是由基本门电路搭建组合而成的大型复杂电路，如果对其中的关键参数不了解就无法进行相应的设计，更别说自己能够将它做好。因此，我们有必要掌握集成电路设计的相关知识与技术，熟悉相关工具软件，学会使用电子技术手段和方法来完成芯片功能设计、版图绘制以及相关的技术文档编写等。下面介绍下此次课程实验的主要内容：一、简单的 CMOS 逻辑模块设计1. CMOS 器件及工作原理二极管：当没有加上反向偏压时，为导通状
态，正向导通；在加上反向偏压后，反向阻断，变为截止状态，且耗尽所有能量；当两端都接上负载时，电流经过负载电阻降为0，同时功耗降到最小。二极管有如下特性:(1)结电容，很小（约10^-9法拉，正常情况下为0.7左右）。（2）特性曲线是一条垂直于管子轴线的一条曲线。在静态工作点附近，当二极管加上反向电压后,它可以看成一个一端开路另外一端短路的普通二极管;在整个工作区内它几乎处于完全饱和状态,其电流随着电压增大而迅速增大;当电压减小到某 一值后，电流突然减少，并且这个电流的值为管子特性曲线的斜率，但仍保持原来的电流值不变，在管子轴线上电流不再是一条直线，管子的阻抗发生了翻转，导致其电流迅速下降。因此称之为“雪崩”效应。
集成电路版图设计实验报告 班级：微电1302班 学号：1306090203 姓名：李粒 完成日期：2015年1月7日
一、实验目的 使用EDA工具cadence schematic editor,并进行电路设计与分析，为将来进行课程设计、毕业设计做准备，也为以后从事集成电路设计行业打下基础。 二、实验内容 学习使用EDA工具cadence schematic editor，并进行CMOS反相器、与非门电路的设计与分析，切对反相器和与非门进行版图设计并进行DRC验证。 三、实验步骤 （一）、cadence schematic editor的使用 1、在terminal窗口→cd work//work指自己工作的目录 →icfb& 2、出现CIW窗口，点击在CIW视窗上面的工具列Tools→Library Manager 3、建立新的Library ①点击LM视窗上面的工具列File→New→Library ②产生New Library窗口（在name栏填上Library名称，点击OK） ③建立以0.6um.tf为technology file的new library“hwl” 4、建立Cell view 点击LW视窗的File→New→Cell view,按Ok之后，即可建立schematic View点击schematic视窗上面的指令集Add→Instance,出现Add Instance窗，再点击Add Instance视窗Browser，选择analoglib中常 用元件 ①选完所选元件后，利用narrow wire将线路连接起来。 ②加pin.给pin name且要指示input output inout，若有做layout层的话， 要表示相同。 ③点击nmos→q,标明model name，width，length同理for pmos. ④最后Design→check and save .若有error则schematic View有闪动。此 时可用check→find maker 来看error的原因。 （二）、由schematic产生symbol（以反相器为例） 1、打开schematic View 2、点击schematic视窗上面指令集的Design→create cellview→from cellview。（填上库名、单元名、以及PIN名） 3、点击@https://www.doczj.com/doc/0719500552.html,，按q 键出现属性窗口，把@https://www.doczj.com/doc/0719500552.html,根据电路的特性 改成相应的名字
北京工业大学集成电路板图设计报告 姓名：张靖维 学号：12023224 2015年6 月1日
目录 目录 (1) 1 绪论 (2) 1.1 介绍 (2) 1.1.1 集成电路的发展现状 (2) 1.1.2 集成电路设计流程及数字集成电路设计流程 (2) 1.1.3 CAD发展现状 (3) 2 电路设计 (4) 2.1 运算放大器电路 (4) 2.1.1 工作原理 (4) 2.1.2 电路设计 (4) 2.2 D触发器电路 (12) 2.2.1 反相器 (12) 2.2.2 传输门 (12) 2.2.3 与非门 (13) 2.2.4 D触发器 (14) 3 版图设计 (15) 3.1 运算放大器 (15) 3.1.1 运算放大器版图设计 (15) 3.2 D触发器 (16) 3.2.1 反相器 (16) 3.2.2 传输门 (17) 3.2.3 与非门 (17) 3.2.4 D触发器 (18) 4 总结与体会 (19)
1 绪论 随着晶体管的出现，集成电路随之产生，并极大地降低了电路的尺寸和成本。而由于追求集成度的提高，渐渐设计者不得不利用CAD工具设计集成电路的版图，这样大大提高了工作效率。在此单元中，我将介绍集成电路及CAD发展现状，本次课设所用EDA工具的简介以及集成电路设计流程等相关内容。 1.1 介绍 1.1.1集成电路的发展现状 2014年，在国家一系列政策密集出台的环境下，在国内市场强劲需求的推动下，我国集成电路产业整体保持平稳较快增长，开始迎来发展的加速期。随着产业投入加大、技术突破与规模积累，在可以预见的未来，集成电路产业将成为支撑自主可控信息产业的核心力量，成为推动两化深度融合的重要基础。、 1.1.2集成电路设计流程及数字集成电路设计流程 集成电路设计的流程一般先要进行软硬件划分，将设计基本分为两部分：芯片硬件设计和软件协同设计。芯片硬件设计包括：功能设计阶段，设计描述和行为级验证，逻辑综合，门级验证（Gate-Level Netlist Verification），布局和布线。模拟集成电路设计的一般过程：电路设计，依据电路功能完成电路的设计；.前仿真，电路功能的仿真，包括功耗，电流，电压，温度，压摆幅，输入输出特性等参数的仿真；版图设计（Layout），依据所设计的电路画版图；后仿真，对所画的版图进行仿真，并与前仿真比较，若达不到要求需修改或重新设计版图；后
集成电路版图培训实验 报告 文件编码（008-TTIG-UTITD-GKBTT-PUUTI-WYTUI-8256）
淮海工学院 电子工程学院 实习报告书 实习名称：专业实习 实习地点：苏州集成电路设计中心 实习时间：— 专业名称：电子科学与技术 班级：电科121 姓名：郝秀 学号：
1 引言 大学生专业实习是大学学习阶段在完成一定的课程后所要进行的非常重要的一个实践环节，实习是每一个合格的大学生必须拥有的一段，它使我们在实践中增强专业意识和实践意识。这次专业实习学校安排我们到苏州国际科技园进行为期五天的实习，在实习期间，我们得到了实习公司的大力支持，更有相关培训老师的的悉心培训指导，通过实习使我们对自己未来工作方向有了更清晰认识，为我们以后进一步走向社会打下坚实的基础。 2 实习目的 专业实习是电子科学与技术专业安排在校外进行的实践性教学环节，也是在专业基础课、专业课等基本学完之后的又一次实践性教学。其目的让学生了解实际的集成电路芯片的设计、版图绘制和检测等过程。把学过的理论知识与实际有机结合起来，为后续专业课的学习以及以后走向工作岗位打下一定的基础。 3 实习目标 (1)熟悉集成电路版图设计、集成电路测试技术、半导体器件识别等。 (2)熟悉集成电子产品制造技术，了解集成电子产品生产装配工艺和过程，生产安全操作规范。熟悉集成电子产品检测，集成电子产品的调试。 (3)通过行业报告、参观展厅、参观封装厂等了解集成电路行业。CMOS电路设计。学会行业软件使用：Linux基本操作及实践练习、EDA工具培训与练习、物理版图设计的基础概念。 (4)学习现场工作人员的优秀品质和敬业精神，培养正确的劳动观念和独立工作能力。 4 实习内容 （1）集成电路行业报告、实训课（测试、版图、行业软件使用）、参观展厅、参观工厂（芯片封装厂）。 （2）基础理论：集成电路行业介绍、CMOS电路设计、半导体物理。工具使用：Linux基本操作及实践练习、EDA工具培训与练习、物理版图
实验38 模拟集成电路的版图设计 模拟集成电路设计是现代集成电路设计的重要组成部分。模拟集成电路的版图设计是模拟集成电路设计环节中的重要关键环节。模拟集成电路版图设计的优劣直接影响着整个集成电路的性能和设计的成败。 本实验要求学生在系统地学习了《半导体物理》、《场效应器件物理》、《模拟集成电路设计》和《集成电路制造技术》等专业知识的基础上，使用Tanner公司设计开发的集成电路版图设计工具Ledit软件，独立完成CMOS模拟集成电路单元的版图设计和布局工作，提高模拟集成电路版图设计和布局能力，强化对模拟集成电路制造技术的理解和知识运用能力，培养学生初步的模拟集成电路版图设计能力。 一、实验原理 1. 模拟集成电路版图中的器件与设计规则 在模拟集成电路中，主要器件有NMOS、PMOS、NPN和PNP晶体管，二极管、电阻和电容等。这些器件在Ledit软件中，实现的方法存在较大差异，但都是遵循器件的定义实现的。器件的定义存储在以.ext为后缀的器件萃取文件中。 在Ledit软件环境下，P型衬底N阱CMOS 2P2M工艺下(两层多晶两层金属)，模拟集成电路版图中器件的设计规则，除去与数字集成电路版图设计中通用的规则外，主要还有：NPN、PNP晶体管设计规则、电容设计规则和电阻设计规则等，表38.1中摘录了这些规则中的部分内容。使用这些设计规则可以实现NPN、PNP、MOS电容和电阻等器件版图。 =1.0μm部分设计规则 表38.1 P型衬底N阱CMOS工艺下， 182
在绘制模拟集成电路版图时，所绘制的各种基本图形尺寸不能小于这些设计规则要求的尺寸，否则将导致设计规则错误。在Ledit软件环境下，完成设计规则检查的功能称为设计规则检查（Design Rule Check，DRC）。在集成电路版图绘制过程中，需要经常性地使用DRC功能来检查版图是否存在错误，这样做可以避免同时有太多违反设计规则的错误产生，决定着版图的完成效率和完成质量。版图的设计规则是最小尺寸要求，将基本图形的尺寸有意绘制大些，DRC 检查不认为是一种设计规则错误，但在整个集成电路中将造成芯片面积的浪费，所以在布局基本图形时，充分考虑器件必要的几何尺寸的同时，应使用尽量小的基本图形尺寸。 2. 模拟集成电路版图图层定义 在Ledit软件环境中，P型衬底N阱CMOS 2P2M工艺条件下，模拟集成电路版图中除去与数字部分定义相同的基本层外，主要还定义有：一层多晶硅电阻识别标记（Poly Resistor ID）、二层多晶硅电阻识别标记（Poly2 Resistor ID）、N 型扩散电阻识别标记（N Diff Resistor ID）、P型扩散电阻识别标记（P Diff Resistor ID）、P型基区电阻识别标记（P Base Resistor ID）和N阱电阻识别标记（N Well Resistor ID）等电阻类基本层；一层多晶硅与二层多晶硅电容识别标记（Poly12 Capacitor ID）、NMOS电容识别标记（NMOS Capacitor ID）和PMOS电容识别标记（PMOS Capacitor ID）等电容类基本层；NPN晶体管识别标记（NPN ID）、P型基区识别标记（P Base）、横向PNP晶体管识别标记（LPNP ID）、横向PNP 晶体管发射极识别标记（LPNP Emitter ID）和二极管识别标记（DIODE ID）等有源器件类基本层。所有识别标记都是电路萃取标记。 使用上述模拟集成电路版图的基本层定义，可以用来制作MOS晶体管、双极晶体管、二极管、电阻和电容等器件。集成电路版图中的基本层就是相关工艺的光刻掩模。图38.1给出了NMOS、PMOS晶体管的纵向剖面结构。图中有源区的不同，充分地说明了N型和P型选择区是重要的有源区掺杂类型识别标记。图中是采用多支晶体管并联结构实现的较大宽长比晶体管。 图38.1 NMOS、PMOS晶体管的纵向剖面结构 图38.2绘出了NPN、PNP晶体管的纵向剖面结构。左侧NPN晶体管存在P 型基区，右侧PNP晶体管中没有类似结构，这正是纵向NPN晶体管与横向PNP 晶体管的一个重要差别。在CMOS工艺条件下，可以同时实现纵向NPN晶体管 183
淮海工学院 电子工程学院实习报告书实习名称：专业实习 实习地点：苏州集成电路设计中心 实习时间：2015.7.5—2015.7.11 专业名称：电子科学与技术 班级：电科121 姓名：郝秀 学号： 2012120923
1 引言 大学生专业实习是大学学习阶段在完成一定的课程后所要进行的非常重要 的一个实践环节，实习是每一个合格的大学生必须拥有的一段经历，它使我们在实践中增强专业意识和实践意识。这次专业实习学校安排我们到苏州国际科技园进行为期五天的实习，在实习期间，我们得到了实习公司的大力支持，更有相关培训老师的的悉心培训指导，通过实习使我们对自己未来工作方向有了更清晰认识，为我们以后进一步走向社会打下坚实的基础。 2 实习目的 专业实习是电子科学与技术专业安排在校外进行的实践性教学环节，也是在专业基础课、专业课等基本学完之后的又一次实践性教学。其目的让学生了解实际的集成电路芯片的设计、版图绘制和检测等过程。把学过的理论知识与实际有机结合起来，为后续专业课的学习以及以后走向工作岗位打下一定的基础。 3 实习目标 (1)熟悉集成电路版图设计、集成电路测试技术、半导体器件识别等。 (2)熟悉集成电子产品制造技术，了解集成电子产品生产装配工艺和过程，生产安全操作规范。熟悉集成电子产品检测，集成电子产品的调试。 (3)通过行业报告、参观展厅、参观封装厂等了解集成电路行业。CMOS电路设计。学会行业软件使用：Linux基本操作及实践练习、EDA工具培训与练习、物理版图设计的基础概念。 (4)学习现场工作人员的优秀品质和敬业精神，培养正确的劳动观念和独立工作能力。 4 实习内容 （1）集成电路行业报告、实训课（测试、版图、行业软件使用）、参观展厅、参观工厂（芯片封装厂）。 （2）基础理论：集成电路行业介绍、CMOS电路设计、半导体物理。工具使用：Linux基本操作及实践练习、EDA工具培训与练习、物理版图设计的基础概念。标准单元实践：STDCELL练习项目实践：MACROCELL练习、综合练习PLL、后端数据处理。 （3）基础知识：数字信号的测试技术、V93K的硬件介绍、基于V93K的软件介绍及测试程序的建立。测试编程与离线调试：V93K的在线测试系统、V93K 的离线工作环境。
集成电路版图设计中的失配问题研究 1. 引言 1.1 研究背景 集成电路版图设计中的失配问题一直是工程师们在设计过程中需要面对的一个重要问题。失配问题指的是电路中器件参数、温度、工艺变化等因素引起的性能不一致现象，可能导致电路性能不稳定甚至故障。由于集成电路设计的复杂性和器件集成度越来越高，失配问题也变得越来越严重。 研究背景：随着微纳米器件逐渐普及，失配问题已成为影响集成电路性能的主要因素之一。传统的失配问题会导致电路性能偏差，甚至在极端情况下可能导致电路失效。对失配问题的研究和解决显得尤为重要。随着工艺的不断推进，新型失配问题也不断涌现，需要不断探索新的解决方案。 通过对失配问题的深入研究，可以帮助工程师们更好地理解器件性能变化规律，提高集成电路的可靠性和性能。本文将对集成电路版图设计中的失配问题进行系统地探讨，从失配问题的概述、影响因素分析、常见解决方案等多个方面展开研究，以期为工程师们在实际设计中提供一定的参考和帮助。 1.2 研究意义
集成电路版图设计中的失配问题研究具有重要的研究意义。失配 问题是影响集成电路性能和可靠性的重要因素之一，对集成电路的稳 定性和性能影响巨大。通过深入研究失配问题，能够帮助设计工程师 更好地理解和解决集成电路设计中的失配问题，提高集成电路的性能 和可靠性，满足市场需求。 失配问题的研究有助于提高集成电路设计的效率和准确性。通过 对失配问题进行深入分析，可以找出失配问题的影响因素，研究常见 的失配问题解决方案，进而指导设计工程师在集成电路设计过程中更 好地应对失配问题，提高设计效率，降低设计成本。 失配问题的研究对于促进集成电路行业的发展和创新具有重要意义。随着集成电路技术的不断发展，失配问题也在不断凸显出来，对 于解决失配问题，推动集成电路技术的进步具有重要的现实意义。开 展集成电路版图设计中失配问题的研究，对于促进集成电路行业的创 新和发展具有积极的意义。 2. 正文 2.1 失配问题概述 失配问题是集成电路设计中一个非常重要的问题，它通常指的是 器件参数的偏离或不一致性导致的性能差异。在集成电路中，由于工 艺制造过程的无法完全精确控制，不同的器件可能会存在微小的偏差，这些偏差在长时间使用或者在特定工作条件下可能会产生明显的影响，从而影响整个电路的性能表现。
（实习报告）集成电路版图设计的实习报告关于在深圳菲特数码技术有限公司成都分 公司从事集成电路版图设计的实习报告一、实习单位及岗位简介 (一)实习单位的简介 深圳菲特数码技术有限公司成立于2005年1月，总部位于深圳高新技术产业园。深圳市菲特数码技术有限公司成都分公司于2007年10月在成都设立研发中心,位于青羊工业集中发展区B区12栋2楼。菲特数码技术有限公司员工总人数已超过50人，其中本科以上学历占90%。菲特公司拥有一支集嵌入式系统、软件技术、集成电路设计于一体的综合研发团队，其核心人员均是来自各个领域的资深专家，拥有多年成功研发经验，已在手持多媒体，车载音响系统，视频监控等多个领域有所斩获。菲特公司以自有芯片技术为核心原动力，开展自我创新能力，并于2006年申请两项技术专利，且获得国家对自主创新型中小企业扶持的专项资金。 主要项目电波钟芯片设计及方案开发;视频专用芯片设计及监控摄像头方案开发、监控DVR方案开发;车载音响系统方案开发;网络电视、网络电话方案开发。 (二)实习岗位的简介 集成电路版图设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等。版图设计人员必须懂得集成电路设计与制造的流程、原理及相关知识，更要掌握芯片的物理结构分析、版图编辑、逻辑分析、版图物理验证等专业技能。 集成电路版图设计的职业定义为:通过EDA设计工具，进行集成电路后端的版 图设计和验证，最终产生送交供集成电路制造用的GDSII数据。
通常由模拟电路设计者进行对模拟电路的设计，生成电路及网表文件，交由版图设计者进行绘制。版图设计者在绘制过程中需要与模拟电路设计者进行大量的交流及讨论，这关系到电路最终的实现及最终芯片的性能。这些讨论涉及到电流的走向，大小;需要匹配器件的摆放;模块的摆放与信号流的走向的关系;电路中MOS 管、电阻、电容对精度的要求;易受干扰的电压传输线、高频信号传输线的走线问题。而且要确保金属线的宽度和引线孔的数目能够满足要求(各通路的电流在典型情况和最坏情况的大小)，尤其是电源线和地线的宽度。在进行完这些讨论之后，版图设计者根据这些讨论所得到的信息及电路原理图开始着手对版图的绘制，在绘制过程中遇到的问题，比如牵涉到敏感信号的走线，高精度匹配器件的摆放，连接等，都需及时与模拟电路设计者进行讨论，以确保模拟电路设计者的思想及电路能以最好的方式实现。同时版图设计者需要对所采用的代工厂所提供的工艺文件，规制文件有仔细的阅读和理解，并按照这些规则进行版图的绘制。 绘制完成后需要进行DRC，即设计规则检查，以保证所绘制电路可在代工 1 厂的所提供的工艺精度下完成芯片的制造。如有错误则需进行相关修改，直至满足设计规则为止。 完成DRC后需要进行LVS，即版图与电路图的对照，通常根据LVS的规则文件对版图所生成的网表与模拟电路设计者所提供的电路网表文件进行对照，确保版图的物理连接与电路设计者所设计的电路一致，如有错误进行相关修改，直至与电路网表一致为止。 在完成DRC和LVS之后还需进行版图的寄生参数提取，所提取的数据包括寄生电阻，寄生电容，寄生电感(射频电路中会考虑此项)。电路设计者根据这些参数进行后仿真并与原电路的仿真结果进行比较，如有较大差距，则需与版图设计者讨论，交由版图设计者进行修改，直至满足仿真结果为止。
《集成电路版图设计》 学院：_____________ 专业班级：_____________ 学号：_____________ 学生姓名：_____________ 指导教师：_____________
摘要 什么是集成电路？把组成电路的元件、器件以及相互间的连线放在单个芯片上，整个电路就在这个芯片上，把这个芯片放到管壳中进行封装，电路与外部的连接靠引脚完成。 什么是集成电路设计？根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。 《集成电路版图设计》基于Cadence软件的集成电路版图设计原理、编辑和验证的方法。
本次实验是基于Cadence版图设计软件平台，采用L50C7工艺库，设计一个运算放大器，并且，为了防止电路中各元件间产生闩锁效应，在实际生产流片中每个元件都应该添加保护环，以防止各元件间电流之间产生各种影响。并且增加电路的稳定性和可靠性。 电路的验证采用的是Calibre验证工具，对电路版图进行了DRC验证和LVS验证。 关键词：Calibre，运算放大器
目录 一、电路设计流程 (1) 二、版图的制作流程 (2) 三、二级运算放大器的原理图 (3)
四、器件尺寸的计算 (4) 五、二级运算放大器原理图 (5) 六、二级运算放大器版图 (9) 心得体会 (11) 参考文献 (12)
一、电路设计流程 设计规范 行为级描述 RTL描述（HDL） 功能验证与测试 逻辑组合 门级网表 逻辑验证与测试 布局布线 画物理版图 版图验证 设计规范是为了确定电路要应用的工艺，和所需要的指标。这些指标包括：电源电压、功耗、增益、带宽、失真、噪声、输入输出动态范围、电路面积等。行为级描述是实现系统功能所必须的编辑。然后实行RTL描述，功能验证和测试，进行对错误的排除，再设计逻辑组合和门级网表，验证这些组合和网表是否正确，所有都正确了后进
---文档均为word文档，下载后可直接编辑使用亦可打印--- 摘要 集成电路版图是电路系统与集成电路工艺之间的中间环节，集成电路版图设计是指把一张经过设计电子电路图用于集成电路制造的光刻掩膜图形，再经过工艺加工制造出能够实际应用的集成电路。 画电路元器件的版图需要熟练使用版图设计软件，熟悉电路知识和版图设计规则，掌握MOS管，电阻，电容等基本元器件的内部结构及版图画法，通过对门电路和主从JK触发器电路的版图设计，熟悉电路元器件的版图布局，元器件版图间的连线等设计方法，在版图设计规则无误的前提下做到电路的版图结构紧密，金属连线达到最优化的目的;本文的主要任务是掌握MOS管，电阻，电容等基本元器件的内部结构及版图画法，通过主从JK触发器电路的版图设计，掌握版图布局及元器件版图间的连线等设计方法。 关键词L—Edit软件版图设计
Abstract The layout of integrated circuit is the intermediate link between the circuit systematic technology of integrated circuit, the territory design of integrated circuit denotes to seek one via design electronic circuit, is used in the photoetching of the production of integrated circuit to cover membrane graph, happen again via technology processing production can the integrated circuit of actual application. The layout needs of drawing circuit components are skilled to use layout design software, familiar circuit knowledge and layout design rule, grasp MOS pipe, the internal structural and layout technique of painting of the basic components such as resistance and capacity is designed through the layout of the circuit of the house opposite and the JK trigger circuit of principal and subordinate, it is close that the even line etc. design method between components layout and the layout of familiar circuit components accomplish the layout structure of circuit under the layoutdesign regular prerequisite without mistake, metal links the purpose with the line reaching optimization. The major task of this paper is to grasp MOS pipe, the internal structural and layout technique of painting of the basic components such as resistance and capacity is designed through the layout of the JK trigger circuit of principal and subordinate, grasp the even line etc. design method between territory layout and components layout. Key Words：L—Edit software layout