西安邮电大学
集成电路版图设计
实验报告
学号：XXX
姓名：XX
班级：微电子XX
日期：20XX
目录
实验一、反相器电路的版图验证
1)反相器电路
2)反相器电路前仿真
3)反相器电路版图说明
4)反相器电路版图DRC验证
5)反相器电路版图LVS验证
6)反相器电路版图提取寄生参数
7)反相器电路版图后仿真
8)小结
实验二、电阻负载共源放大器版图验证
9)电阻负载共源放大器电路
10)电阻负载共源放大器电路前仿真
11)电阻负载共源放大器电路版图说明
12)电阻负载共源放大器电路版图DRC验证
13)电阻负载共源放大器电路版图LVS验证
14)电阻负载共源放大器电路版图提取寄生参数
15)电阻负载共源放大器电路版图后仿真
16)小结
实验一、反相器电路的版图验证
1、反相器电路
反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。
图1 反相器原理图
2、反相器电路前仿真
通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图
反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。
图3 前仿真结果
3、反相器电路版图说明
打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。
使用金属M1层分别将两MOS管的栅端、漏端相连，两个MOS管
的栅端用金属M2层连接在一起，M1和栅端互联时要打M1-GT的连接
孔，M2连接两个MOS管栅端的时候需要打M1-M2的连接孔。
在PMOS管的外围加一圈Nwell和M1-Nwell构成的隔离，PMOS管外围加一圈M1-SUB构成的隔离，其中和金属交叉的一侧使用有源层（AA）和N型注入（SN）层作为隔离。
最后在PMOS管连接源端的M1上添加名为VDD的label，在连接栅端的M2上添加名为IN的label作为输入端口，连接两MOS管漏端的
M1添加名为OUT的label作为输出端口，NMOS管连接源端的M2上添
加名为GND的label作为地端，在NMOS管外围的隔离M1-SUB上添加
名为SUB的label，最终画好的版图如图4所示。
图4 反相器版图
4、反相器电路版图DRC验证
调用Calibre软件，选择Calibre-Run DRC，设置Runset File Path，通过Run DRC启动检查，设置为Not Fixed筛选出DRC报错，然后可以逐项点击进去了解错误详情，数字表示错误序号，左键双击后在下边可以知道错误的坐标点以及错误描述，在版图上也可以定位到错位的地方被亮标注，有一些报错是需要全局性操作去纠正的。这里可以不用关注，最终修改好的DRC检查结果如图5所示。
图5 DRC验证结果
5、反相器电路版图LVS验证
调用Calibre软件，选择Calibre-Run LVS，设置Runset File Path，通过Run LVS启动检查，如果LVS通过，在RVE中会出现对勾和笑脸，如果没有通过，在Comparison Results中可以查看错误详情，成功通过LVS 的结果如图6所示。
图6 LVS结果
6、反相器电路版图提取寄生参数
调用Calibre软件，选择Calibre-Run PEX，设置Runset File Path，通
过Run PEX启动参数提取，提取完成后会弹出对话框显示错误与警告，警告可以不用处理，有错误则需要改正，提取后在library manager对应cell 中可一看到一个名称为calibre的文件，打开后结果如图7所示。
图7 寄生参数提取结果
7、反相器电路版图后仿真
将提取的寄生参数文件calibre加入到前仿真电路中，进行仿真，得到的波形如图8所示。
图8 后仿真波形
8、小结
1)创建电路symbol时需另建cell单独将schematic转化为symbol
2)进行前仿真时，输入的信号源一定要加偏置电压，否则电路不能正常工作。
3)对节点网络的命名可以一次添加多个名称批量进行。
4)原理图和版图标签大小写必须一致。
实验二、电阻负载共源放大器版图验证
1、电阻负载共源放大器电路
新建一个cell文件，并且在cell文件下新建schematic文件，选用165K Ω的电阻res，1.2VNMOS管等搭建电阻负载共源放大器电路，结果如图1所示。
图1 电阻负载共源放大器电路
2、电阻负载共源放大器前仿真
同样，将电阻负载共源放大器电路转换为一个symbol文件，并且另建一个前仿真电路schematic文件，将将电阻负载共源放大器电路symbol 插入，并配上电感、电源、地、信号源、电容等搭建前仿真电路，结果如图2所示。
图2 前仿真电路
搭建并设置参数完成后，先进行DC分析验证电路是否导通，电路导通后进行tran瞬态分析，仿真波形如图3所示。
图3 前仿真波形
3、电阻负载共源放大器版图说明
电阻负载共源放大器版图主要部分为电阻和1.2VNMOS管，NMOS 管可以直接由电路图转化为版图，然后只需要加上外围的保护环即可，电阻不能由原理图直接转化，可以使用快捷键i插入相应数量级的电阻器件
模型，如果电阻值不够，可以手动调整长度来改变。
将器件位置布局好以后，就可以使用金属线连接电阻和源极，分别将栅极、漏极用金属线拉出，此处应注意连接地和源端的金属线都会经过保护环，如果使用同一层金属，之后的LVS可能会报错。
最后给各个端口打上标签即可，最终版图见图4、图5。
图4、图5电阻负载共源放大器版图
4、电阻负载共源放大器版图DRC验证
调用Calibre软件，选择Calibre-Run DRC，设置Runset File Path，通过Run DRC启动检查，设置为Not Fixed筛选出DRC报错，然后可以逐项点击进去了解错误详情，数字表示错误序号，左键双击后在下边可以知道错误的坐标点以及错误描述，在版图上也可以定位到错位的地方被亮标注，有一些报错是需要全局性操作去纠正的。这里可以不用关注，最终修改好的DRC检查结果如图6所示。
图6 DRC验证
5、电阻负载共源放大器版图LVS验证
调用Calibre软件，选择Calibre-Run LVS，设置Runset File Path，通过Run LVS启动检查，如果LVS通过，在RVE中会出现对勾和笑脸，如果没有通过，在Comparison Results中可以查看错误详情，成功通过LVS 的结果如图7所示。
图7 LVS验证结果
6、电阻负载共源放大器版图提取寄生参数
调用Calibre软件，选择Calibre-Run PEX，设置Runset File Path，通过Run PEX启动参数提取，提取完成后会弹出对话框显示错误与警告，警告可以不用处理，有错误则需要改正，提取后在library manager对应cell 中可一看到一个名称为calibre的文件，打开后结果如图8所示。
图8 寄生参数提取
7、电阻负载共源放大器版图后仿真
将提取的寄生参数文件calibre加入到前仿真电路中，进行仿真，得
到的波形如图8所示。
图9 后仿真结果
8、小结
1）做前仿真时所搭建的电路必须另外新建一个cell view，否则会出现莫名奇妙的波形紊乱。
2）连接地和源端的金属线都会经过保护环，如果使用同一层金属，之后的LVS 可能会报错。
3）实验过程中可能会出现各种从未遇到的问题，此时应该先总体上分析并验证问题的大概方向，然后逐项缩小范围找到并解决问题，不能漫无目的随意验证，这样很耗费时间。
4）NMOS版图中衬底和地不能接在一起，否则会短路报错。
西安邮电大学 集成电路版图设计 实验报告 学号：XXX 姓名：XX 班级：微电子XX 日期：20XX
目录 实验一、反相器电路的版图验证 1)反相器电路 2)反相器电路前仿真 3)反相器电路版图说明 4)反相器电路版图DRC验证 5)反相器电路版图LVS验证 6)反相器电路版图提取寄生参数 7)反相器电路版图后仿真 8)小结 实验二、电阻负载共源放大器版图验证 9)电阻负载共源放大器电路 10)电阻负载共源放大器电路前仿真 11)电阻负载共源放大器电路版图说明 12)电阻负载共源放大器电路版图DRC验证 13)电阻负载共源放大器电路版图LVS验证 14)电阻负载共源放大器电路版图提取寄生参数 15)电阻负载共源放大器电路版图后仿真 16)小结
实验一、反相器电路的版图验证 1、反相器电路 反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。 图1 反相器原理图 2、反相器电路前仿真 通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图 反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。 图3 前仿真结果 3、反相器电路版图说明 打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。 使用金属M1层分别将两MOS管的栅端、漏端相连，两个MOS管
福州大学物信学院 《集成电路版图设计》 实验报告 姓名：席高照 学号： 111000833 系别：物理与信息工程 专业：微电子学 年级： 2010 指导老师：江浩
一、实验目的 1.掌握版图设计的基本理论。 2.掌握版图设计的常用技巧。 3.掌握定制集成电路的设计方法和流程。 4.熟悉Cadence Virtuoso Layout Edit软件的应用 5.学会用Cadence软件设计版图、版图的验证以及后仿真 6.熟悉Cadence软件和版图设计流程，减少版图设计过程中出现的错误。 二、实验要求 1.根据所提供的反相器电路和CMOS放大器的电路依据版图设计的规则绘制电路的版图，同时注意CMOS查分放大器电路的对称性以及电流密度（通过该电路的电流可能会达到5mA） 2.所设计的版图要通过DRC、LVS检测 三、有关于版图设计的基础知识 首先，设计版图的基础便是电路的基本原理，以及电路的工作特性，硅加工工艺的基础、以及通用版图的设计流程，之后要根据不同的工艺对应不同的设计规则，一般来说通用的版图设计流程为①制定版图规划记住要制定可能会被遗忘的特殊要求清单②设计实现考虑特殊要求及如何布线创建组元并对其进行布局③版图验证执行基于计算机的检查和目视检查，进行校正工作④最终步骤工程核查以及版图核查版图参数提取与后仿真 完成这些之后需要特别注意的是寄生参数噪声以及布局等的影响，具体是电路而定，在下面的实验步骤中会体现到这一点。 四、实验步骤 I.反相器部分： 反相器原理图：
平，当输入低电平时，PMOS导通，输出高电平。 注意事项： （1）画成插齿形状，增大了宽长比，可以提高电路速度 （2）尽可能使版图面积最小。面积越小，速度越高，功耗越小。 （3）尽可能减少寄生电容和寄生电阻。尽可能增加接触孔的数目可以减小接触电阻。 （4）尽可能减少串扰，电荷分享。做好信号隔离。 反相器的版图： 原理图电路设计：
集成电路版图设计实验心得 实验心得，总结：集成电路版图设计是由基本门电路搭建组合而成的大型复杂电路，如果对其中的关键参数不了解就无法进行相应的设计，更别说自己能够将它做好。因此，我们有必要掌握集成电路设计的相关知识与技术，熟悉相关工具软件，学会使用电子技术手段和方法来完成芯片功能设计、版图绘制以及相关的技术文档编写等。下面介绍下此次课程实验的主要内容：一、简单的 CMOS 逻辑模块设计1. CMOS 器件及工作原理二极管：当没有加上反向偏压时，为导通状态，正向导通；在加上反向偏压后，反向阻断，变为截止状态，且耗尽所有能量；当两端都接上负载时，电流经过负载电阻降为0，同时功耗降到最小。二极管有如下特性:(1)结电容，很小（约10^-9法拉，正常情况下为0.7左右）。（2）特性曲线是一条垂直于管子轴线的一条曲线。在静态工作点附近，当二极管加上反向电压后,它可以看成一个一端开路另外一端短路的普通二极管;在整个工作区内它几乎处于完全饱和状态,其电流随着电压增大而迅速增大; 实验心得，总结：集成电路版图设计是由基本门电路搭建组合而成的大型复杂电路，如果对其中的关键参数不了解就无法进行相应的设计，更别说自己能够将它做好。因此，我们有必要掌握集成电路设计的相关知识与技术，熟悉相关工具软件，学会使用电子技术手段和方法来完成芯片功能设计、版图绘制以及相关的技术文档编写等。下面介绍下此次课程实验的主要内容：一、简单的 CMOS 逻辑模块设计1. CMOS 器件及工作原理二极管：当没有加上反向偏压时，为导通状
态，正向导通；在加上反向偏压后，反向阻断，变为截止状态，且耗尽所有能量；当两端都接上负载时，电流经过负载电阻降为0，同时功耗降到最小。二极管有如下特性:(1)结电容，很小（约10^-9法拉，正常情况下为0.7左右）。（2）特性曲线是一条垂直于管子轴线的一条曲线。在静态工作点附近，当二极管加上反向电压后,它可以看成一个一端开路另外一端短路的普通二极管;在整个工作区内它几乎处于完全饱和状态,其电流随着电压增大而迅速增大;当电压减小到某 一值后，电流突然减少，并且这个电流的值为管子特性曲线的斜率，但仍保持原来的电流值不变，在管子轴线上电流不再是一条直线，管子的阻抗发生了翻转，导致其电流迅速下降。因此称之为“雪崩”效应。
北京工业大学集成电路板图设计报告 姓名：张靖维 学号：12023224 2015年6 月1日
目录 目录 (1) 1 绪论 (2) 1.1 介绍 (2) 1.1.1 集成电路的发展现状 (2) 1.1.2 集成电路设计流程及数字集成电路设计流程 (2) 1.1.3 CAD发展现状 (3) 2 电路设计 (4) 2.1 运算放大器电路 (4) 2.1.1 工作原理 (4) 2.1.2 电路设计 (4) 2.2 D触发器电路 (12) 2.2.1 反相器 (12) 2.2.2 传输门 (12) 2.2.3 与非门 (13) 2.2.4 D触发器 (14) 3 版图设计 (15) 3.1 运算放大器 (15) 3.1.1 运算放大器版图设计 (15) 3.2 D触发器 (16) 3.2.1 反相器 (16) 3.2.2 传输门 (17) 3.2.3 与非门 (17) 3.2.4 D触发器 (18) 4 总结与体会 (19)
1 绪论 随着晶体管的出现，集成电路随之产生，并极大地降低了电路的尺寸和成本。而由于追求集成度的提高，渐渐设计者不得不利用CAD工具设计集成电路的版图，这样大大提高了工作效率。在此单元中，我将介绍集成电路及CAD发展现状，本次课设所用EDA工具的简介以及集成电路设计流程等相关内容。 1.1 介绍 1.1.1集成电路的发展现状 2014年，在国家一系列政策密集出台的环境下，在国内市场强劲需求的推动下，我国集成电路产业整体保持平稳较快增长，开始迎来发展的加速期。随着产业投入加大、技术突破与规模积累，在可以预见的未来，集成电路产业将成为支撑自主可控信息产业的核心力量，成为推动两化深度融合的重要基础。、 1.1.2集成电路设计流程及数字集成电路设计流程 集成电路设计的流程一般先要进行软硬件划分，将设计基本分为两部分：芯片硬件设计和软件协同设计。芯片硬件设计包括：功能设计阶段，设计描述和行为级验证，逻辑综合，门级验证（Gate-Level Netlist Verification），布局和布线。模拟集成电路设计的一般过程：电路设计，依据电路功能完成电路的设计；.前仿真，电路功能的仿真，包括功耗，电流，电压，温度，压摆幅，输入输出特性等参数的仿真；版图设计（Layout），依据所设计的电路画版图；后仿真，对所画的版图进行仿真，并与前仿真比较，若达不到要求需修改或重新设计版图；后
集成电路版图培训实验 报告 文件编码（008-TTIG-UTITD-GKBTT-PUUTI-WYTUI-8256）
淮海工学院 电子工程学院 实习报告书 实习名称：专业实习 实习地点：苏州集成电路设计中心 实习时间：— 专业名称：电子科学与技术 班级：电科121 姓名：郝秀 学号：
1 引言 大学生专业实习是大学学习阶段在完成一定的课程后所要进行的非常重要的一个实践环节，实习是每一个合格的大学生必须拥有的一段，它使我们在实践中增强专业意识和实践意识。这次专业实习学校安排我们到苏州国际科技园进行为期五天的实习，在实习期间，我们得到了实习公司的大力支持，更有相关培训老师的的悉心培训指导，通过实习使我们对自己未来工作方向有了更清晰认识，为我们以后进一步走向社会打下坚实的基础。 2 实习目的 专业实习是电子科学与技术专业安排在校外进行的实践性教学环节，也是在专业基础课、专业课等基本学完之后的又一次实践性教学。其目的让学生了解实际的集成电路芯片的设计、版图绘制和检测等过程。把学过的理论知识与实际有机结合起来，为后续专业课的学习以及以后走向工作岗位打下一定的基础。 3 实习目标 (1)熟悉集成电路版图设计、集成电路测试技术、半导体器件识别等。 (2)熟悉集成电子产品制造技术，了解集成电子产品生产装配工艺和过程，生产安全操作规范。熟悉集成电子产品检测，集成电子产品的调试。 (3)通过行业报告、参观展厅、参观封装厂等了解集成电路行业。CMOS电路设计。学会行业软件使用：Linux基本操作及实践练习、EDA工具培训与练习、物理版图设计的基础概念。 (4)学习现场工作人员的优秀品质和敬业精神，培养正确的劳动观念和独立工作能力。 4 实习内容 （1）集成电路行业报告、实训课（测试、版图、行业软件使用）、参观展厅、参观工厂（芯片封装厂）。 （2）基础理论：集成电路行业介绍、CMOS电路设计、半导体物理。工具使用：Linux基本操作及实践练习、EDA工具培训与练习、物理版图
天津大学版图设计实验报告 实验一：学会使用版图设计软件设计基本单元 一、试验目的和要求 1.了解集成电路版图设计的相关知识和一般流程 2. 学会使用版图设计EDA工具如Tanner-layout Editor软件进行版图绘制 3. 设计基本的反相器、与非门等基本单元的版图 二、实验过程 1.打开Ledit软件,进入L-EDIT交互式图形编辑介面； 2.进入File/New建立新创建图形文件的文件名shuo; 3.层的设置：根据版图绘制所需工艺，在Layers设置中定义所需要的层的名称、形状、颜色等。在这个过程中，为每一层命名一个有意义的名称是十分必要的，这将为以后的绘图过程、省下很多麻烦。 层的设置 1）P阱区（黄色框） 2）有源区光刻（绿色）ACTIVE 3）多晶硅区光刻（红色）POLY 4）P沟道MOSFET光刻，（黑色框）P-Diffusion 5）N沟道MOSFET光刻，（紫色框）N- Diffusion 6）源、漏、栅区引线孔光刻（黑色）CONTACT铝引线光刻（蓝色）METAL1 7）一些辅助层如:网格层GRID LAYER 8）错误层Error Layer 9）采用系默认设置 4.建立新单元(Cell) 进入Cell/New建立新创建图形原始单元名not、nand、nor、CP 等 5.进行DRC检查及修改（具体设置详见试验二） 三、版图设计最终结果图
实验二：版图设计规则检查 一、试验目的和要求 1.深入理解和掌握版图设计的规则 2.设计D触发器基本单元的版图 3.学会使用该软件进行版图设计规则检查 二、实验过程 1.设计规则的内容与作用 设计规则是集成电路设计与制造的桥梁。如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。 这些规定是以掩膜版各层几何图形的宽度、间距及重叠量等最小容许值的形式出现的。 设计规则本身并不代表光刻、化学腐蚀、对准容差的极限尺寸，它所代表的是容差的要求。 版图设计规则（DRC检查） 1）P阱之间间距20um 2）P阱对有源区的最小覆盖10um 3）有源区最小宽度10 um，有源区最小间距10 um 4）多晶硅最小宽度5 um，多晶硅条的最小间距5um 5）离子注入区对有源区的最小覆盖10 um 6）铝引线孔、接触孔大小7.5 um *7.5 um 7）铝条最小宽度10um，铝条最小间距10 um 8）铝条对引线孔的最小覆盖2.5 um 9）引线孔距扩散区最小距离5 um 10）引线孔距多晶硅的最小距离5 um 11）多晶硅对引线孔最小覆盖2.5 um 12）多晶硅extension有源区5um 注：未规定尺寸的MOS器件尺寸为：P-MOSFET宽长比20/1，N-MOSFET宽长比10/1。另外，压焊点100 um *100 um，压焊点距离电路30 um 2.绘制版图
电子科技大学微电子与固体电子学院标准实验报告 （实验）课程名称集成电路原理与设计 电子科技大学教务处制表
电子科技大学 实验报告 学生姓名：XXX 学号：xxxxxxxx 指导教师：xxx 实验地点：微固楼335 实验时间：2007-5-0 一、实验室名称：微电子技术实验室 二、实验项目名称：模拟集成电路版图设计与验证 三、实验学时：4 四、实验原理 参照实验指导书。 五、实验目的 本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，为IC设计性实验。其目的在于： ∙根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路版图设计，掌握基本的IC版图布局布线技巧。 ∙学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行版图的的设计与验证。 六、实验内容 1、UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。 2、根据设计指标要求，自主完成版图设计，并掌握布局布线的基本技巧。 3、对所绘制的版图进行DRC、ERC检查验证。 4、整理版图生成文件，总结、撰写并提交实验报告。 七、实验仪器设备
（1）工作站或微机终端一台 （2）局域网 （3）EDA仿真软件 1套 八、实验步骤 1、根据实验指导书熟悉UNIX操作系统常用命令的使用，掌握Cadence EDA仿真环境的调用。 2、根据设计指标要求，设计出如下图所示的运算放大器电路版图，过程中应注意设计规则。 3、对所绘制的版图进行DRC、ERC检查验证。 当版图绘制完成后，需要调用版图设计规则检查DRC来验证是否违反设计规则。 （1）点选Layout窗口上面的指令Verify→DRC （2）出现DRC窗口
集成电路设计综合实验报告 集 成 电 路 设 计 实 验 报 告 电控学院 微电0902班 0906090216 张鹏 目录 1 综合实验的任务与目的 (2) 2 综合实验的内容和要求 (2) 3设计方案对比和论证确定 (4) 4设计实现过程 (5) 5验证结果说明和结论 (7) 6总结版图设计技巧 (9) 7 参考文献 (10) MOS集成运算放大器的版图设计 1 综合实验的任务与目的 集成电路设计综合实验是微电子学专业学科的实践性教学课程，其任务是向学生介绍集成电路软件设计的基本知识，基本的设计方法，学会使用专用软件进行集成电路设计，学习集成电路版图的设计及物理验证的一般方法技巧。本次集成电路设计综合实验要求学生完成对
CMOS 集成运算放大器电路的版图设计及其物理验证。 2 综合实验的内容和要求 2.1 实验的内容 本次集成电路设计综合实验的内容为：CMOS 集成运算放大器的版图设计以及采用DIVA工具进行物理验证。版图设计的过程是：先进行电路分析，计算出各端点的电压及各管的电流，从而求出各管的W/L比，进而依据设计规则设计各管图形，进行布局、布线以及物理验证，最后完成整个版图设计。 2.1.1 目标电路及其性能要求 目标电路原理图如图1所示，为两级CMOS集成运算放大器，其中M1～M4构成有源负载的差分输入级；M5提供该级的工作电流；M8，M9构成共源放大电路，作为输出级；M7为源跟随器，作为增益为1的缓冲器，以克服补偿电容的前馈效应，并消除零点；M6提供M7的工作电流；M10，M11组成运放的偏置电路。 图1 CMOS 集成运算放大器原理图 电路的性能要求：输出电压摆幅大于V 3±；最大转换速率为s V μ/30；补偿电容Cc 为10pF 。 2.1.2 工艺选择 本设计选择0.6um double metal double poly mixed signal technology 。 工艺信息描述： 工艺名称：6S06DPDM-CT 工艺尺寸：0.6um 多晶硅层数：2 铝的层数：2 电压类型： 3~5V 工艺参数： )/(4002s V cm N ?=μ，)(2002s V cm P ?=μ，01.0=λ，28/103.2cm F C ox -?=，V V TP 1-=，V V TN 1=。
集成电路版图设计报告 一．设计目的： 1.通过本次实验，熟悉L-edit 软件的特点并掌握使用L-edit 软件的流程和设计 方法； 2.了解集成电路工艺的制作流程、简单集成器件的工艺步骤、集成器件区域的层 次关系，与此同时进一步了解集成电路版图设计的λ准则以及各个图层的含义和设计规则； 3.掌握数字电路的基本单元CMOS 的版图，并利用CMOS 的版图设计简单的门电路， 然后对其进行基本的DRC 检查； 4. 掌握C)B (A F +∙=的掩模板设计与绘制。 二．设计原理： 1、版图设计的目标： 版图 （layout ） 是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、 各层拓扑定义等器件相关的物理信息数据。版图设计是创建工程制图（网表）的精确的物理描述过程，即定义各工艺层图形的形状、尺寸以及不同工艺层的相对位置的过程。其设计目标有以下三方面： ① 满足电路功能、性能指标、质量要求； ② 尽可能节省面积，以提高集成度，降低成本； ③ 尽可能缩短连线，以减少复杂度，缩短延时，改善可能性。 2、版图设计的内容： ①布局：安排各个晶体管、基本单元、复杂单元在芯片上的位置。
②布线：设计走线，实现管间、门间、单元间的互连。 ③尺寸确定：确定晶体管尺寸（W、L）、互连尺寸（连线宽度）以及晶体管与互连之间的相对尺寸等。 ④版图编辑（Layout Editor ）:规定各个工艺层上图形的形状、尺寸和位置。 ⑤布局布线（Place and route ）：给出版图的整体规划和各图形间的连接。 ⑥版图检查（Layout Check ）：设计规则检验（DRC,Design Rule Check）、电气规则检查（ERC,Electrical Rule Check）、版图与电路图一致性检验（LVS,Layout Versus Schematic ）。 三．设计规则（Design Rule ）： 设计规则是设计人员与工艺人员之间的接口与“协议”，版图设计必须无条件的服从的准则，可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。设计规则主要包括几何规则、电学规则以及走线规则。其中几何设计规则通常有两类： ①微米准则：用微米表示版图规则中诸如最小特征尺寸和最小允许间隔的绝对尺寸。 ②λ准则：用单一参数λ表示版图规则，所有的几何尺寸都与λ成线性比例。 设计规则分类如下： 1.拓扑设计规则（绝对值）：最小宽度、最小间距、最短露头、离周边最短距离。 2.λ设计规则（相对值）：最小宽度w=mλ、最小间距s=nλ、最短露头t=lλ、离周边最短距离d=hλ（λ由IC制造厂提供，与具体的工艺类型有关，m、n、l、h为比例因子，与图形类形有关）。 ①宽度规则（width rule）：宽度指封闭几何图形的内边之间的距离。
（实习报告）集成电路版图设计的实习报告关于在深圳菲特数码技术有限公司成都分 公司从事集成电路版图设计的实习报告一、实习单位及岗位简介 (一)实习单位的简介 深圳菲特数码技术有限公司成立于2005年1月，总部位于深圳高新技术产业园。深圳市菲特数码技术有限公司成都分公司于2007年10月在成都设立研发中心,位于青羊工业集中发展区B区12栋2楼。菲特数码技术有限公司员工总人数已超过50人，其中本科以上学历占90%。菲特公司拥有一支集嵌入式系统、软件技术、集成电路设计于一体的综合研发团队，其核心人员均是来自各个领域的资深专家，拥有多年成功研发经验，已在手持多媒体，车载音响系统，视频监控等多个领域有所斩获。菲特公司以自有芯片技术为核心原动力，开展自我创新能力，并于2006年申请两项技术专利，且获得国家对自主创新型中小企业扶持的专项资金。 主要项目电波钟芯片设计及方案开发;视频专用芯片设计及监控摄像头方案开发、监控DVR方案开发;车载音响系统方案开发;网络电视、网络电话方案开发。 (二)实习岗位的简介 集成电路版图设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等。版图设计人员必须懂得集成电路设计与制造的流程、原理及相关知识，更要掌握芯片的物理结构分析、版图编辑、逻辑分析、版图物理验证等专业技能。 集成电路版图设计的职业定义为:通过EDA设计工具，进行集成电路后端的版 图设计和验证，最终产生送交供集成电路制造用的GDSII数据。
通常由模拟电路设计者进行对模拟电路的设计，生成电路及网表文件，交由版图设计者进行绘制。版图设计者在绘制过程中需要与模拟电路设计者进行大量的交流及讨论，这关系到电路最终的实现及最终芯片的性能。这些讨论涉及到电流的走向，大小;需要匹配器件的摆放;模块的摆放与信号流的走向的关系;电路中MOS 管、电阻、电容对精度的要求;易受干扰的电压传输线、高频信号传输线的走线问题。而且要确保金属线的宽度和引线孔的数目能够满足要求(各通路的电流在典型情况和最坏情况的大小)，尤其是电源线和地线的宽度。在进行完这些讨论之后，版图设计者根据这些讨论所得到的信息及电路原理图开始着手对版图的绘制，在绘制过程中遇到的问题，比如牵涉到敏感信号的走线，高精度匹配器件的摆放，连接等，都需及时与模拟电路设计者进行讨论，以确保模拟电路设计者的思想及电路能以最好的方式实现。同时版图设计者需要对所采用的代工厂所提供的工艺文件，规制文件有仔细的阅读和理解，并按照这些规则进行版图的绘制。 绘制完成后需要进行DRC，即设计规则检查，以保证所绘制电路可在代工 1 厂的所提供的工艺精度下完成芯片的制造。如有错误则需进行相关修改，直至满足设计规则为止。 完成DRC后需要进行LVS，即版图与电路图的对照，通常根据LVS的规则文件对版图所生成的网表与模拟电路设计者所提供的电路网表文件进行对照，确保版图的物理连接与电路设计者所设计的电路一致，如有错误进行相关修改，直至与电路网表一致为止。 在完成DRC和LVS之后还需进行版图的寄生参数提取，所提取的数据包括寄生电阻，寄生电容，寄生电感(射频电路中会考虑此项)。电路设计者根据这些参数进行后仿真并与原电路的仿真结果进行比较，如有较大差距，则需与版图设计者讨论，交由版图设计者进行修改，直至满足仿真结果为止。
青 岛 科 技 大 学 本 科 毕 业 实 习 （报 告） 实习地点：__________________________________ 实习名称：__________________________________ 指导教师__________________________ 学生姓名__________________________ 学生学号__________________________ _______________________________院（部）____________________________专业________________班 ___2011___年 ___月 _19_日 0708040207 信息学院 集成电路设计与集成系统 072 3 青软实训 集成电路版图设计
尺寸的上限以及掩膜版之间的最大套准偏差，一般等于栅长度的一半。它的优点是版图设计独立于工艺和实际尺寸。2、以微米为单位也叫做“自由格式”：每个尺寸之间没有必然的比例关系，以提高每一尺寸的合理度。目前一般双极集成电路的研制和生产，通常采用这类设计规则。在这类规则中，每个被规定的尺寸之间，没有必然的比例关系。这种方法的好处是各尺寸可相对独立地选择，可以把每个尺寸定得更合理，所以电路性能好，芯片尺寸小。缺点是对于一个设计级别，就要有一整套数字，而不能按比例放大、缩小。 在本次实习中，使用的设计过则是Winbond的HiCMOS 0.5um 3.3V LOGIC DESIGN RULES, 其process route 为C054FI.。 3、集成电路版图设计工具 著名的提供IC 版图设计工具的公司有Cadence、、Synopsys、Magma、Mentor。Synopsys 的优势在于其逻辑综合工具，而Cadence和Mentor则能够在设计的各个层次提供全套的开发工具。在晶体管级和基本门级提供图形输入工具的有Cadence的composer、Viewlogic公司的viewdraw。专用的IC综合工具有synopysys的design compiler和Behavia的compiler，Synopsys的synplify ASIC，Cadence的synergy。随着IC集成度的日益提高，线宽的日益缩小，晶体管的模型日益复杂，电路仿真变得更加重要，Spice是著名的模拟电路仿真工具。此外，还有一些IC版图工具，如自动布局布线（Auto plane & route）工具、版图输入工具、物理验证工具（Physical validate）和参数提取（LVS）工具。一些公司如Advantage、Dsp builder、Sopc builder、System generator等还推出了一些开发套件和专用的开发工具。在本次集成电路版图设计实习中，使用的版图设计工具是Cadence的virtuoso工具和calibre （版图验证）工具、lvs工具等。另外tanner的版图工具也是业界比较常用的。 三、集成电路版图设计的实习内容 1、反相器版图设计 (1) 反相器的工作原理： CMOS反相器由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成。通常P沟道MOS管作为负载管，N沟道MOS管作为输入管。两个MOS管的开启电压V GS(th)P<0，V GS(th)N >0，通常为了保证正常工作，要求V DD>|V GS(th)P|+V GS(th)N。若输入I为低电平(如0V)，则负载管PMOS导通，输入管NMOS截止，输出电压接近V DD；若输入I为高电平(如V DD)，则输入管NMOS导通，负载管PMOS截止，输出电压接近0V。 CMOS反相器的电路原理图 CMOS反相器的版图
试验汇报册 课程名称: 集成电路版图设计教程姓名: 学号: 院系: 专业: 教师: 年5 月15 日 试验一: OP电路搭建
一、试验目: 1.搭建实体电路。 2.为画版图提供参考。 3.方便导入网表。 4.熟悉使用cadence。 二、试验原理和内容: 依据所用到mn管分析各部分使用方法, 简化为多个小模块, 其中有两个差分对管。合理利用匹配规则, 不一样MOS管能够经过打孔O 来实现相互连接。 三、试验步骤: 1.新建设计库。在file→new→library; 在name输入自己学号; 右边选择: attch to……; 选择sto2→OK。然后在tools→library manager下就可看到自己建库。 2.新建CellView。在file→new→CellView; cell栏输入OP, type →选择layout。 3.加器件。进入自己建好电路图, 选择快捷键I进行调用器件。MOS 管, 在browse下查找sto2, 然后调用出自己需要器件。
4.连线。注意: 若线终点没有别电极或者连线, 则要双击左键才能终止画线。一个节点只能引出3根线。不管线起点或是终点, 光标都应进入红色电极接电。 5.加电源, 和地符号。电源Vdd和地Vss符号在analoglib库中选择和调用, 然后再进行连线。 （能够经过Q键来编辑器件属性, 把试验要求MOS管width和length 数据输入, 这么就能够在电路图器件符号中显示出来） 6.检验和保留。命令是check and save。（检验关键针对电路连接关系: 连线或管脚浮空, 总线与单线连接错误等）假如有错和警告, 在‘schematic check’中会显示犯错原因, 能够点击查看纠正。 （画完后查看完整电路按快捷键F, 连线一定要尽可能节省空间, 简化电路） 四、试验数据和结果: 导出电路网表方法: 新建文件OP, file→Export→OP（library browser 选NAND2）, NAND.cdl, Analog √
集成电路实习报告 艰辛而又充满意义的实习生活又告一段落了，想必都收获了成长和成绩，是时候回头总结这段时间的实习生活了。你所见过的实习报告应该是什么样的？下面是小编帮大家整理的集成电路实习报告（通用6篇），仅供参考，大家一起来看看吧。 集成电路实习报告1 一：实习目的 1、学习焊接电路板的有关知识，熟练焊接的具体操作。 2、看懂收音机的原理电路图，了解收音机的基本原理，学会动手组装和焊接收音机。 3、学会调试收音机，能够清晰的收到电台。 4、学习使用protel电路设计软件，动手绘制电路图。 二：焊接的技巧或注意事项 焊接是安装电路的基础，我们必须重视他的技巧和注意事项。 1、焊锡之前应该先插上电烙铁的插头，给电烙铁加热。 2、焊接时，焊锡与电路板、电烙铁与电路板的夹角最好成45度，这样焊锡与电烙铁夹角成90度。 3、焊接时，焊锡与电烙铁接触时间不要太长，以免焊锡过多或是造成漏锡；也不要过短，以免造成虚焊。 4、元件的腿尽量要直，而且不要伸出太长，以1毫米为好，多余的可以剪掉。 5、焊完时，焊锡最好呈圆滑的圆锥状，而且还要有金属光泽。 三：收音机的原理 本收音机由输入回路高放混频级、一级中放、二级中放、前置低放兼检波级、低放级和功放级等部分组成接收频率范围为535千赫1065千赫的中段。 1、具体原理如下原理图所示： 2、安装工艺要求： 动手焊接前用万用表将各元件测量一下，做到心中有数，安装时
先安装低矮和耐热元件（如电阻），然后再装大一点的元件（如中周、变压器），最后装怕热的元件（如三极管）。电阻的安装：将电阻的阻值选择好后根据两孔的距离弯曲电阻脚可采用卧式紧贴电路板安装，也可以采用立式安装，高度要统一。瓷片电容和三极管的脚剪的长短要适中，它们不要超过中周的高度。电解电容紧贴线路板立式焊接，太高会影响后盖的安装。、棒线圈的四根引线头可直接用电烙铁配合松香焊锡丝来回摩擦几次即可自动上锡，四个线头对应的焊在线路板的铜泊面。由于调谐用的双联拨盘安装时离电路板很进，所以在它的圆周内的高出部分的元件脚在焊锡前先用斜口钳剪去，以免安装或调协时有障碍，影响拨盘调谐的元件有T2和T4的引脚及接地焊片、双联的三个引出脚、电位器的开关脚和一个引脚脚。耳机插座的安装：先将插座靠尾部下面一个焊片往下从根部弯曲90度插在电路板上，然后用剪下来的一个引脚一端插在靠尾部上端的孔内，另一端插在电路板对应的J孔内（如图），焊接时速度要快一点以免烫坏插座的塑料部分。发光二极管的安装要弯曲后，直接插在电路板上焊接。喇叭安放挪位后再用电烙铁将周围的三个塑料桩子靠近喇叭边缘烫下去把喇叭压紧以免喇叭松动。 3、调试过程： 测量电流，电位器开关关掉，装上电池（注意正负级）用万用表的50mA档，表笔跨接 在电位器开关的两端（黑表笔接电池负极、红表笔接开关另一端）若电流指示小于10mA，则说明可以通电，将电位器开关打开（音量旋至最小即测量静态电流）用万用表分别依次测量D、C、B、A四个电流缺口，若被测量的数字在规定的参考植左右即可用烙铁将这四个缺口依次连通，再把音量开到最大，用双联拨盘即可收到电台。在安装电路板时注意把喇叭及电池引线埋在比较隐蔽的地方，并不要影响调谐拨盘的旋转和避开螺丝桩子，电路板挪位后再上螺丝固定。当测量不在规定值左右时仔细检查三极管的极性有无装错，中周是否装错位置以及虚假错焊等，若哪一极不正常则说明哪一极有问题。 四、用protel制作电路图
集成电路设计综合实验报告 班级：微电子学1201班 姓名： 学号： 日期：2016年元月13日
一.实验目的 1、培养从版图提取电路的能力 2、学习版图设计的方法和技巧 3、复习和巩固基本的数字单元电路设计 4、学习并掌握集成电路设计流程 二.实验内容 1. 反向提取给定电路模块（如下图所示），要求画出电路原理图，分析出其所完成的逻 辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。 2. 设计一个CMOS结构的二选一选择器。 （1）根据二选一选择器功能，分析其逻辑关系。 （2）根据其逻辑关系，构建CMOS结构的电路图。 （3）利用EDA工具画出其相应版图。 （4）利用几何设计规则文件进行在线DRC验证并修改版图。 三.实验原理 1. 反向提取给定电路模块 方法一:直接将版图整体提取（如下图）。其缺点：过程繁杂,所提取的电路不够直观,不易
很快分析出其电路原理及实现功能。 直接提取的整体电路结构图 方法二：将版图作模块化提取，所提取的各个模块再生成symbol，最后将symbol按版图连接方式组合成完整电路结构（如下图）。其优点：使电路结构更简洁 直观、结构严谨、层次清晰，更易于分析其原理及所实现的功能。 CMOS反相器模块CMOS反相器的symbol CMOS传输门模块 CMOS传输门的symbol
CMOS三态门模块 CMOS三态门的symbol CMOS与非门模块 CMOS与非门的symbol 各模块symbol按版图连接方式组合而成的整体电路 经分析可知，其为一个带使能端的D锁存器，逻辑功能如下:
①当A=1，CP=0时，Q=D，Q—=D—； ②当A=1，CP=1时，Q、Q—保持； ③当A=0，Q=0，Q—=1。 2.CMOS结构的二选一选择器 二选一选择器（mux2）的电路如图所示，它的逻辑功能是： ①当sel=1时，选择输入A通过，Y=A； ②当sel=0时，选择输入B通过，Y=B。 二选一选择器（mux2）由三个与非门（nand）和一个反相器（inv）构成(利用实验1 的与非门和反相器symbol即可)。 CMOS结构的二选一选择器整体电路 按照层次化设计方法，mux2的版图层次如下图所示，有底层的PMOS管和NMOS管组成高一级的与非门和反相器，加上布局mux2的连接线，在组成顶级的mux2版图。 四.实验步骤 1.反向提取给定电路模块
集成电路设计 实验报告 时间：2011年12月
实验一原理图设计 一、实验目的 1.学会使用Unix操作系统 2.学会使用CADENCE的SCHEMA TIC COMPOSOR软件 二：实验内容 使用schematic软件，设计出D触发器，设置好参数。 二、实验步骤 1、在桌面上点击Xstart图标 2、在User name：一栏中填入用户名，在Host：中填入IP地址，在Password：一栏中填入 用户密码，在protocol：中选择telnet类型 3、点击菜单上的Run！，即可进入该用户unix界面 4、系统中用户名为“test9”，密码为test123456 5、在命令行中（提示符后，如：test22>）键入以下命令 icfb&↙(回车键)，其中& 表示后台工作，调出Cadence软件。 出现的主窗口所示： 6、建立库(library)：窗口分Library和Technology File两部分。Library部分有Name和Directory 两项，分别输入要建立的Library的名称和路径。如果只建立进行SPICE模拟的线路图，Technology部分选择Don’t need a techfile选项。如果在库中要创立掩模版或其它的物理数据（即要建立除了schematic外的一些view），则须选择Compile a new techfile(建立新的techfile)或Attach to an existing techfile(使用原有的techfile)。 7、建立单元文件(cell)：在Library Name中选择存放新文件的库，在Cell Name中输 入名称，然后在Tool选项中选择Composer-Schematic工具(进行SPICE模拟)，在View Name中就会自动填上相应的View Name—schematic。当然在Tool工具中还有很多别的
电子科技大学成都学院 实验报告册 课程名称：版图设计实验 姓名： 学号： 院系：微电子技术系 专业： 教师： 2011 年12 月25 日
实验一、欠压保护电路的原理图搭建 一、实验目的： 1、熟悉Cadence软件的作用和工作站的用法，为学习版图设计打下基础； 2、学习电路图的画法，为后面版图的设计做准备； 3、通过原理图搭建的过程，让同学们明白电路的工作原理，以及养成细心的好习惯。 二、实验原理和内容： 原理：将在新建库中调用出来的所需元件按照电路图连接起来。 内容： 1、新建原理图库图库； 2、绘制欠压保护电路原理图； 3、将其生成网表CDL文件。 三、实验步骤： 1、新建电路图库 进入Cadence系统，在CIW命令解释窗口，选命令File—New—Library.....新建电路图库QYBH，在对话框右边选择第二项——添加已有的技术文件。 如图1.1所示 图1.1 2、同样在CIW命令解释窗口选择File—New—Cellview.....新建单元0117，在Librara Name项选择刚已建立的图库QYBH，Tool项选择Virtuoso，现在建立为后面画版图做准备。
如图1.2所示 图1.2 3、添加基本库和模拟库，为画电路图做准备 基本库路径：/eda_tools/cadence/update-ic5141/tools.lns86/dfii/etc/cdslib/basic 模拟库路径：/eda_tools/cadence/update-ic5141/tools.lns86/dfii/etc/cdslib/artist/analoglib 如图1.3所示 图1.3 4、执行步骤2，在Tool项选择Composer—Schematic，设置完成后出现“Virtuoso Schematic Editing”即电路图编辑窗。如图1.4所示 图1.4