基于软件无线电技术的短波高速跳频通信系统牟维北京邮电大学信息工程学院，北京（100876）E-mail：muwei908@摘要：软件无线电是在无线通信中建立一个通用、标准的硬件平台，把收发信号的数字化处理（A/D和D/A转换）尽量靠近天线，从而可以在保持硬件平台不变的情况下，通过仅修改数字信号的处理软件来非常方便地实现通信系统的各种功能。
短波高速跳频电台具有强抗干扰与抗截获能力，在军事上有极为重要的应用。
本文介绍了软件无线电技术应用于短波高速跳频通信电台的基本情况，阐述了跳频通信的基本思想。
在此基础上讨论了一种基于软件无线电技术的短波高速跳频电台的软硬件设计方案，指出了其广阔的应用前景，并提出了进一步实现的建议。
关键词：软件无线电，跳频，短波通信，数字信号处理中图分类：TN921. 引言波长在10米到100米的无线电波一般称为短波，其频率在3MHz到30MHz。
由短波的物理特性可知，短波可通过电离层反射传播，无需转发器，传播距离可达上千公里。
短波高速跳频通信电台，就是利用短波可长距离传播的特性，在短波的某个频段上选取一些频点，在这些频点上进行信号传输，以达到保密通信的目的。
然而，短波通信由于其利用的是一个无线时变的变参信道，传输信号存在严重的多径衰落再加上多普勒频移的影响，这使短波信号的接收变得很不稳定，导致通信电台无法达到较高的传输速率。
随着人们对长距离通信的要求不断提高，特别是军事、外交等领域对通信电台能高速、安全、稳定、可靠地传递信息有越来越迫切的需要，现有的短波通信电台必须进行技术革新，以适应新形势下的要求。
软件无线电技术的基本思想是以一个通用、标准、模块化的硬件平台为依托，通过软件编程来实现无线电台的各种功能。
将其应用于短波电台的设计，从而改变了传统的基于硬件、面向用途的电台设计方法。
我们可以通过仅修改信号处理的软件来实现各种不同功能。
功能的软件化实现势必要求减少单一、灵活性差的硬件电路，尤其是减少模拟环节，把数字化处理（A/D和D/A变换）尽量靠近天线。
近年来，随着软件无线电技术的广泛应用，以及相关各项新技术的发展，许多战术电台的设计均采用了软件无线电思想。
美国Sanders公司推出了名为CHESS 【1】(Correlated Hopping Enhanced Spread Spectrum)的新型短波跳频通信系统，并获得了成功。
CHESS系统可以提供4800~19200bps的数据速率,已经通过了美国Defense Information Systems Agency的测试。
这种CHESS短波跳频通信系统采用了一种新的跳频技术——差分跳频技术并且全面采用DSP处理方式，具有很高的传输速率和很高的跳速(5000hop/s),可以有效地对抗跟踪干扰,并具有相当大的抗衰落能力。
可以预见，高跳速、更高数据速率的跳频电台正是跳频通信系统的未来发展方向，软件无线电的概念也已逐渐应用到新型的跳频电台中。
本文介绍的短波高速跳频电台正是基于CHESS思想，并在TMS320VC5510【2】平台上开发实现该高速跳频电台的数字信号处理的相应功能模块。
2. 跳频原理跳频是一种广泛应用的扩频通信方式，它不同于直接序列扩频，并没有真正扩展基带信号的频谱，而是在一个时刻将要发送的基带信号放在事先选定好的一系列通信频率点中的一个频率点上来发送，在该频率点做短暂停留，然后迅速切换到另一个频率点再发送数据。
这样在一段较长时间来看，发送信号占用了一个比实际基带信号的带宽要宽很多的频带，因此，我们也称跳频是一种扩频方式。
如图1所示：频域fFig1 hop frequency principle map实际上，图1中横轴为时间轴，纵轴为频率轴。
其中有“signal”字样的每个小方块的横轴方向跨度代表信号持续时间，纵轴方向跨度代表信号在该段时间内所占的频率范围。
可以看出，在一个时隙内，基带信号所占的频谱并没有被扩展，它只占据一个很窄的频带（信号自身带宽），信号在该时隙内稳定一段时间（略小于时隙宽度），然后在下一个时隙跳变到另一个频率点，这样便实现了频率跳变。
换句话说，在某一个时刻，在跳频信号的全频段上至多只有一个频率点上有信号存在。
由图1可见，正是信号在不同频点上跳变，按时间记录其跳变轨迹，便形成了一幅跳频图案。
对于通信双方来说，只要相互知道跳频图案的跳变规律，便可以在对应的时间点上到相应的频点上去接收或发送信号，实现通信。
对于不知道收发双方约定的跳频图案规律的第三方，便不可能截取数据，这样便达到了保密通信的目的。
然而，对于跳频通信系统来说，最为重要的技术就是跳频同步。
收发双方必须同步于同一时隙，即找准每一时隙的开始时刻，这样才能顺利的获取约定好的跳频图案中的频率点的信号。
对于高速跳频通信系统来说，每个频点的信号只在该频点上驻留很短的时间，例如，对于5000跳/秒的跳频电台，其每跳信号持续200us，如果同步不准，必然会引起跳频信号接收错乱，误码严重，从而不能通信。
3. 短波高速跳频通信系统本文讨论的短波高速跳频通信电台是在3MHz 到30MHz 的频段上，根据信道探测估计【3】的结果来选择一段频段，在该段频段总共设计256个可选频点，每相邻两个频点之间是等间隔的。
根据信道实时情况选取其中64个可用频点进行跳频变化以传输数据。
初步设计调频电台跳频速率为5000跳/秒。
3.1系统逻辑结构图2是高速跳频系统发送的逻辑框图。
图2高速跳频系统发送的逻辑框图Fig2 send part logical diagram of high speed HF system待发送数据经过器扰码后，可根据实际数据速率情况，以若干bit 为一组形成一个频率号Fc ，该频率号对应一个跳频频点，相当于进行FSK 调制，产生一个单频信号。
为了抗码间干扰，对FSK 信号进行升余弦成型滤波，然后再调制到发送频率上，经过A/D 转换到射频端，最后通过天线将信号发送出去。
对于接收部分，与发送逻辑是完全对偶的关系，其中关键步骤是解跳模块的设计，关于解跳逻辑框图可参见图6。
3.2 硬件平台软件无线电化的硬件平台要完成整个短波通信过程，除了需要实现信号基带处理功能外，还需要软件无线电模块和射频天线。
综合考虑性价比，本课题中采用的硬件平台采用的是中频数字化方案软件无线电平台。
如图3所示：图3 软件无线电平台逻辑图 Fig3 logical diagram of SDR从图3可以看出，在发送端，数据终端或语音终端将数字信息送入基带信号处理器（高速通用DSP），然后DSP将对这些数字信息进行基带处理，得到数字化的基带信号通过EMIF 接口送入FPGA进行数字中频处理（频谱上搬移过程），用数字化的方法将信号搬移中频上，数字化的中频信号再经过宽带D/A转换器转化为模拟信号，最后经由射频电路将载有信息的电磁波送入自由空间。
当电磁波到达接收端后，经过前端电路的之后的模拟中频信号将通过宽带A/D转换器转化为数字信号，并送入FPGA经行中频处理（频谱下搬移过程），FPGA 在把解调以后的数字基带信号通过EMIF接口送入DSP，DSP在完成接收基带处理以后，将把信息序列送入远端的语音终端或数据终端。
这样就完成了一次完整的通信过程。
对于其中的通用数字信号处理器本课题选用了TEXAS INSTRUMENTS公司的DSP芯片——TMS320VC5510【2】作为短波高速跳频系统实现的硬件载体。
TMS320VC55x系列是TI公司定点处理器的第四代产品，它具有运算速度高，使用灵活，功耗低等优点，其不仅采用改进的哈佛结构，还在CPU中添加了特定的硬件逻辑、片上存储区、片上外设和特定的指令集，这不仅还可以满足数字信号处理大数据量、高速的要求，还可以快速的完成数字信号处理中的特殊运算。
3.3 主要算法与软件设计为了实现高速跳频通信系统，主要有两大问题。
一是跳频码的同步；二是跳频序列的设计。
跳频同步的算法主要有滑动相关法，抛物线拟合算法【5】等。
跳频序列设计主要按照3DES 【4】算法来设计。
3.3.1 同步算法简介我们利用快速傅立叶变换(FFT)【6】滑动窗来接收信号，即滑窗每一定时间滑动一次，通过计算窗内信号的傅立叶变换，我们可以不断获得信号的频域信息，据此根据频点检测算法可以得到有效频点，进而还原发送信息。
但在实际接收过程中，发送信号到达接收端的延迟以及本地振荡器的误差，将会导致加窗傅立叶变换位置会与理想的位置有偏差。
这样的偏差会使后面的频点检测不能以高的可靠性进行。
图4给出了接收信号波形以及滑窗的情况。
图4 接收信号滑动窗示意图Fig4 slide windows diagram of received signal这样，我们就必须解决滑动窗位置调整的问题。
本文仅介绍一种滑动相关同步法。
如图5所示：图5 滑动相关算法示意图Fig5 slide window correlated algorithm diagram图5为短波跳频通信模块中信号形式，跳频通信中传输数据以“帧”传输，其中一帧包含若干跳，由帧头和数据构成，帧头用来表征帧的起始位置。
信号以“帧”流的形式传播，这些帧不需要连续传送，在相领俩帧间隙内可能没有信号存在。
假设本短波跳频通信中利用64个频率(频率集)，64个频率可以用来做电离层探测。
那么采用“帧头”为Np=64跳长是合理的，即64个频率对应64跳，分别为f1，f2，f3 (64)定义Ms 是DFT 窗长度， 当DFT 窗的起始位置不同时(m=1，2 ，3…Ms)对于帧头的第n 跳(n=1，2，3…Np)可以计算出Ms 个)(f E im n模值，DFT 窗同步能够使得由于窗偏移引起的码间干扰最小，短时傅立叶变换窗同步由一下算法得到：①设m=1，即DFT 窗当前位置②计算帧头第n 跳的DFT 模值()m ni f E ，n=1，2，3…Np③计算相关值R(m)=1()pm nii N fE =∑④m<=Ms 时，m=m+1，回到步骤②⑤找到使得R(m)值最大的m ，认为此时DFT 窗同步找到帧的同步头以后，我们就可以同步解跳接收的跳频信号，把结果送上层处理。
接收解跳过程的逻辑框图如图6所示：图6 解跳逻辑框图Fig6 receive part of HF logical同步算法除了滑动相关法外还有抛物线拟合算法，详见参考文献【5】。
3.3.2 调频序列设计CHESS电台的跳频序列设计采用了一种差分跳频方式，用一种称为G函数【1】的规律来产生跳频图案，其差分跳变方向承载了传输的比特信息。
实质上，这是一种卷积编译码的应用。
为了简化解跳程序，提高效率，本文提出了一种新的跳频序列设计思想。
采用3DES算法【4】产生随机数来进行加密，将输出结果的若干比特组成一组行成一个整数，该整数对应一个频率号，发送端根据该频率号产生一个对应的单频信号。
