=4 第4章 MC9S12单片机开发工具

逐次逼近型A/D 由一个比较器和D/A 转换器通过逐次 比较逻辑构成，从MSB 开始，顺序地对每一位将输入 电压与内置D/A 转换器输出进行比较，经n 次比较而输 出数字值。其电路规模属于中等。
9S12的A/D模块主要特性
8位/10位可选择的转换精度； 速度快，每进行一次10位的转换，仅
仅需要7nS； 采样时间可编程； 左对齐/右对齐的数据格式，有符号/
控制寄存器2—ATDCTL2
ADPU：A/D模块的电源管理。1=正常模式，0=低功耗 模式。
AFFC：标志位快速清零。1=对转换结果寄存器访问会 自动清除标志位，0=正常模式，访问结果寄存器前读状 态寄存器1可以清楚转换完成标志CCF。
AWAI：等待时进入低功耗模式。1=进入，0=正常工作。 ETRIGLE、ETRIGP：外部触发的边沿/极性控制。 ETRIGE：上两位的使能位。允许在PAD7输入外部触发
AN7/ETRIG/PAD7（58）：模拟量输入通道7， 通用数字输入端口。它也可以被配置为A/D 转换 的外部触发引脚。
AN6/PAD6 - AN0/PAD0（51-57）：模拟量输入 通道6-0，通用数字输入端口。不可以被用作外部 触发引脚。PAD0通过50K滑动变阻器接到VCC， 调可变电阻可以调试A/D转换。
没有PS4-PS7
PORTAD
只能输入
1、通用I/O接口
I/O口作为输入使用
设置方向寄存器（DDRx）为输入（0X00） 随时读取I/O口的数据寄存器（PORTx）
I/O口作为输出使用
设置方向寄存器（DDRx）为输出（0XFF） 设置驱动能力寄存器（非必须） 拉电阻选择（非必须） 随时写入I/O口数据寄存器（PORTx）
A/D时钟的计算公式如右图。

使能电压调整模块，VDD1/2，VDDPLL使用内部2.5V电源
VREGEN引脚接地
– 禁止模块，VDD1/2，VDDPLL接外部2.5V电源
VDDR、VSSR：电压调整模块及I/O供电，分别接电源和地，之间要接去耦电
容
6
第3章 MC9S12单片机的内核及片上资源
时钟和锁相环及相关引脚
EXTAL、XTAL：接外部振荡器 RESET：接外部复位，低电平有效 XFC：接锁相环滤波电容 VDDPLL、VSSPLL：锁相环供电引脚。使能电压调整模块 （ VREGEN 上拉）时，该引脚直接去耦电容。
处理器对两个操作数进行运算时，按照无符号数求得结果， 并相应设置进位标志；同时，根据是否超出有符号数的范围设 置溢出标志。
22
第3章 MC9S12单片机的内核及片上资源
0000 0100 0000 1011 0000 1111 按无符号数对待 4 + 11 15 按无符号数对待 7 + 251 258 C= 1 按无符号数对待 9 + 124 133 C =0 按无符号数对待 135 + 245 380 C =1 按带符号数对待 （+） 4 + （+）11 （+）15 按带符号数对待 （+）7 + （-）5 （+）2 V =0 按带符号数对待 （+）9 + （+）124 （+）133 V=1 按带符号数对待 （-）121 + （-）11 （-）132 V=1
作为普通I/O口时，为PORTT，输入输出。
15
第3章 MC9S12单片机的内核及片上资源
SPI、PWM及相关引脚
2个SPI口
– MISO：主机输入/从 机输出 – MOSI：主机输出/从

4.2 S12中断 优先级
4.2 S12中断 优先级
4.2 S12中断优先级
表6.2中的最后一列表示最高优先级中断设定寄存器（HPRIO）中 可以设置的数值，通过设置该寄存器，可以将某个可屏蔽中断的优先级 “推进”为可屏蔽中断中的最高优先级中断。最高优先级中断设定寄存 器（INTCR）如图6.4所示。
4.1.2 S12单片机的中断
S12系列单片机的中断分为可屏蔽中断和不可屏蔽中断。S12的编 程模型中有一个条件代码寄存器，如图6.2所示，其中的X位和I位与中 断相关，X位是不可屏蔽中断的屏蔽位，置为“1”则不可屏蔽中断被关 闭，置为“0”则允许不可屏蔽中断；I位是可屏蔽中断的屏蔽位，置为 “1” 则可屏蔽中断被关闭，置为“0”则允许可屏蔽中断。在系统复位时， 这些中断屏蔽位默认为“1”，所以单片机复位后，不可屏蔽中断和可屏 蔽中断都处于关闭状态。
4.1 S12中断系统概述
4.1.2 S12单片机的中断
1．不可屏蔽中断 不可屏蔽中断包括软件中断、非法指令陷阱和 中断，下面简要介绍 常用的几个不可屏蔽中断。 （1）软件中断 SWI实质上是一条指令，但其执行过程与中断相同，即通过中断矢 量确定目标地址，中断矢量为$FFF6～$FFF7，它自动保存MCU的寄存 器和返回地址，最后必须通过RTI指令返回。 （2）非法指令陷阱 MCU正常工作时，每次获得的都是由汇编或编译程序生成的有效操 作码，MCU能够正确解释并执行它们，但当受到干扰或系统出现混乱时， 可能得到无法识别的操作码，即非法指令，这时MCU自动产生一次中断， 中断矢量地址为$FFF8～$FFF9。
4.1 S12中断系统概述
4.1.1 S12单片机的复位
（3）计算机工作正常（COP）复位 COP系统允许S12检测软件运行故障，通常COP在软件开发过程 中是关闭的。但是，一旦某个基于S12的系统完全运行后，这是一项重 要的安全保障功能之一。COP系统包含一个用户设置的倒计数定时器， 一旦定时器过期，则触发一个系统复位。为了防止定时器过期，执行的 程序必须在倒计数定时器失效之前，向ARM/RESET COP定时器寄存 器（COPRST）中写入$55和$AA。若某个程序陷入一个死循环，它将 不能发送上述必须的信息，因此将产生COP复位。为了有效地实现这 个功能，向COPRST寄存器中写入$55的代码应该有策略的分布在程序 的重要部分，写入$AA的代码则可以放在程序的其他部分。这样，一旦 微控制器在某代码处运行失效，将不会产生需要的代码序列（$55或 $AA），这样就会触发COP复位。可以在程序设计中设置多对$55和 $AA，实现错误恢复功能。

XCLKS/NOACC/PE7 MODB/IPIPE1/PE6 MODA/IPIPE0/PE5
ADDR5/DATA5/PB5 ADDR6/DATA6/PB6 ADDR7/DATA7/PB7
ECLK/PE4 VSSR VDDR
RESET VDDPLL XFC
ADDR5/DATA5/PB5 ADDR6/DATA6/PB6 ADDR7/DATA7/PB7 KWH7/PH7 KWH6/PH6 KWH5/PH5 KWH4/PH4 XCLKS/NOACC/PE7 MODB/IPIPE1/PE6 MODA/IPIPE0/PE5 ECLK/PE4 VSSR VDDR RESET VDDPLL XFC VSSPLL EXTAL XTAL TEST SS1/KWH3/PH3 SCK1/KWH2/PH2 MOSI1/KWH1/PH1 MISO1/KWH0/PH0 LSTRB/TAGLO/PE3 R/W/PE2 IRQ/PE1 XIRQ/PE0
84 83 82 81 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61
TEST LSTRB/TAGLO/PE3 R/W/PE2
PJ6/KWJ6/RXCAN4/SDA PJ7/KWJ7/TXCAN4/SCL VREGEN
PP4/KWP4/PWM4 PP5/KWP5/PWM5
PP7/KWP7/PWM7 VDDX VSSX
PS3/TXD1 PS2/RXD1 PS1/TXD0
PS0/RXD0 VSSA VRL
SS1/P WM3/KWP 3/P P 3 SCK1/P WM2/KWP 2/PP2 MOSI1/P WM1/KWP1/PP1 MISO1/P WM0/KWP0/PP0 IOC0/P T0 IOC1/P T1 IOC2/P T2 IOC3/P T3 VDD1 VSS1 IOC4/P T4 IOC5/P T5 IOC6/P T6 IOC7/P T7 MODC/TAGHI/BKGD ADDR0/DATA0/P B0 ADDR1/DATA1/P B1 ADDR2/DATA2/P B2 ADDR3/DATA3/P B3 ADDR4/DATA4/P B4