计算机专业基础综合计算机组成原理（存储器系统的层次结构）
-试卷2
(总分：56.00，做题时间：90分钟)
一、单项选择题(总题数：23，分数：46.00)
1.单项选择题1-40小题。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。（分数：
2.00）__________________________________________________________________________________________
解析：
2.下列关于DRAM和SRAM的说法中，错误的是( )。 I．SRAM不是易失性存储器，而DRAM是易失性存储器Ⅱ．DRAM比SRAM集成度更高，因此读写速度也更快Ⅲ．主存只能由DRAM构成，而高速缓存只能由SRAM 构成Ⅳ．与SRAM相比，DRAM由于需要刷新，所以功耗较高
（分数：2.00）
A.Ⅱ、Ⅲ和Ⅳ
B.I、Ⅲ和Ⅳ
C.I、Ⅱ和Ⅲ
D.I、Ⅱ、Ⅲ和Ⅳ√
解析：解析：SRAM和DRAM都属于易失性存储器，掉电就会丢失，故I错误。SRAM的集成度虽然更低，但速度更快，因此通常用于高速缓存Cache，故Ⅱ错误。主存可以用SRAM实现，只是成本高，故Ⅲ错误。与SRAM相比，DRAM成本低、功耗低，但需要刷新，故Ⅳ错误。
3.某机字长32位，主存容量1 MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映射方式，则Cache地址长度为( )。
（分数：2.00）
A.11位√
B.13位
C.18位
D.20位
解析：解析：主存地址中除去主存字块标记的部分就是Cache地址，结构如下所示：而Cache地址
的格式如下图所示：其中，块长512 B，主存按字(32位)编址，512 B／4 B=128=2 7，即块内字地址7位；Cache共可存放16个块，采用直接映射方式，2 4=16，即Cache字块地址4位。故Cache地址共4+7=11位，选A。
4.在Cache和主存构成的两级存储体系中，Cache的存取时间是100 ns，主存的存取时间是1 000 ns。如果希望有效(平均)存取时间不超过Cache存取时间的15％，则Cache的命中率至少应为( )。
（分数：2.00）
A.90％
B.98％
C.95％
D.99％√
解析：解析：设Cache命中率为a，则(1000+100)(1-a)+100a≤115，解得a≥0．985，故至少为99％。5.下列关于Cache写策略的论述中，错误的是( )。
（分数：2.00）
A.全写法(写直达法)充分保证Cache与主存的一致性
B.采用全写法时，不需要为Cache行设置“脏位／修改位”
C.写回法(回写法)降低了主存带宽需求(即减少了Cache与主存之间的通信量)
D.多处理器系统通常采用写回法√
解析：解析：采用全写法时，主存-Cache数据始终一致，被替换的Cache行不必写回主存，所以不需要为Cache行设置“修改位”。对安全性、可靠性要求高，不允许有主存一Cache数据不一致现象发生的计算机系统，它的Cache必须采用全写法。
6.假定用若干个8K×8位的芯片组成一个32K×32位的存储器，则地址41FOH所在芯片的最大地址是( )。（分数：2.00）
A.0000H
B.4FFFH
C.5FFFH √
D.7FFFH
解析：解析：用8K×8位的芯片组成一个32K×32位的存储器，每行中所需芯片数为4，每列中所需芯片数为4，各行芯片的地址分配如下：第一行(4个芯片并联)：0000H一1FFFH 第二行(4个芯片并联)：2000H 一3FFFH 第三行(4个芯片并联)：4000H一5FFFH 第四行(4个芯片并联)：6000H一7FFFH 故，地址为41FOH 所在芯片的最大地址即5FFFH。
7.某机器采用四体低位交叉存储器，现分别执行下述操作： (1)读取6个连续地址单元中存放的存储字，重复80次； (2)读取8个连续地址单元中存放的存储字，重复60次；则(1)、(2)所花时间之比为( )。（分数：2.00）
A.1：1
B.2：1
C.4：3 √
D.3：4
解析：解析：假设存储器的存取周期为T：在(1)的情况下，连续读取6个存储字需时T+(6—1)×(T／4)=2．25T，但存放连续字中第一个字的存储器需到3T时间后才能进行下一轮读取，故(1)共需时3Tx(80一1)+2．25T=239．75T。在(2)的情况同理，一轮读取需时T+(8一1)×(T/4)=2．75T，但开始下一轮读取需3T时间后，故(2)共需时3T×(60一1)+2．75T=179．75T。综合上述分析，(1)、(2)所花时间之比约为4：3。
8.某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10 ns，主存的存取周期为50 ns。在CPU执行一段程序时，Cache完成存取的次数为4 800次，主存完成的存取次数为200次，该Cache一主存系统的效率是( )。(设Cache和主存不能同时访问。)
（分数：2.00）
A.0．833 √
B.O．856
C.0．958
D.0．862
解析：解析：命中率=4800／(4800+200)=O．96，平均访问时间=0．96×10+(1一0．96)×(10+50)=12 ns，故效率=10／12=0．833。
9.某机字长32位，主存容量1 MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映像方式，则Cache地址长度为( )。
（分数：2.00）
A.11位√
B.13位
C.18位
D.20位
解析：解析：主存地址中除去tag(主存字块标记)的部分就是Cache地址。其中，块长512 B，主存按字编址，512B／(4 B／W)=128W=2 7W，即块内字地址7位。Cache共可存放16个块，采用直接映像方式，2 4=16，即Cache字块地址4位。故Cache地址共4+7=11位，选项A正确。
10.n体(模n)交叉编址存储器在( )时，其存取带宽是单体存储器的n倍。
（分数：2.00）
A.连续访存的n个地址是针对同一个存储模块
B.任何情况下都能
C.连续访存的n个地址是针对不同的存储模块√
D.任何情况下都不能
解析：解析：此题考查凡体(模n)交叉编址存储器的特性。
11.设有主存一Cache层次的存储器，其主存容量1 MB，Cache容量16 KB，每字块有8个字，每字32位，采用直接地址映像方式。若主存地址为35301 H，且CPU访问Cache命中，则该主存块在Cache的第( ) 字块中((3ache起始字块为第0字块)。
（分数：2.00）
A.152 √
B.153
C.154
D.151
解析：解析：主存地址3530lH对应的二进制为0011 0101 0011 0000 0001，现在要分析该地址中哪些位是Cache块内地址、主存字块标记和Cache字块地址。低位是块内地址，每个字块8个字，一个块内有2 5 B(每字32位)，所以低5位表示字块内地址。主存字块标记为高6位(1 MB÷16 KB=64=2 6)，其余01 0011 000即为Cache字块地址，对应的十进制数为152。
12.双端口存储器在( )发生访问冲突。
（分数：2.00）
A.左端口与右端口同时被访问的情况下
B.同时访问左端口与右端口的地址码不同的情况下
C.同时访问左端口与右端口的地址码相同的情况下√
D.任何情况下都不
解析：解析：此题考查双端口存储器的特性。
13.下列关于双端口存储器和交叉存储器的叙述中，正确的是( )。
（分数：2.00）
A.双端口存储器两个端口使用同一组地址线、数据线和读写控制线，同时访问同一区间、同一单元。
B.双端口存储器当两个端口同时访问相同的地址码时必然会发生冲突
C.高位多体交叉存储器的设计依据了程序的局部性原理
D.高位四体交叉存储器可能在一个存储周期内连续访问四个模块√
解析：解析：双端口RAM的两个端口具有2组相互独立的地址线、数据线和读写控制线，因此可以同时访问同一区间、同一单元，故选项A错误。当两个端口同时对相同的单元进行读操作时，不会发生冲突，故选项B错误。高位多体交叉存储器由于在单个存储器中字是连续存放的，所以不能保证程序的局部性原理：而低位多体交叉存储器由于是交叉存放，所以能很好地满足程序的局部性原理，故选项c错误。高位四体交叉存储器虽然不能满足程序的连续读取，但仍可能一次连续读出彼此地址相差一个存储体容量的4个字，只是这样读的概率较小，故选项D正确。
14.下列关于主存一体多字和多体交叉方案的叙述中，不正确的是( )。
（分数：2.00）
A.主存一体多字使每个主存单元同时存储几个主存字，则每一次读操作就同时读出几个主存字，大大提高了主存读出一个字的平均速度
B.多体交叉编址把主存储器分成几个能独立读写的、字长为多个主存字的主体√
C.主存一体多字需要把每次读出的几个主存字保存在一个位数足够长的存储器中
D.多体交叉编址按读写需要情况，分别对每个存储体执行读写，几个存储体协同运行，提高了存储体的读写速度
解析：解析：主存一体多字的优点是：通过加宽每个主存单元的宽度，增加每个主存单元所包括的数据位数，使每个主存单元同时存储几个主存字，则每一次读操作就同时读出了几个主存字，使读出一个主存字的平均读出时间变为原来的几分之一。缺点是：每次读出的几个主存字必须首先保存在一个位数足够长的存储器中，等待通过数据总线分几次把它们传送走。因此，选项A、C是正确的。多体交叉编址的优点是：把主存储器分成几个能独立读写的、字长为一个主存字的主体。由此可知选项B是错误的。多体交叉编址按读写需要情况，分别对每个存储体执行读写；通过合理的组织方式，使几个存储体协同运行，从而提供出比单个存储体更高的(几倍)读写速度。
15.设存储器容量为32字，字长为64位。模块数m=4，采用低位交叉方式。存储周期T=200 ns，数据总线宽度为64位，总线传输周期r=50 ns。该交叉存储器的带宽是( )。
（分数：2.00）
A.32×10 7 b／s
B.8×10 7 b／s
C.73×10 7 b／s √
D.18×10 7 b／s
解析：解析：低位交叉存储器连续读出4个字所需的时间为 t=T+(m一1)×r=200 ns+3×50 ns=350
ns=3．5×10-7 s 故带宽为W=64×4 b／(3．5×10 -7s)=73×10 7 b／s
16.某机器采用四体低位交叉存储器，现分别执行下述操作： (1)读取6个连续地址单元中存放的存储字，重复80次； (2)读取8个连续地址单元中存放的存储字，重复60次。则(1)和(2)所花时间之比为( )。（分数：2.00）
A.1：1
B.2：1
C.4：3 √
D.3：4
解析：解析：假设存储器的存取周期为T：(1)的情况下，连续读取6个存储字需时T+(6一1)×(T/4)=2．25T，但存放连续字中第一个字的存储器需到3T时间后才能进行下一轮读取，故(1)共需时
3Tx(80—1)+2．25T=239．75T。(2)的情况同理，一轮读取需时T+(8一1)×(T／4)=2．75T，但开始下一轮读取需3T时间后，故(2)共需时3Tx(60—1)+2．75T=179．75T。综合上述分析，(1)、(2)所花时间之比约为4：3。
17.设n体交叉编址(低位交叉)存储器中每个体的存储字长等于数据总线宽度，每个体存取一个字的存取周期为T，总线传输周期为t，则T与t的关系以及读取地址连续的n个字需要的时间分别是( )。
（分数：2.00）
A.T=t，T+nt
B.T=(n-1)t，T+nt
C.T=nt，T+nt
D.T=nt，T+(n-1)t √
解析：解析：此题考查n体交叉编址(低位交叉)存储器的性能分析。
18.实现虚拟存储器的关键是虚拟地址向实际地址的快速变换。为此，在处理器内部设置一个特殊的Cache 来记录最近使用页的页表项，以快速完成地址转换。不同文献对这个特殊的Cache有不同的称呼。下列选项中，不属于这些称呼的是( )。
（分数：2.00）
A.转换旁视缓冲器(TLB)
B.转换后援缓冲器
C.快表
D.慢表√
解析：解析：不同文献对变换旁视缓冲器TLB有不同的称呼。
19.虚拟存储器不能解决的问题是( )。
（分数：2.00）
A.存储系统成本高
B.编程空间受限
C.访存速度慢√
D.多道程序共享主存而引发的信息安全
解析：解析：存储体系／存储层次解决的共性问题就是存储系统成本高。在此基础上，虚拟存储器还解决“编程空间受限”和“多道程序共享主存而引发的信息安全”两个问题，其中后一个问题是通过在地址变换增加地址检查功能来解决的。“访存速度慢”属于Cache，而不是虚拟存储器解决的问题。
20.在页面尺寸为4 KB的页式存储管理中，页表中的内容依次是2、5、6、8、7、11，则物理地址32773对应的逻辑地址为( )。
（分数：2.00）
A.32773
B.42773
C.12293 √
D.62773
解析：解析：32773=32768+5=1000 0000 0000 0000B+101B=1000 0000 0000 0101 B。后12位为页内地址，前4位为页号。物理页号为8，对应逻辑页号为3=11B。则逻辑地址=110000 0000
0101B=3×4K+3=10240+2048+5=12288+5=12293
21.当缺页故障处理完毕后，处理器将( )。
（分数：2.00）
A.重新执行引发缺页故障的指令√
B.执行导致发生缺页故障的指令的下一条指令
C.重新开始执行发生缺页故障的指令所在的进程
D.终止执行发生缺页故障的指令所在的进程
解析：解析：当处理器欲访问的页面对应的页表项中的“存在位”为0，即表示该页面不在内存中，则处理器发出缺页故障信号。当处理器处理缺页故障后，将重新执行引发缺页故障的指令。
22.页式存储管理系统不会出现( )。
（分数：2.00）
A.抖动／颠簸
B.内零头(内碎片)
C.外零头(外碎片) √
D.越界访问
解析：解析：此题考查的知识点：抖动是页式存储管理特有的现象，因为页式存储管理中指令或数据可能跨页存储;页式存储管理会出现内零头，段式存储管理会出现外零头；任何一种存储管理都面临着越界访问的危险。
23.下列关于页式存储管理与段式存储管理的区别的论述中，正确的是( )。
（分数：2.00）
A.页式存储管理更有利于存储保护
B.段式存储管理的存储空间利用率较高
C.在段式存储管理中，指令或数据不会跨段存储√
D.段的尺寸要大于页的尺寸
解析：解析：此题考查的知识点：段式存储管理更有利于存储保护；页式存储管理的存储空间利用率较高。在段式存储管理中指令或数据不会跨段存储；段的尺寸可大可小，而页的尺寸是固定的。
二、综合应用题(总题数：5，分数：10.00)
24.综合应用题41-47小题。（分数：2.00）
__________________________________________________________________________________________ 解析：
25.用快表(页表)的虚实地址转换条件，快表放在相联存储器中，其容量为8个存储单元，问： (1)当CPU 按虚地址1去访问主存时主存的实地址码是多少? (2)当CPU按虚地址2去访问主存时主存的实地址码是多
少? (3)当CPU按虚地址3去访问主存时主存的实地址码是多少
（分数：2.00）
__________________________________________________________________________________________ 正确答案：(正确答案：(1)用虚拟地址为1的页号15作为快表检索项，查得页号为15的页在主存中的起始地址为80000，故将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。 (2)主存实地址码=96000+0128=96128。 (3)虚拟地址3的页号为48，当用48作检索项在快表中检索时，没有检索到页号为48的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，
则将该页号及该页在主存中的起始地址写入主存;如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入快表。)
解析：
26.假设CPU执行某段程序时，950次从Cache得到数据，50次从主存得到数据，已知Cache存取周期为
50 ns，主存存取周期为200 ns(设每次访问时，Cache访问与主存访问并发进行，如Cache命中则中断主
存的访问)。求：(1)Cache的命中率。(2)平均访问时间。(3)Cache一主存系统的效率。
（分数：2.00）
__________________________________________________________________________________________
正确答案：(正确答案：(1)Cache未命中情况下才需要从主存取数据，故 Cache的命中率=Cache命中次数÷(Cache命中次数+Cache未命中次数) =950÷(950+50) =0．95 (2)平均访问时间=(950×50 ns+50×200 ns)÷1000=57．5 ns (3)Cache一主存系统的效率=Cache存取周期／平均访问时间=50÷57．5×100％
=87．0％)
解析：
27.已知某8位机的主存采用半导体存储器，地址码为18位，若使用4K×4位RAM芯片组成该机所允许的
最大主存空间，并选用模块条的形式，问： (1)若每个模块条为32K×8位，共需几个模块条? (2)每个模块内共有多少片RAM芯片? (3)主存共需多少RAM芯片?CPU如何选择各模块条?
（分数：2.00）
__________________________________________________________________________________________
正确答案：(正确答案：(1)由于主存地址码给定18位，所以最大存储空间为2 18 =256 KB，主存的最大容量为256 KB现每个模块条的存储容量为32 KB，所以主存共需256 KB÷32 KB=8块板。 (2)每个模块条的存储容量为32 KB，现使用4K×4位的RAM芯片拼成4K×8位(共8组)，用地址码的低12位(A 0～A 11 )
直接接到芯片地址输入端，然后用地址的高3位(A 14～A 12 )通过3线一8线译码器输出，分别接到8组芯片的选片端。共有8×2=16个RAM。 (3)据前面所得，共需8个模块条，每个模块条上有16片芯片，故主存共需8×16=128片RAM芯片。)
解析：
28.设某机中，CPU的地址总线为A 15一A 0，数据总线为D 7～D 0 (A 0、D 0为最低位)。存储器地址
空间为3000H～67FFH。其中3000H一4FFFH为ROM区，选用4K×2的ROM芯片；5000H一67FFH为RAM区，选用2K×4的SRAM芯片。请问： (1)组成该存储器需要多少片ROM芯片和SRAM芯片? (2)ROM芯片、SRAM 芯片各需连接CPU的哪几根地址线和数据线? (3)应如何设置片选信号，分别写出各片选信号的逻辑表达式。（分数：2.00）
__________________________________________________________________________________________
正确答案：(正确答案：(1)已知数据总线为8位，ROM区为3000H～4FFFFH，故ROM的容量为8K×8 b；ROM 芯片数=(8K×8 b)÷(4K×2b)=8片(分为2组，每组4片)。RAM区为5000H～67FFH，故RAM的容量为6K×8b；SRAM芯片数=(6K×8b)÷(2K×4b)=6片(分为3组，每组2片)。 (2)ROM芯片的容量为4K×2，具有12根地址线、2根数据线，因此ROM芯片的地址线连接CPu地址线的低12位A 11～A 0，每组ROM内的4片芯片分别连接CPU数据线的D 7 D 6、D 5 D 4、D 3 D 2、D 1 D 0。SRAM芯片的容量为2K×4，具有11根
地址线、4根数据线，因此SRAM芯片的地址线连接CPU地址线的低11位A 10～A 0，每组SRAM内的2片芯片分别连接CPU数据线的D 7 D 6 D 5 D 4、D 3 D 2 D 1 D 0。 (3)ROM区有2个片选信号，RAM区有3
个片选信号，共需5个片选信号，根据地址分配的要求，各片选信号的逻辑表达式如下： CS 0 =A 15 A 14 A 13 A 12 CS 1 =A 15 A 14 A 13 A 12 CS 2 =A 15 A 14 A 13 A 12 A 11 CS 3 =A 15 A 14 A 13 A 12 A 11 CS 4 =A 15 A 14 A 13 A 12 A 11)
解析：
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
计算机组成原理考试试题纸（A卷） 课程：计算机组成原理及系统结构班级学号：姓名： 题号一二三四五六七八九总分题分 一、选择题（10分） 1. 冯·诺依曼（Von Neumann）机工作方式的基本特点是。 A．指令流单数据流 B．按地址访问并顺序执行指令 C．堆栈操作 D．存储器按内容选择地址 2. 若一个数的编码是10000111，它的真值为+7，则该编码是。 Ａ．原码Ｂ．反码Ｃ．补码Ｄ．移码 3. 若寄存器中存放的是数据的，则经过一次算术右移操作后， 结果相当于原来的数除以2。 Ａ．原码Ｂ．反码Ｃ．补码Ｄ．无符号数 4．采用虚拟存储器的主要目的是。 A.提高主存储器的存取速度 B. 扩大主存储器的存储空间，并能进行自动管理调度 Ｃ.提高外存储器的存取速度 Ｄ.扩大外存储器的存储空间 5．需要刷新的存储器是。 A. Cache B.ROM C.静态存储器 D.动态存储器 6．在指令格式中，采用扩展操作码设计方案的目的是。 A.保持指令字长度不变而增加寻址空间 B. 增加指令字长度 C. 保持指令字长度不变而增加指令操作的数量 D.减少指令字长度 7.操作控制器的功能是。 A. 产生时序信号 B. 从主存取出一条指令 C. 完成指令操作码译码 D. 从主存取出指令，完成指令操作码译码，并产生有关的操作控制 信号，以解释执行该指令 8.计算机中使用总线结构便于增减外设，同时。 Ａ. 减少了信息传输量Ｂ. 提高了信息传输速度 Ｃ. 减少了信息传输线的条数Ｄ. 三者均正确 9.周期挪用方式常用于______中。 A. 直接内存存取方式的输入/输出 B. 直接程序传送方式的输入/输出 C. CPU的某寄存器与存储器之间的直接程序传送 D. 程序中断方式的输入/输出 10．如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求，若要调整中断事件的响应次序，可以通过______实现。 A.中断嵌套 B.中断向量 c.中断响应 D.中断屏蔽 二．填空题（20分） 1. 计算机系统结构的发展和演变看,早期的计算机是以为中心 的系统结构,而近代的计算机是以为中心的系统结构。 2. 在浮点加法运算中，主要的操作内容及步骤是、、。 3. 在多级存储体系中,Cache存储器的主要功能是，虚拟 存储器的主要功能是。 4. 确定计算机指令系统应满足的基本要求是、和。 5. 集中式总线控制可分为、和三种，其中 响应时间最快，对电路的故障最敏感。 6.计算机系统中，CPU对外设的管理方式有：______方式、______方式、____ _方式、__ ___方式、___ __方式五种。
湖南师范大学2012—2013学年第一学期信息与计算科学专业2011年级期末/ 补考/重修课程 计算机组成原理考核试题 出卷人：毛禄广 课程代码：考核方式: 考试时量：分钟试卷类型：A/B/C/D 一、单选题（30分，每题2分） 1. 算术逻辑单元的简称为（）B A、CPU。 B、ALU。 C、CU。 D、MAR。 2. EPROM是指（）D A.读写存储器 B.只读存储器 C.闪速存储器 D.可擦除可编程只读存储器 3. 异步通信的应答方式不包括（）D A、不互锁 B、半互锁 C、全互锁 D、以上都不包括 4. 三种集中式总线仲裁中，______方式对电路故障最敏感。A A、链式查询 B. 计数器定时查询 C. 独立请求D、以上都不正确 5. 下面说法正确的是：（）B A、存储系统层次结构主要体现在缓存-主存层次上； B、缓存-主存层次主要解决CPU和主存速度不匹配的问题； C、主存和缓存之间的数据调动对程序员也是不透明的； D、主存和辅存之间的数据调动由硬件单独完成。 6. 动态RAM的刷新不包括( ) D A、集中刷新 B、分散刷新 C、异步刷新 D、同步刷新 7. 关于程序查询方式、中断方式、DMA方式说法错误的是（）D A、程序查询方式使CPU和I/O设备处于串行工作状态，CPU工作效率不高； B、中断方式进一步提高了CPU的工作效率； C、三者中DMA方式中CPU的工作效率最高； D、以上都不正确。 第 1 页共5 页 8. 发生中断请求的条件不包括（）D A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 9. DMA的数据传送过程不包括（）A A、初始化 B、预处理 C、数据传送 D、后处理 10. 下列数中最大的数为（）B A.（10010101）2 B.（227）8 C.（96）8 D.（143）5 11. 设32位浮点数中，符号位为1位，阶码为8位，尾数位为23位，则它所能表示的最大规．格化正数为（）B A +（2 – 2-23）×2+127B．[1+（1 – 2-23）]×2+127 C．+（2 – 223）×2+255D．2+127 -223 12. 定点运算中，现代计算机都采用_______做加减法运算。（）B A、原码 B、补码 C、反码 D、移码 13._________中乘积的符号位在运算过程中自然形成。（）C A、原码一位乘 B、原码两位乘 C、补码一位乘 D、以上都不是 14.设x为真值，x*为绝对值，则[-x*]补=[-x]补能否成立（）C A、一定成立 B、不一定成立 C、不能成立 D、以上都不正确 15. 最少可以用几位二进制数即可表示任一5位长的十进制整数。（）A A、17 B、16 C、15 D、18 二、填空题（共10分，每题1分） 1.总线控制分为判优控制和________。（通信控制） 2.总线通信常用四种方式________、异步通信、半同步通信、分离式通信。（同步通信） 3.按在计算机系统中的作用不同，存储器主要分为主存储器、辅助存储器、_________。（缓冲存 储器） 4.随机存取存储器按其存储信息的原理不同，可分为静态RAM和__________。（动态RAM） 5.I/O设备与主机交换信息的五种控制方式是程序查询方式、中断方式和、_________、I/O通道方 式和I/O处理机方式。（DMA方式） 6.程序查询方式中为了完成查询需要执行的三条指令分别为测试指令、________、转移指令。（传 送指令） 7.浮点数由阶码和________两部分组成。（尾数） 8.二进制数-0.1101的补码为__________。（10011） 9._______是补码一位乘中乘数符号为负时的方法。（校正法）
计算机组成原理试题6 一、选择题（共5分，每题1分） 1．某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是______。 A．-127 ～127； B．-128 ～+128； C．-128 ～+127； D．-128 ～+128。 2．在______的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O 指令。 A．单总线； B．双总线； C．三总线； D．以上三种总线。 3．某计算机字长是32位，它的存储容量是64KB．按字编址，它的寻址范围是______。 A．16KB； B．16K； C．32K； D．32KB。 4．中断向量可提供______。 A．被选中设备的地址； B．传送数据的起始地址； C．中断服务程序入口地址； D．主程序的断点地址。 5．Cache的地址映象中比较多的采用“按内容寻址”的相联存储器来实现。 A．直接映象； B．全相联映象； C．组相联映象； D．以上都有。 6．总线的异步通信方式______。 A．不采用时钟信号，只采用握手信号； B．既采用时钟信号，又采用握手信号； C．既不采用时钟信号，又不采用握手信号； D．采用时钟信号，不采用握手信号。 7．在磁盘存储器中，查找时间是______。 A．使磁头移动到要找的柱面上所需的时间； B．在磁道上找到要找的扇区所需的时间； C．在扇区中找到要找的数据所需的时间。 D．以上都不对。 8．在控制器的控制信号中，相容的信号是______的信号。 A．可以相互替代； B．可以相继出现； C．可以同时出现；
D．不可以同时出现。 9．计算机操作的最小单位时间是______。 A．时钟周期； B．指令周期； C．CPU周期； D．执行周期。 10．CPU不包括______。 A．地址寄存器； B．指令寄存器IR； C．地址译码器； D．通用寄存器。 11．寻址便于处理数组问题。 A．间接寻址； B．变址寻址； C．相对寻址； D．立即寻址。 12．设寄存器内容为10000000，若它等于0，则为______。 A．原码； B．补码； C．反码； D．移码。 13．若一个8比特组成的字符至少需10个比特来传送，这是______传送方式。 A．同步； B．异步； C．并联； D．混合。 14．设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是。（存储器4） A．8MB； B．2M； C．4M； D．16M。 15．寻址对于实现程序浮动提供了较好的支持。 A．间接寻址； B．变址寻址； C．相对寻址； D．直接寻址。 16．超标量技术是______。 A．缩短原来流水线的处理器周期； B．在每个时钟周期内同时并发多条指令； C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令； D．以上都不对。 17．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于______。 A．同步控制；
[考研类试卷]计算机专业基础综合（存储器系统的层次结构）模拟试卷 2 一、单项选择题 1-40小题，每小题2分，共80分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。 1 下列关于DRAM和SRAM的说法中，错误的是( )。 Ⅰ．SRAM不是易失性存储器，而DRAM是易失性存储器 Ⅱ．DRAM比SRAM集成度更高，因此读写速度也更快 Ⅲ．主存只能由DRAM构成，而高速缓存只能由SRAM构成 Ⅳ．与SRAM相比，DRAM由于需要刷新，所以功耗较高 （A）Ⅱ、Ⅲ和Ⅳ （B）Ⅰ、Ⅲ和Ⅳ （C）Ⅰ、Ⅱ和Ⅲ （D）Ⅰ、Ⅱ、Ⅲ和Ⅳ 2 某机字长32位，主存容量1 MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映射方式，则Cache地址长度为( )。 （A）11位 （B）13位 （C）18位 （D）20位 3 在Cache和主存构成的两级存储体系中，Cache的存取时间是100ns，主存的存取时间是1000ns。如果希望有效(平均)存取时间不超过(；ache存取时间的15％，则Cache的命中率至少应为( )。
（A）90％ （B）98％ （C）95％ （D）99％ 4 下列关于Cache写策略的论述中，错误的是( )。 （A）全写法(写直达法)充分保证Cache与主存的一致性 （B）采用全写法时，不需要为Cache行设置“脏位／修改位” （C）写回法(回写法)降低了主存带宽需求(即减少了Cache与主存之间的通信量) （D）多处理器系统通常采用写回法 5 假定用若干个8K×8位的芯片组成一个32K×32位的存储器，则地址41FDH所在芯片的最大地址是( )。 （A）0000H （B）4FFFH （C）5FFFH （D）7FFFH 6 某机器采用四体低位交叉存储器，现分别执行下述操作： (1)读取6个连续地址单元中存放的存储字，重复80次； (2)读取8个连续地址单元中存放的存储字，重复60次； 则(1)、(2)所花时间之比为( )。 （A）1：1
1.数字电子计算机的主要特点是存储容量大、（运算速度快），（运算精度高）。 2.计算机各组成部件相互连接方式，从早期的以（存储器）为中心，发展到现在以（运算器）为中心。 3.指令寄存器寄存的是（C ） A、下一条要执行的指令 B、已执行完了的指令 C 、正在执行的指令D、要转移的指令 4.衡量计算机的性能指标主要有哪些（答主要的三项指标），并说明为什么？ 解：衡量计算机性能的指标主要有：计算速度、存储容量和通讯带宽等，计算机速度是反映CPU性能，也是反映计算机能力的主要指标之一。存储容量反映出计算机可以处理的数据量空间的大小。带宽反映出计算机处理信息的通讯能力。 5,决定指令执行顺序的寄存器是（PC）,而记录指令执行结果的状态的寄存器是（状态字寄存器） 6.最早提出“存储程序程序”概念的是（A ） A、Babbage B、V.Neumann C、Pascal D、Bell 7.如何理解计算机组成和计算机体系结构？ 8.第一台电子计算机（ENIAC）是于1946年交付使用。 9.单地址指令中为了实现两个数的算术运算，除地址码指明的一个操作数外，另一个采用（隐含）寻址方法。 10.假定指令系统有m条指令，指令操作码的位数为N位，则N至少应当等于（）。 11.用n+1位字长（含一位符号位）表示原码定点整数时，所能表示的数值范围是（0﹤﹦N ）；用n+1位字长（含一位符号位）表示原码定点小数时，所能表示的数值范围是（） 1. CPU包括（）两部分。 A、ALU和累加器 B、ALU和控制器 C、运算器和控制器 D、ALU和主存储器 C 2. 计算机运算速度的单位是（）。 A、MTBF B、MIPS C、MHZ D、MB B 3. 若十六进数微AC.B，则其十进制数为（）。 A、254.54 B、2763 C、172.6875 D、172.625 C 4. 若十进制数据为137.5则其八进制数为（）。 A、89.8 B、211.4 C、211.5 D、1011111.101
计算机组成原理试题5 一、选择题（共5分，每题1分） 1．设寄存器内容为80H，若它对应的真值是– 127，则该机器数是 A．原码； B．补码； C．反码； D．移码。 2．下列叙述中是正确的。 A．程序中断方式中有中断请求，DMA方式中没有中断请求； B．程序中断方式和DMA方式中实现数据传送都需中断请求； C．程序中断方式和DMA方式中都有中断请求，但目的不同； D．DMA要等到指令周期结束时才进行周期窃取。 3．设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是。 A．224； B．223； C．222； D．221。 4．在中断接口电路中，向量地址可通过送至CPU。 A．地址线； B．数据线； C．控制线； D．状态线。 5．在程序的执行过程中，Cache与主存的地址映象是由。 A．程序员调度的； B．操作系统管理的； C．由程序员和操作系统共同协调完成的； D．硬件自动完成的。 6．总线复用方式可以______。 A．提高总线的传输带宽； B．增加总线的功能； C．减少总线中信号线的数量； D．提高CUP利用率。 7．下列说法中正确的是。 A．Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分； B．主存储器只由易失性的随机读写存储器构成； C．单体多字存储器主要解决访存速度的问题； D．Cache不与主存统一编址，Cache的地址空间不是主存地址空间的一部分。 8．在采用增量计数器法的微指令中，下一条微指令的地址______。 A．在当前的微指令中； B．在微指令地址计数器中； C．在程序计数器； D．在CPU中。 9．由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由______来确定。 A．指令周期； B．存取周期； C．间址周期； D．执行周期。
计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D
10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。
华东交通大学2014—2015学年第二学期考试卷 试卷编号： （ A ）卷 计算机组成原理 课程 课程类别：必√、限、任 闭卷（ ）、开卷(范围)（√）：仅限上课教材考试日期：2015-6-25 考生注意事项：1、本试卷共 页，总分100分，考试时间120分钟。 2、考试结束后，考生不得将试卷、答题纸和草稿纸带出考场。 一、填空题（每空1分，共20分）。 1、外部设备包括_______、_______和_______，又叫外围设备。 2、系统软件主要包括_______、_______和________。 3、4位二进制数可表示______种代码，8位二进制数可表示_______种代码。 4、浮点数运算可由_______运算和_______来实现。 5、一条指令包括_______和_______两个部分，它们都是采用_______表示的。 6、主机对主存的主要要求是_______、_______和________、_______。 7、控制器的三个功能是决定_______，给出_______，处理_______。 二、选择题（每题2分，共30分） 1、已知：[X]补=，[Y]补=01001010，则[X-Y]补=______。 A. B. C. D.溢出 2、在用________表示的机器中，零的表示是唯一的。 A.原码 B.反码 C.补码 D.阶码 存储器的内容应与主存储器的相应单元的内容_______。
A.保持一致 B.可以不一致 C.无关 4、在总线中地址总线的功能是_______。 A.用于选择存储器单元 B.用于选择存储器单元和各个通用寄存器 C. 用于选择进行信息传输的设备 D.用于选择指定存储器单元和选择I/O设备接口电路的地址 5、现代计算机的处理对象是________。 A.二进制数 B. 文字 C. 十进制数 D.电压、电流 6、计算机中数据处理中心是________。 A.主机 B.运算器 C. 控制器 O系统 7、中断向量地址是_______。 A.子程序的入口地址 B.中断服务子程序的入口地址 C.中断服务子程序入口地址指示器 D. 外设程序入口地址 8、计算机存储器用来存放被运算的数据和程序，如果读出一个存储单元的内容后，该单元的内容________。 A.清零 B.保持不变 C.被取走 D. 不定 9、CPU中通过寄存器的位数决定________。 A.指令长度 B.数的精度 C.机器字长 D.主存储量 10、下列哪种指令不属于程序控制指令。 A. 无条件转移指令 B. 条件转移指令 C. 中断隐指令 D. 转移指令 11、计算机的中央处理器是指_________。 A. 主机 B. 运算器 C. CPU D. 控制器 12、计算机可以运行用各种高级程序语言设计编写的程序，但都必须经过变换成最终计算机能够辨别的，才能执行。 A.二进制机器语言 B.汇编语言 C.中间语言 D.操作系统语言
第3章存储系统 一．判断题 1．计算机的主存是由RAM和ROM两种半导体存储器组成的。 2．CPU可以直接访问主存，而不能直接访问辅存。 3．外（辅）存比主存的存储容量大、存取速度快。 4．动态RAM和静态RAM都是易失性半导体存储器。 5．Cache的功能全部由硬件实现。 6．引入虚拟存储器的目的是为了加快辅存的存取速度。 7．多体交叉存储器主要是为了解决扩充容量的问题。 8．Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。 9．多级存储体系由Cache、主存和辅存构成。 10．在虚拟存储器中，当程序正在执行时，由编译器完成地址映射。 二．选择题 1．主（内）存用来存放。 A．程序 B．数据 C．微程序 D．程序和数据 2．下列存储器中，速度最慢的是。 A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器 3．某一SRAM芯片，容量为16K×1位，则其地址线有。 A．14根 B．16K根 C．16根 D．32根 4．下列部件（设备）中，存取速度最快的是。 A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器 5．在主存和CPU之间增加Cache的目的是。 A．扩大主存的容量 B．增加CPU中通用寄存器的数量 C．解决CPU和主存之间的速度匹配 D．代替CPU中的寄存器工作 6．计算机的存储器采用分级存储体系的目的是。 A．便于读写数据 B．减小机箱的体积 C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾 7．相联存储器是按进行寻址的存储器。 A．地址指定方式 B．堆栈存取方式 C．内容指定方式 D．地址指定与堆栈存取方式结合 8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为。 A．23 B．25 C．50 D．20 9．常用的虚拟存储器由两级存储器组成，其中辅存是大容量的磁表面存储器。 A．主存—辅存 B．快存—主存 C．快存—辅存 D．通用寄存器—主存 10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为。 A．全相联映射 B．直接映射 C．组相联映射 D．混合映射 三．填空题
一、选择题 1.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校 验的字符码是______。 A 11001011 B 11010110 C 11000001 D 11001001 2.8位定点字长的字，采用2的补码表示时，一个字所能表示的整 数范围是______。 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 3.下面浮点运算器的描述中正确的句子是：______。 a)浮点运算器可用阶码部件和尾数部件实现 b)阶码部件可实现加、减、乘、除四种运算 c)阶码部件只进行阶码相加、相减和比较操作 d)尾数部件只进行乘法和减法运算 4.某计算机字长16位，它的存贮容量是64KB，若按字编址，那 么它的寻址范围是______ A. 64K B. 32K C. 64KB D. 32 KB 5.双端口存储器在______情况下会发生读/写冲突。 a)左端口与右端口的地址码不同 b)左端口与右端口的地址码相同 c)左端口与右端口的数据码不同 d)左端口与右端口的数据码相同
6.寄存器间接寻址方式中，操作数处在______。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7.微程序控制器中，机器指令与微指令的关系是______。 a)每一条机器指令由一条微指令来执行 b)每一条机器指令由一段微指令编写的微程序来解释执行 c)每一条机器指令组成的程序可由一条微指令来执行 d)一条微指令由若干条机器指令组 8.按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是 ______。 a)全串行运算的乘法器 b)全并行运算的乘法器 c)串—并行运算的乘法器 d)并—串型运算的乘法器 9.由于CPU内部的操作速度较快，而CPU访问一次主存所花的 时间较长，因此机器周期通常用______来规定。 a)主存中读取一个指令字的最短时间 b)主存中读取一个数据字的最长时间 c)主存中写入一个数据字的平均时间 d)主存中读取一个数据字的平均时间 10.程序控制类指令的功能是______。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送
本科生期末试卷（五） 一、选择题（每小题1分，共15分） 1某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数位（ B ）。 A +(263-1) B +(264-1) C -(263-1) D -(264-1) 2请从下面浮点运算器中的描述中选出两个描述正确的句子（）。 A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现。 B 阶码部件可实现加，减，乘，除四种运算。 C 阶码部件只进行阶码相加，相减和比较操作。 D 尾数部件只进行乘法和除法运算。 3存储单元是指（ B ）。 A 存放1个二进制信息位的存储元 B 存放1个机器字的所有存储元集合 C 存放1个字节的所有存储元集合 D 存放2个字节的所有存储元集合 4某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（）。 A 0—1M B 0—512KB C 0—56K D 0—256KB 5用于对某个寄存器中操作数的寻址方式为（ D ）。 A 直接 B 间接 C 寄存器直接 D 寄存器间接 6程序控制类的指令功能是（ D ）。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU和I/O设备之间的数据传送
D 改变程序执行的顺序 7指令周期是指（ C ）。 A CPU从主存取出一条指令的时间 B CPU执行一条指令的时间 C CPU从主存取出一条指令加上执行一条指令的时间 D 时钟周期时间 8描述当代流行总线结构中基本概念不正确的句子是（）。 A 当代流行的总线不是标准总线 B 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连 C 系统中允许有一个这样的CPU模块 9 CRT的颜色为256色，则刷新存储器每个单元的字长是（）。 A 256位 B 16位 C 8位 D 7位 10发生中断请求的条件是（ C ）。 A 一条指令执行结束 B 一次I/O操作结束 C 机器内部发生故障 D 一次DMA操作结束 11中断向量地址是（ B ）。 A 子程序入口地址 B 中断服务程序入口地址 C 中断服务程序入口地址指示器 D 例行程序入口地址 12 IEEE1394所以能实现数据传送的实时性，是因为（）。 A 除异步传送外，还提供同步传送方式
计算机组成原理试题及答案 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 Ａ．１．１１００Ｂ．１．１０１０ Ｃ．１．０１０１Ｄ．１．１０００ 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A.21 B.17 C.19 D.20 12.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 16.用于对某个寄存器中操作数的寻址方式称为( C)寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 17.寄存器间接寻址方式中，操作数处在( B )。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 18.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路
计算机专业基础综合（存储器系统的层次结构）-试卷1 (总分：72.00，做题时间：90分钟) 一、单项选择题(总题数：24，分数：48.00) 1.单项选择题1-40小题。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。 __________________________________________________________________________________________ 2.下列关于存储系统层次结构的说法中，不正确的是( )。 A.存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小 B.Cache-主存层次设置的目的是为了提高主存的等效访问速度 C.主存一辅存层次设置的目的是为了提高主存的等效存储容量 D.存储系统层次结构对程序员都是透明的√ 此题考查的知识点：存储系统层次结构的基本概念。Cache-主存层次对所有程序员都是透明的。主存一辅存层次只对应用程序员透明，对系统程序员不透明。 3.存储器的存取周期与存储器的存取时间的关系是( )。 A.存取周期大于存取时间√ B.存取周期等于存取时间 C.存取周期小于存取时间 D.存取周期与存取时间关系不确定 此题考查存储器存取周期与存取时间的概念及其关系。存取周期是存储器进行连续地读或写操作允许的最短时间间隔，存取时间是存储器进行一次读或写操作所需的平均时间。 4.以下几种存储器中，存取速度最快的是( )。 A.Cache B.寄存器√ C.内存 D.光盘 存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小。寄存器就是离CPU最近的存储器。 5.属于易失性存储器的是( )。 A.E 2 PROM B.Cache √ C.Flash Memory D.CD-ROM 易失性存储器包括Cache。 6.虚拟存储器理论上的最大容量取决于( )。 A.辅存容量 B.主存容量 C.虚地址长度√ D.实地址长度 虚地址和实地址是虚拟存储器的两个基本概念，虚拟存储器的最大容量取决于虚地址长度，主存储器的最大容量取决于实地址长度。 7.下列存储保护方案中，不是针对“地址越界”访存违例的是( )。 A.界限保护 B.键保护 C.环保护 D.设置访问权限位√ 设置访问权限位是针对“访问越权”访存违例的。 8.下列关于DRAM刷新的说法中，错误的是( )。 A.刷新是指对DRAM中的存储电容重新充电 B.刷新是通过对存储单元进行“读但不输出数据”的操作来实现
第7章存储器分层体系结构复习要点 一、存储器概述和存储器芯片 1. 熟悉随机存取存储器、顺序存取存储器、直接存取存储器、相联存储器、只读存储器、读写存储器、非易失（不挥发）性存储器、易失（挥发）性存储器、静态存储器、动态存储器这些名称的含义。这些类型的存储器在计算机的层次结构存储系统中 按工作性质/存取方式分类： 随机存取存储器(RAM) ：每个单元读写时间一样，且与各单元所在位置无关。如：内存。（注：原意主要强调地址译码时间相同。现在的DRAM芯片采用行缓冲，因而可能因为位置不同而使访问时间有所差别。） 顺序存取存储器(SAM)：数据按顺序从存储载体的始端读出或写入，因而存取时间的长短与信息所在位置有关。例如：磁带。 直接存取存储器(DAM)：直接定位到读写数据块，在读写数据块时按顺序进行。如磁盘。相联存储器（AM/CAM)：按内容检索到存储位置进行读写。例如：快表。 按信息的可更改性分类: 读写存储器（Read / Write Memory)：可读可写。 只读存储器（Read Only Memory)：只能读不能写。 按断电后信息的可保存性分类： 非易失（不挥发）性存储器(Nonvolatile Memory) 信息可一直保留，不需电源维持。（如：ROM、磁表面存储器、光存储器等） 易失（挥发）性存储器(Volatile Memory) 电源关闭时信息自动丢失。（如：RAM、Cache）按功能/容量/速度/所在位置分类： 寄存器(Register)封装在CPU内，用于存放当前正在执行的指令和使用的数据；用触发器
实现，速度快，容量小（几~几十个）。 高速缓存(Cache)位于CPU内部或附近，用来存放当前要执行的局部程序段和数据；用SRAM实现，速度可与CPU匹配，容量小（几MB）。 内存储器MM（主存储器Main (Primary) Memory）位于CPU之外，用来存放已被启动的程序及所用的数据；用DRAM实现，速度较快，容量较大（几GB）。 外存储器AM (辅助存储器Auxiliary / Secondary Storage)位于主机之外，用来存放暂不运行的程序、数据或存档文件；用磁表面或光存储器实现，容量大而速度慢。 2. 层次结构存储系统中的寄存器、高速缓存、内存(主存)、外存它们所在的位置、工作速度、存储容量、成本等的相对大小和大致的数量级。这些存储器和前述各类存储器之间的对应关系。 3. 静态存储器和动态存储器的基本工作机制；动态存储器刷新的概念，按行刷新的含义。最大刷新周期的确定的依据是什么。DRAM的集中刷新、分散刷新和异步刷新的刷新操作与正常访存分别是如何安排的？ 4. 了解SDRAM芯片中的突发传输方式 二、存储器容量的扩展及其与CPU的连接 1. 位扩展、字扩展、字位扩展方式，系统存储容量的计算，芯片数的计算，这几种扩展方式下的芯片(组)与片选信号的地址线分配，各芯片(组)的地址范围的计算、划分。片选信号用地址信号表示的逻辑表达式。 三、高速缓冲存储器(cache) 1. 直接映射、全相联映射、组相联映射三种方式映射关系；三种方式下的主存地址与cache 的行、内容之间的对应关系；cache容量的计算方法，注意区分数据区、标记、有效位。 2. CPU对cache的访问时，直接映射采用的是按地址进行查找的方法，而全相联映射采用
计算机组成原理试题及答案 一、选择题（每题3分，共36分） 1、下列数中最小的数是（）。B A （1010010）2 B （00101000）BCD C （512）8D（235）16 2、某机字长16位，采用定点整数表示，符号位为1位，尾数为15位，则可表示的最大正整数为（），最小负整数为（）。 A A +（215-1），-(215-1) B +(215-1),-（216-1） C +（214-1），-(215-1) D +(215-1), -(1-215) 3、运算器虽由许多部件组成，但核心部分是（） B A 数据总线 B 算术逻辑运算单元 C 多路开关 D 累加寄存器 4、在定点运算器中，无论采用双符号位还是采用单符号位，都必须要有溢出判断电路，它一般用（）来实现 C A 与非门 B 或非门 C 异或门 D 与或非门 5、立即寻址是指（） B A 指令中直接给出操作数地址 B 指令中直接给出操作数 C 指令中间接给出操作数 D 指令中间接给出操作数地址 6、输入输出指令的功能是（） C A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU与I/O设备之间的数据传送 D 改变程序执行的顺序 7、微程序控制器中，机器指令与微指令的关系是（） D A 一段机器指令组成的程序可由一条微指令来执行 B 一条微指令由若干条机器指令组成 C 每一条机器指令由一条微指令来执行 D 每一条机器指令由一段用微指令编成的微程序来解释执行 8、相对指令流水线方案和多指令周期方案，单指令周期方案的资源利用率和性价比（）A A 最低 B 居中 C 最高 D 都差不多 9、某一RAM芯片，其容量为1024×8位，除电源端和接地端外，连同片选和读/写信号该芯片引出腿的最小数目为（） B A 23 B 20 C 17 D 19 10、在主存和CPU之间增加Cache的目的是（）。 C A 扩大主存的容量 B 增加CPU中通用寄存器的数量 C 解决CPU和主存之间的速度匹配 D 代替CPU中寄存器工作 11、计算机系统的输入输出接口是（）之间的交接界面。 B A CPU与存储器 B 主机与外围设备 C 存储器与外围设备 D CPU与系统总线 12、在采用DMA方式的I/O系统中，其基本思想是在（）之间建立直接的数据通路。B A CPU与存储器 B 主机与外围设备 C 外设与外设 D CPU与主存 二、判断题（每题3分，共15分） 1、两个补码相加，只有在最高位都是1时有可能产生溢出。（×） 2、相对寻址方式中，操作数的有效地址等于程序计数器内容与偏移量之和（√） 3、指令是程序设计人员与计算机系统沟通的媒介，微指令是计算机指令和硬件电路建立联系的媒介。（√）
计算机组成原理题解指南 第一部分：简答题 第一章计算机系统概论 1．说明计算机系统的层次结构。 计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。 第四章主存储器 1．主存储器的性能指标有哪些？含义是什么？ 存储器的性能指标主要是存储容量. 存储时间、存储周期和存储器带宽。 在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。 存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。 存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。 存储器带宽是指存储器在单位时间中的数据传输速率。 2．DRAM存储器为什么要刷新？DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 DRAM采用读出方式进行刷新。因为读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。 常用的刷新方式由三种：集中式、分散式、异步式。 3．什么是闪速存储器？它有哪些特点？ 闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。 闪速存储器的特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行，（4）固态性能。4．请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？ SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。 第五章指令系统 1．在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？ 寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。2．一个较完整的指令系统应包括哪几类指令？ 包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。 3．什么叫指令？什么叫指令系统？ 指令就是要计算机执行某种操作的命令 一台计算机中所有机器指令的集合，称为这台计算机的指令系统。 第六章中央处理部件CPU 1．指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。 时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。