当前位置：文档之家 › 多功能数字钟电路的设计与制作

多功能数字钟电路的设计与制作

  • 格式：doc
  • 大小：331.50 KB
  • 文档页数：9

多功能数字钟电路的设计与制作 一、设计任务与要求 设计和制作一个多功能数字钟，要求能准确计时并以数字形式显示时、分、秒的时间，能校正时间，准点报时。 二、方案设计与论证 1．数字钟设计原理 数字电子钟一般由振荡器、译码器、显示器等几部分电路组成，这些电路都是数字电路中应用最广的基本电路。振荡器产生的1Hz的方波，作为秒信号。秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的计数、显示电路与“秒”的相同；“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。所有计时结果由七段数码管显示器显示。用4个与非门构成调时电路，通过改变方波的频率，进行调时。最后用与非门和发光二极管构成整点显示部分。 2．总体结构框图如下：

图14 总体框图 三、单元电路设计与参数计算 1．脉冲产生电路

图15 晶振振荡器原理图 图16 555定时器脉冲产生电路原理图 振荡器可由晶振组成(如图15)，也可以由555定时器组成。图16是由555定时器构成的1HZ的自激振荡器，其原理是： 第一暂态2、6端电位为Vcc31，则输出为高电平，三极管不导通，电容C充电，此时2、6端电位上升。当上升至大于Vcc32时，输出为低电平，三极管导通，电容C放电，此时2、6端电位

下降，下降至Vcc31时，输出高电平，以此循环。根据公式CRRf)2(43.121得，此时频率为0.991。

图17 555定时器波形关系 图18 555定时器产生1Hz方波原理图 555_VIRTUALTimer

GND

DISOUTRSTVCCTHRCONTRI

28.86kΩR1

57.72kΩR2

100Ω

Rl

10µFC10µFCf

12VVs

vC VCC 2 3

VCC 1 3

O vO

O tPL tPH

t

t

G1 1 G2 1 C1

R C2 R vO 2．时间计数电路 U174LS1

6

1DQA14QB13QC12QD

11RCO15

A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2 图19 74LS161引脚图

74LS161功能表 INPUTS OUTPUT 功能 CLEAR LOAD CK ENABLE QA QB QC QD RIPLE CARRY P T

H H 上升 H H -- -- 计数 H L X X ABCD -- 数据置位 L X X X X L L L L -- 清除 H X X X H H H H H -- --

来自脉冲产生电路的信号先后经过一个十进制计数器和六进制计数器，分别得到“秒”个位、十位后，用六进制计数器得信号再经过一个十进制计数器和六进制计数器得到“分”个位、十位以及“时”个位、十位的计时。用第二个六进制计数器得信号得到“时”个位、十位。

U274LS161DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U4NAND2U774LS161DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U8NAND2

VCC5V

图20 六十进制计数器原理图 图20是十进制和六进制计时器原理图。1Hz的方波信号作为脉冲信号进入74LS161 可预置四位二进制计数器(异步清除)的1引脚，当输出为1010即11，13引脚都为高电平时，由于清零端低电平有效，所以两信号经过与非门取反，作为六进制计时器的脉冲信号和进入十进制计时器清零端，分别使六进制计时器计数和使十进制计时器清零。同理，当六进制输出为0110即11，12引脚都为高电平时，经过与非门取反，作为下一级计时器的脉冲信号和进入六进制计时器清零端，分别使下一级计时器计数和使六进制计时器清零。各计数器输出接4511七段译码器的输入端。 U1974LS161DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U20NAND2U2374LS161DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2VCC5VU24NAND2

U25NAND2

D1

U26NAND2 图21 二十四进制计数器原理图

图21是二十四进制计时器原理图。上一级信号作为脉冲信号进入个位74联赛161 可预置四位二进制计数器(异步清除)的1引脚。当个位计时器输出为1010，或十位计时器输出0010，同时

个位计时器输出为0100时，个位计时器清零。可列出以下逻辑表达式：12*1313*11BABB，化简为12*13*13*11BABB，经过四个与非门进入个位的清零端。同理十位计时器输出0010，同时个位计时器输出为0100，即U19的12引脚，U23的13引脚都为高电平时，由于清零端低电平有效，所以两信号经过与非门取反，进入十位计时器清零端清零。各计数器输出接4511七段译码的输入端。D1起隔离的作用，否则有信号对U23有干扰。 3．显示部分电路 如图23所示，译码显示电路选用4511芯片直接驱动共阳极的七段数码管。 六个4511芯片集成电路构成数字钟的七段数码显示管显示译码/驱动器。4511七段显示译码器输出高电平有效，将8421BCD码译成七段(a、b、c、d、e、f、g)输出，用以直接驱动LED七段数码显示对应的十进制数。4511输入接计数器的四个输出端(除进位输出)。译码驱动电路将计数器输出的BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

4511功能表 输入 输出 LE BI LT D C B A a b c d e f g 显示 X X 0 X X X X 1 1 1 1 1 1 1 8 X 0 1 X X X X 0 0 0 0 0 0 0 消隐 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 1 1 0 0 0 1 0 1 1 0 0 0 0 1 0 1 1 0 0 1 0 1 1 0 1 1 0 1 2 0 1 1 0 0 1 1 1 1 1 1 0 0 1 3 0 1 1 0 1 0 0 0 1 1 0 0 1 1 4 0 1 1 0 1 0 1 1 0 1 1 0 1 1 5 0 1 1 0 1 1 0 0 0 1 1 1 1 1 6 0 1 1 0 1 1 1 1 1 1 0 0 0 0 7 0 1 1 1 0 0 0 1 1 1 1 1 1 1 8 0 1 1 1 0 0 1 1 1 1 0 0 1 1 9 0 1 1 1 0 1 0 0 0 0 0 0 0 0 消隐 0 1 1 1 0 1 1 0 0 0 0 0 0 0 消隐 0 1 1 1 1 0 0 0 0 0 0 0 0 0 消隐 0 1 1 1 1 0 1 0 0 0 0 0 0 0 消隐 0 1 1 1 1 1 0 0 0 0 0 0 0 0 消隐 0 1 1 1 1 1 1 0 0 0 0 0 0 0 消隐 1 1 1 X X X X 锁存* 锁存*

图22 4511引脚图 图23 显示部分电路 4．校时电路 数字钟接通电源或者计时出现误差时，需要校正时间。校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。其中S1为校“时”用的控制开关，S2为校“分”用的控制开关。

U21ABCDEFG

CK

U224511BD_5V

DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT

3

U24511BD_10VDA7DB1DC2DD6OA13

OD10OE9

OF15OC11OB12OG14~EL5

~BI4

~LT3U28NAND2U30NAND2U27NAND2U29NAND2R13.3kΩC10.01µFS1键 = A VCC5VU31NAND2U32NAND2U33NAND2

U34NAND2

R23.3kΩC20.01µFS2键 = A

D2秒脉冲

分脉冲时脉冲

时输出分输出

图24 校时电路原理图 如图24所示，当S1闭合时，无论“分”计时器清零信号秒脉冲为低还是高，由于U27的左侧输入总为低，所以输出没有变化，“分”计时器的脉冲无效，此时，U28为右侧输入为高，对输入的秒脉冲没有影响，所以秒脉冲进入“时”的CP端，作为“时”的计数信号，此时计数频率快于正常频率，达到调时的目的。当S1断开时，正常由“分”计时器清零信号作为“时”的计数信号，此时计数频率为正常频率，达到计时目的。同理，当S1闭合时，“分”调时。当S1断开时，“分”计时。 需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能产生抖动，接电容C1、C2可以缓解抖动。D2起隔离的作用。 5．整点报时电路的设计

U1174LS161DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U1574LS161DQA14QB13QC12QD11RC

O

15

A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2

LED1U35NAND4

U36NAND2

图25 整点报时电路原理图 当时分电路为59分时，LED亮一分钟。 如图25所示，当“分”计数器的十位输出0101，个位计数器输出1001时，四路高电平信号取与运算，再去反，可得一个高电平，此时，LED1的阳极为高电平，阴极接地，可以导通。起塔

合集下载

多功能数字钟的电路设计报告书

多功能数字钟的电路设计报告书

多功能数字钟的电路设计报告书数字电子技术课程设计课程设计专用封面设计题目: 数字钟所修课程名称: 电子课程技术课程设计2009 年 12月 07 日至2009年 12 月修课程时间:18日完成设计日期: 2009 年 12 月 18 日评阅成绩:评阅意见:____工学院____学院__2007_级__电气及其自动化专业姓名________ 学号_______________ 评阅教师签名: 年月日………………………………,密,………………………………,封,………………………………,线,………………………………第 1 页共 10 页数字电子技术课程设计多功能数字钟的课程设计一、设计题目:多功能数字钟的电路设计二、设计要求:1.能直接显示时、分、秒的数字钟，要求二十四为一计数周期。

2.当电路发生走时误差是具有快速校准时、分、秒的功能。

3.整点自动报时，在离整点10s时，便自动发出鸣叫声，步长10s，当鸣声结束时正好为整点。

4.要求电路主要采用中规模集成电路，电源电压+5V. 三、题目分析:数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。

秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，在此次实验中用555定时器来实现。

将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用24进制计数器，可以实现一天24h的累计。

译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。

为了使数字钟的功能更加完善，增加了整点报时环节和校时环节。

整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。

多功能数字钟电路设计

多功能数字钟电路设计

多功能数字钟电路设计1、功能要求：①基本功能: 以数字形式显示时、分、秒的时间，小时计数器的计时要求为“12翻1”，并要求能手动快校时、快校分或慢校时、慢校分。

②扩展功能: 定时控制，其时间自定；仿广播电台正点报时—自动报正点时数。

2、设计步骤与要求：①拟定数字钟电路的组成框图，要求先实现电路的基本功能，后扩展功能，使用的器件少，成本低；②设计各单元电路，并用Multisim软件仿真；③在通用电路板上安装电路，只要求显示时分；④测试数字钟系统的逻辑功能；⑤写出设计报告。

设计报告要求：写出详细地设计过程（含数字钟系统的整机逻辑电路图）、调试步骤、测试结果及心得体会。

3、给定的主要器件：74LS00（4片），74LS160（4片）或74LS161（4片），74LS03（OC，1片），74LS04（2片），74LS20（2片），74LS48（4片），数码管BS202（4只），发光二极管（2只），555（2片）。

4、仪器和设备:稳压电源（或数字逻辑学习机），双宗示波器，数字万用表、数字通用板、拨线钳和电烙铁等。

5、设计报告要求（1）写出各单元电路的工作原理、设计过程及器件选择；（2）画出完整的电路原理图，并标明各元器件的参数值；（3）绘出电路中的时序波形，整理实验数据，并加以说明；（4）写出设计过程中出现的故障现象及其解决办法；（5）设计心得、体会及建议。

6、参考文献:1、《电子技术基础课程设计指南》清华大学出版社、焦宝文主编；2、《电子线路设计大全》华中科技大学出版社、陈碗儿主编3、《数字电子技术基础》清华大学出版社、阎石主编4、《TTL集成电路大全》电子工业出版社7、数字电子钟的设计提示1）、数字电子计时器组成原理图1数字电子计时器的结构框图2)、用74160实现12进制计数器3)、校时电路当刚接通电源或时钟走时出现误差时，都需要进行时间的校准。

校时是数字钟应具有的基本功能，一般电子钟都有时、分、秒校时功能。

多功能数字钟的设计与制作

多功能数字钟的设计与制作

电子技术课程设计报告书课题名称 多功能数字钟电路的设计与制作姓 名 *************** 学 号 **************** 院、系、部 **************** 专 业 **************** 指导教师*****************2011年 **月**日※※※※※※※※※ ※※ ※※ ※※ ※※※※※※※※※****级学生电子技术 课程设计多功能数字钟电路的设计与制作1 设计目的（1）掌握数字钟的设计、组装和调试方法。

（2）掌握集成电路的使用方法。

2 设计思路（1）设计脉冲发生电路。

（2）设计时钟逻辑电路。

（3）设计时、分校准电路。

3 设计过程3.1总体框图数字钟电路总体方框图如图1所示。

系统总体框图图11.晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

2.分频器电路：分频器电路将32768HZ的高频方波信号经32768次分频后得到1Hz的方波信号供秒计数器进行计数。

分频器实际上也就是计数器。

3.时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，根据设计要求，时个位和时十位计数器为24进制计数器。

4.译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

5.整点报时电路：在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。

3.2方案设计与论证3.2.1脉冲产生电路方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。

图1 555与RC组成的多谐振荡器图用555组成的脉冲产生电路: R1=15*103Ω，R2=68*103Ω，C=10μF ，则555所产生的脉冲的为:f=1.43/[(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用。

多功能数字钟数电课程设计实验报告

多功能数字钟数电课程设计实验报告

（数电课程设计）实验报告（理工类）2021 至2021 学年度第二学期课程名称多功能数字钟电路设计系别班级电气系11级电子信息工程一班指导教师周旭胜学号姓名耿王鑫1一、谷和伟12贺焕13、黄兴荣14解军1五、井波16李丰17、李小飞18梁富慧19目录一、设计要求及任务 ...................................................................................... 错误!未定义书签。

二、系统设计方案 ........................................................................................ 错误!未定义书签。

三、器件选择 ................................................................................................ 错误!未定义书签。

1、74LS160............................................................................................... 错误!未定义书签。

2、74LS107............................................................................................... 错误!未定义书签。

3、74LS90................................................................................................. 错误!未定义书签。

显示屏....................................................................................................... 错误!未定义书签。